JP4498386B2 - 受信機、電子機器 - Google Patents

Description

本発明は、受信機に関し、特に、伝送された光信号をワイヤレスで受信する電子機器に備えられ、当該光信号を、パルス幅が既知のパルス列からなる１ビットデータ列として受信する受信機に関する。

近年、１ビットデータ列等のデジタルデータに変換した音声信号の処理を実施する機器の開発が活発に行われている。この種の機器は、複数の機器間でのデータ伝送において、様々な面においてアナログの音声信号処理を実施する機器よりも有利である。また、これに伴い、複数の機器間の接続のためのデジタル音声信号技術の開発も盛んに行われている。さらに、当該機器（携帯電話等）の小型化に伴い、デバイスも小型化され、部品点数を減らす検討がなされている。

また、ＩｒＤＡ（Ｉｎｆｒａ−ｒｅｄ Ｄａｔａ Ａｓｓｏｃｉａｔｉｏｎ）通信デバイス（赤外線通信の世界標準規格であるＩｒＤＡに準拠した赤外線通信デバイス）をはじめとする赤外線通信デバイスにおける音声データの通信方式としては、ＰＤＭ（Ｐｕｌｓｅ Ｄｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ：パルス密度変調）変調された１ビットデータ列を用いて音声データを転送する通信方式が提案されている（特許文献１参照）。

ここで、従来技術に係る光受信機の概略構成を示すブロック図を図１８に示す。図１８に示す光受信機１００は、受信装置１０１、スピーカー駆動装置１０２、及びスピーカー１０３を備える構成である。

受信装置１０１は、音声データをＰＤＭ変調された１ビットデータ列として受信する。受信装置１０１が受信した音声データは、スピーカー駆動装置１０２にてアナログ信号に復調され、スピーカー１０３にて再生される。

図１８に示す光受信機１００では、ＰＤＭ変調により、１ビットデータ列からなる疎密データに変換された音声データを受信し、当該音声データをアナログ信号に復調してスピーカー１０３により再生している。この場合、光受信機としては、受信用の赤外線通信デバイス、スピーカー駆動装置、及びスピーカーを備えるだけで、音声データを容易に再生することができる。

ところで、上記赤外線通信デバイスの特性上、上記赤外線通信デバイスで１ビットデータ列を伝送する場合には、伝送時において、当該１ビットデータ列のパルス幅の変動が発生する場合がある。なお、本願では、「パルス幅の変動」とは、送信側のデバイスが送信する、パルス幅が既知のパルス列からなる１ビットデータ列（即ち、ＰＤＭ変調された１ビットデータ列）と、受信側のデバイスが受信する当該１ビットデータ列とが、時間軸上で互いに異なるデータ列となる現象を意味する。このパルス幅の変動の具体例としては、パルス太り（所定のパルスのパルス幅が広がる現象）、パルス細り（パルスの部分的欠損により、所定のパルスのパルス幅が狭まる現象）、パルス割れ（パルスの部分的欠損により、１つのパルスが複数のパルスに分離する現象）、誤パルス（本来存在すべきでないパルス）の発生等が挙げられる。このパルス幅の変動は、データ伝送の距離が長くなればなるほど、頻繁に発生する。さらに、パルス幅の変動は、外乱光等の影響によって発生する場合もある。図１８に示す光受信機において、受信した音声データにパルス幅の変動が発生すると、当該音声データには不要なＤＣレベルの変動が発生する。そして、この不要なＤＣレベルの変動により、当該音声データには雑音が重畳し、再生される音声の音質は劣化する。

そこで、上記の光受信機には、受信した音声データにパルス幅の変動が発生する場合、当該音声データの再生を停止するミュート機能を内蔵するのが好ましい。

そして、上記ミュート機能を実現するための技術として、特許文献２には、パルス幅、パルスの周期、及びパルスデューティの平均値が既知のパルス列からなる音声データを受信した場合において、受信状態が悪化した場合、音声データの再生を停止するミューティング判定回路が開示されている。

特許文献２に開示されるミューティング判定回路は、平滑回路と判別回路とを備える。平滑回路は、パルスの時間密度を電圧に変換する。判別回路は、当該平滑回路の出力電圧を既知の平均伝送レートに対応する所定の閾値で判定して、所定の閾値を下回る場合にはデジタル信号の受信状態が悪いと判断し、当該デジタル信号の再生を停止する信号を出力する。これにより、受信状態が悪いデジタル信号の再生を停止する。

また、特許文献３に開示されるミューティング判定回路は、論理和回路とローパスフィルタと判定手段とを備える。論理和回路は、複数チャネルのデジタル信号の論理和を出力する。ローパスフィルタは、論理和回路の出力信号を入力し、パルス幅、パルスの周期、及びパルスデューティの平均値が既知の信号成分を取り出す。判定手段は、ローパスフィルタの出力した信号を所定の閾値で判定し、当該信号が所定の閾値を超える頻度が上記複数チャネルのデジタル信号の平均伝送レートを合わせた伝送レートを下回るときに、デジタル信号のパルス波形劣化によりパルス幅が低下していると判断し、当該デジタル信号の再生を停止する信号を出力する。これにより、パルス波形劣化が進んでいる複数チャネルの受信信号の再生を停止する。
特開２００４−１３５３２１号公報（２００４年４月３０日公開） 特開２００６−３０４０７６号公報（２００６年１１月２日公開） 特開２００７−２７８３３号公報（２００７年２月１日公開）

しかしながら、特許文献２に開示された技術は、平滑回路によりパルスの時間密度を電圧に変換した結果、当該電圧が所定の閾値を下回らない程度に微小な、パルスの欠損を検出することができない。また、特許文献２に開示された技術では、平滑回路による変換後の電圧の電圧値が低下しない、パルス幅の広がりに係るパルス幅の変動（例えば、パルス太り）を検出することができない。

特許文献３に開示された技術は、ローパスフィルタの出力信号が所定の閾値を超える頻度が上記複数チャネルのデジタル信号の平均伝送レートを合わせた伝送レートを下回らない程度に微小な、パルスの欠損を検出することができない。また、特許文献３に開示された技術についても、特許文献２に開示された技術と同様に、パルス幅の広がりに係るパルス幅の変動を検出することができない。

つまり、特許文献２、３に開示された技術では、パルス幅の変動に起因して音声信号にノイズが発生した場合において、検出可能なノイズが限定されるため、ノイズが発生しても音声信号の再生を停止できない場合が多い。その結果、こうしたノイズが発生する音声信号をそのまま再生してしまい、再生される音声が不快なものになるという問題があった。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、パルス幅の変動に起因して音声信号にノイズが発生した場合における音声再生時の不快感を低減することのできる受信機を実現することにある。

本発明に係る受信機は、上記課題を解決するために、伝送された光信号を、既知のパルス幅を有するパルス列からなるデジタル信号として受信する受信機であって、上記受信した光信号と、当該光信号に基づいて生成した基準デジタル信号と、を比較することにより、伝送中における光信号のパルス幅の変動の検出処理を実施し、当該光信号のパルス幅の変動を検出した場合には、受信した光信号の外部出力を所定の期間停止させる異常パルス検出手段を備えることを特徴としている。

上記の構成によれば、受信した光信号と、当該光信号に基づいて自身が生成した基準パルスと、を比較することにより、伝送中における光信号のパルス幅の変動の検出処理を実施し、パルス幅の変動を検出した場合には、受信した光信号の外部出力を所定の期間停止させる。

従って、パルス幅の変動に起因して音声信号にノイズが発生した場合における音声再生時の不快感を低減することのできる受信機を実現することができるという効果を奏する。

また、上記の構成によれば、受信した光信号と、当該光信号に基づいて自身が生成した基準パルスと、を比較する。そのため、パルス幅の変動に起因して音声信号にノイズが発生した場合において、より微小なパルスの欠損及びパルス幅の広がりに係るパルス幅の変動を検出することが可能な受信機を実現することができる。

また、本発明に係る受信機は、上記光信号が、“１”の信号を示すローレベルと “０”の信号を示すハイレベルとからなる負論理のデジタル信号として入力され、上記異常パルス検出手段は、上記入力された光信号の立ち下がりの瞬間を検波し、当該検波結果をエッジ検出信号として出力する受信パルスエッジ検出手段と、上記受信パルスエッジ検出手段が出力するエッジ検出信号に基づいて、上記基準デジタル信号を、“０”の信号を示すローレベルと “１”の信号を示すハイレベルとからなる正論理のデジタル信号として生成する基準パルス生成手段と、上記光信号及び基準デジタル信号の否定論理積を示す信号を出力する論理手段と、上記論理手段が出力する否定論理積を示す信号を論理反転させた信号に基づいて、受信した光信号の外部出力を所定の期間停止させるミュート信号を生成するミュート信号生成手段と、上記ミュート信号が入力される場合、受信した光信号の外部出力を所定の期間停止する出力停止手段と、を備える構成とするのが好ましい。

上記の構成によれば、光信号が負論理のデジタル信号として入力される場合、入力された光信号の立ち下がりの瞬間を検波し、その検波結果をエッジ検出信号として出力する。次に、エッジ検出信号に基づいて、基準デジタル信号を、正論理のデジタル信号として生成する。次に、光信号及び基準デジタル信号の否定論理積を示す信号を論理反転させた信号に基づいてミュート信号を生成する。そして、このミュート信号を用いて、受信した光信号の外部出力のオン／オフを制御する。

また、本発明に係る受信機は、上記光信号が、“０”の信号を示すローレベルと “１”の信号を示すハイレベルとからなる正論理のデジタル信号として入力され、上記異常パルス検出手段は、上記受信した光信号の立ち上がりの瞬間を検波し、当該検波結果をエッジ検出信号として出力する受信パルスエッジ検出手段と、上記受信パルスエッジ検出手段が出力するエッジ検出信号に基づいて、上記基準デジタル信号を、“１”の信号を示すローレベルと “０”の信号を示すハイレベルとからなる負論理のデジタル信号として生成する基準パルス生成手段と、上記光信号及び基準デジタル信号の否定論理和を示す信号を出力する論理手段と、上記論理手段が出力する否定論理和を示す信号に基づいて、受信した光信号の外部出力を所定の期間停止させるミュート信号を生成するミュート信号生成手段と、上記ミュート信号が入力される場合、受信した光信号の外部出力を所定の期間停止する出力停止手段と、を備える構成とするのが好ましい。

上記の構成によれば、光信号が正論理のデジタル信号として入力される場合、入力された光信号の立ち上がりの瞬間を検波し、その検波結果をエッジ検出信号として出力する。次に、エッジ検出信号に基づいて、基準デジタル信号を、負論理のデジタル信号として生成する。次に、光信号及び基準デジタル信号の否定論理和を示す信号に基づいてミュート信号を生成する。そして、このミュート信号を用いて、受信した光信号の外部出力のオン／オフを制御する。

また、本発明に係る受信機は、上記基準デジタル信号のパルス幅は、上記光信号における既知のパルス幅よりも短く、上記ミュート信号のパルス幅は、上記光信号の１周期に該当するパルス幅以上の長さであることを特徴としてもよい。また、本発明に係る受信機は、上記基準デジタル信号のパルス幅は、上記光信号における既知のパルス幅よりも長いと共に上記光信号のパルス列の１周期に該当するパルス幅よりも短く、上記ミュート信号のパルス幅は、上記光信号においてパルスが発生しない最大の周期に該当するパルス幅であることを特徴としてもよい。

パルス細り、パルス割れ、既知のパルス幅より短いパルス幅を有する誤パルスの発生等、光信号に発生する、既知のパルス幅より短いパルス幅を有する異常パルスを検出する場合は、基準デジタル信号のパルス幅を、光信号における既知のパルス幅よりも短くし、かつ、ミュート信号のパルス幅を、光信号の１周期に該当するパルス幅以上の長さとするのが好適である。一方、パルス太り、上記既知のパルス幅より長いパルス幅を有する誤パルスの発生等、光信号に発生する、既知のパルス幅より長いパルス幅を有する異常パルスを検出する場合は、基準デジタル信号のパルス幅を、光信号における既知のパルス幅よりも長くすると共に光信号のパルス列の１周期に該当するパルス幅よりも短くし、かつ、ミュート信号のパルス幅を、上記光信号においてパルスが発生しない最大の周期に該当するパルス幅とするのが好適である。

なお、本願では、「光信号の１周期」とは、上記光信号における、所定のパルスの立ち上がりの瞬間から、当該所定のパルスの次のパルスの立ち上がりの瞬間までの期間を意味する。また、本願では、「光信号においてパルスが発生しない最大の周期」とは、光信号にパルスが発生しない当該光信号のｎ周期（但し、ｎは自然数）のうち、自然数ｎの値が最大となる光信号の周期を意味する。即ち、この周期を超える期間となると、当該期間には光信号が１パルス以上発生することとなる。

また、本発明に係る電子機器は、上記のいずれかの受信機を備え、当該受信機により、伝送された光信号をワイヤレスで受信する構成とするのが好ましい。

以上のとおり、本発明に係る受信機は、伝送された光信号を、既知のパルス幅を有するパルス列からなるデジタル信号として受信する受信機であって、上記受信した光信号と、当該光信号に基づいて生成した基準デジタル信号と、を比較することにより、伝送中における光信号のパルス幅の変動の検出処理を実施し、当該光信号のパルス幅の変動を検出した場合には、受信した光信号の外部出力を所定の期間停止させる異常パルス検出手段を備える。

従って、パルス幅の変動に起因して音声信号にノイズが発生した場合における音声再生時の不快感を低減することのできる受信機を実現することができるという効果を奏する。

〔実施の形態１〕
本発明の一実施の形態について、図１〜図６に基づいて説明すれば以下の通りである。

図１は、本発明に係る受信機の概略構成を示すブロック図である。

図１に示す光受信機（受信機）１は、例えば、赤外線または光を用いる伝送システムにより伝送された光信号をワイヤレスで受信する電子機器に備えられる受信機であり、受信装置２、異常パルス検出回路（異常パルス検出手段）３、スピーカー駆動装置４、及びスピーカー５を備える構成である。

受信装置２は、例えば光送信機（図示しない）から送信された音声データをワイヤレスで受信し、当該音声データを増幅する。そして、受信装置２は、増幅した音声データを異常パルス検出回路３に出力する。

なお、受信装置２は、音声データを例えば、ＰＤＭ変調して得られる１ビットデータ列として受信する。即ち、受信装置２が受信する音声データは、パルス幅が既知のパルス列からなるデジタル信号である。また、音声データは、赤外線信号、または可視光信号等の光信号であるがこれに限定されるものではない。即ち、音声データとして使用される信号は、パルス幅が既知のパルス列からなるデジタル信号であれば、どのような信号が用いられても良い。

また、受信装置２は、赤外線通信によりデータ伝送を行う場合、ＩｒＤＡ通信デバイスを使用すれば容易に実現が可能である。ここで、ＩｒＤＡ通信デバイスの通信レートとしては、高速仕様ＦＩＲ（４Ｍｂｐｓ）、中速仕様ＭＩＲ（１．１５２Ｍｂｐｓ）、及び低速仕様ＳＩＲ（２．４ｋｂｐｓ〜１１５．２ｋｂｐｓ）が存在する。但し、音声データの伝送を行う場合は、通信レートから考えて、ＩｒＤＡ受信用デバイスの高速仕様ＦＩＲ、または中速仕様ＭＩＲを使用するのが好ましい。なお、受信装置２として使用されるデバイスについては、これらに限定されるものではない。

異常パルス検出回路３は、受信装置２から入力される音声データと、当該音声データに基づいて自身が生成した、当該音声データの比較対象としてのミュート基準パルス（基準デジタル信号）とを比較する。そして、その比較結果から、当該音声データに発生するパルス幅の変動を検出した場合、異常パルス検出回路３は、スピーカー駆動装置４に対し、音声データの外部出力を所定の期間停止させる。なお、当該音声データの外部出力の停止は、ミュート信号を当該所定の期間出力することにより行う。異常パルス検出回路３の詳細な説明については、後述する。

なお、本願では、「パルス幅の変動」とは、いわゆるジッタを意味する。即ち、本願では、「パルス幅の変動」とは、送信側のデバイス（例えば、光送信機）が受信側のデバイス（光受信機１）に音声データを伝送する場合において、送信側のデバイスが送信するパルス幅が既知のパルス列（即ち、ＰＤＭ変調された１ビットデータ列）からなる１ビットデータ列と、受信側のデバイスが受信する当該１ビットデータ列とが、時間軸上で互いに異なるデータ列となる現象を意味する。このパルス幅の変動の具体例としては、パルス太り（所定のパルスのパルス幅が広がる現象）、パルス細り（パルスの部分的欠損により、所定のパルスのパルス幅が狭まる現象）、パルス割れ（パルスの部分的欠損により、１つのパルスが複数のパルスに分離する現象）、誤パルス（本来存在すべきでないパルス）の発生等が挙げられる。

なお、異常パルス検出回路３は、ミュート信号を出力しない場合、即ち受信装置２から受信した音声データに発生するパルス幅の変動を検出しない場合、スピーカー駆動装置４に対し、受信装置２から受信した音声データをそのまま出力する。

スピーカー駆動装置４は、ローパスフィルタ（図示しない）を備える。そして、異常パルス検出回路３からスピーカー駆動装置４に音声データが入力される場合、当該音声データは、スピーカー駆動装置４のローパスフィルタを通過することでアナログ信号に復調され、スピーカー５より音声として出力される。

ここからは、本発明に係る受信機に備えられる異常パルス検出回路の構成について、図２に基づいて説明する。

図２は、異常パルス検出回路の一構成例を示すブロック図である。なお、図２に示す異常パルス検出回路（異常パルス検出手段）３ａは、図１に示す光受信機１における異常パルス検出回路３として好適に用いられる。また、図２に示す異常パルス検出回路３ａには、受信装置２からの入力信号（即ち、音声データ。以下、単に「入力信号」と称する）が、“１”の信号を示すローレベルと “０”の信号を示すハイレベルとからなる負論理のデジタル信号として入力される。

なお、本願では、「入力信号の１周期」とは、入力信号における、所定のパルスの立ち上がりの瞬間から、当該所定のパルスの次のパルスの立ち上がりの瞬間までの期間を意味する。

図２に示す異常パルス検出回路３ａは、入力信号に発生する、上記既知のパルス幅より短いパルス幅を有する異常パルス（パルス細り、パルス割れ、上記既知のパルス幅より短いパルス幅を有する誤パルスの発生等）を検出する場合に好適な実施例である。

図２に示す異常パルス検出回路３ａは、受信パルスエッジ検出回路（受信パルスエッジ検出手段）１０、ミュート基準パルス生成回路（基準パルス生成手段）１１、ロジック回路（論理手段）１２、ミュート信号生成回路（ミュート信号生成手段）１３、及びスイッチ回路（出力停止手段）１４を備える構成である。

受信パルスエッジ検出回路１０は、コンデンサＣ１、抵抗Ｒ１、及びインバータＩ１を備える構成である。コンデンサＣ１の一端は、受信装置２と同一の電源ラインに接続される。コンデンサＣ１の他端は、インバータＩ１の入力端に接続される。インバータＩ１の出力端は、ミュート基準パルス生成回路１１に接続される。抵抗Ｒ１の一端は、コンデンサＣ１の他端とインバータＩ１の入力端との間（接続点ＣＲ１）に接続される。抵抗Ｒ１の他端は、駆動電圧源（図示しない）に接続される。

この受信パルスエッジ検出回路１０には、入力信号が入力される。そして、受信パルスエッジ検出回路１０は、入力信号の立ち上がりエッジまたは立ち下がりエッジ（即ち、入力信号のパルスの立ち上がりまたは立ち下がりの瞬間）を検出するエッジ検出信号を生成し、出力する。

なお、本実施の形態のとおり、入力信号が負論理のデジタル信号である場合、受信パルスエッジ検出回路１０は、入力信号の立ち下がりエッジ（立ち下がりの瞬間）を検出するエッジ検出信号を生成し、出力する。また、入力信号が“０”の信号を示すローレベルと “１”の信号を示すハイレベルとからなる正論理のデジタル信号である場合、受信パルスエッジ検出回路１０は、入力信号の立ち上がりエッジ（立ち上がりの瞬間）を検出するエッジ検出信号を生成し、出力する。

受信パルスエッジ検出回路１０は、生成したエッジ検出信号をミュート基準パルス生成回路１１に出力する。

ミュート基準パルス生成回路１１は、トランジスタＴｒ１、電流源Ｉａ、コンデンサＣ２、基準電圧源Ｖｒｅｆ１、比較器ＣＭＰ１、及びインバータＩ２を備える構成である。トランジスタＴｒ１のベースは、受信パルスエッジ検出回路１０のインバータＩ１の出力端に接続される。トランジスタＴｒ１のコレクタは、電流源Ｉａに接続される。トランジスタＴｒ１のエミッタは、グランド電位に保持される。トランジスタＴｒ１のコレクタと電流源Ｉａとの間には、比較器ＣＭＰ１の非反転入力端が接続される。コンデンサＣ２は、一端がトランジスタＴｒ１のコレクタに接続され、他端がトランジスタＴｒ１のエミッタに接続される。比較器ＣＭＰ１の反転入力端は、基準電圧源Ｖｒｅｆ１の正極側の端子に接続され、基準電圧源Ｖｒｅｆ１の負極側の端子は、グランド電位に保持される。比較器ＣＭＰ１の出力端は、インバータＩ２の入力端に接続される。インバータＩ２の出力端は、ロジック回路１２に接続される。

このミュート基準パルス生成回路１１は、受信パルスエッジ検出回路１０からのエッジ検出信号に基づいてミュート基準パルスを生成し、出力する。なお、ミュート基準パルス生成回路１１が、受信パルスエッジ検出回路１０からのエッジ検出信号に基づいて、ミュート基準パルスを生成する具体的な要領については後述する。

なお、本実施の形態等、入力信号が負論理のデジタル信号である場合、ミュート基準パルス生成回路１１が生成するミュート基準パルスは、パルス幅が一定の正論理のパルスとなる。また、入力信号が正論理のデジタル信号である場合、ミュート基準パルス生成回路１１が生成するミュート基準パルスは、パルス幅が一定の負論理のパルスとなる。

ミュート基準パルス生成回路１１は、生成したミュート基準パルスを、ロジック回路１２に出力する。

ロジック回路１２は、一般的なＮＡＮＤ（否定論理積）回路ＮＡ１を備える構成である。ＮＡＮＤ回路ＮＡ１の一方の入力端は、ミュート基準パルス生成回路１１のインバータＩ２の出力端に接続される。ＮＡＮＤ回路ＮＡ１の他方の入力端は、受信装置２と同一の電源ラインに接続される。ＮＡＮＤ回路ＮＡ１の出力端は、インバータＩ３の入力端に接続される。

インバータＩ３の出力端は、ミュート信号生成回路１３に接続される。

このロジック回路１２には、ミュート基準パルス生成回路１１が生成したミュート基準パルス、及び入力信号が入力される。即ち、ロジック回路１２のＮＡＮＤ回路ＮＡ１の一方の入力端には、当該ミュート基準パルスが入力され、ロジック回路１２のＮＡＮＤ回路ＮＡ１の他方の入力端には、当該入力信号が入力される。そして、ロジック回路１２は、当該ミュート基準パルスと当該入力信号との否定論理積を示す出力信号を、後段のインバータＩ３により論理反転してミュート信号生成回路１３に出力する。

ミュート信号生成回路１３は、トランジスタＴｒ２、電流源Ｉｂ、コンデンサＣ３、基準電圧源Ｖｒｅｆ２、比較器ＣＭＰ２、及びインバータＩ４を備える構成である。トランジスタＴｒ２のベースは、インバータＩ３の出力端に接続される。トランジスタＴｒ２のコレクタは、電流源Ｉｂに接続される。トランジスタＴｒ２のエミッタは、グランド電位に保持される。トランジスタＴｒ２のコレクタと電流源Ｉｂとの間には、比較器ＣＭＰ２の非反転入力端が接続される。コンデンサＣ３は、一端がトランジスタＴｒ２のコレクタに接続され、他端がトランジスタＴｒ２のエミッタに接続される。比較器ＣＭＰ２の反転入力端は、基準電圧源Ｖｒｅｆ２の正極側の端子に接続され、基準電圧源Ｖｒｅｆ２の負極側の端子は、グランド電位に保持される。比較器ＣＭＰ２の出力端は、インバータＩ４の入力端に接続される。インバータＩ４の出力端は、スイッチ回路１４に接続される。

このミュート信号生成回路１３は、インバータＩ３の出力信号（即ち、ロジック回路１２の出力信号を、インバータＩ３により論理反転させることにより得られた信号）に基づいて、上記ミュート信号を生成し、出力する。なお、ミュート信号生成回路１３が、インバータＩ３の出力信号に基づいて、ミュート信号を生成する具体的な要領については後述する。

ミュート信号生成回路１３は、生成したミュート信号を、スイッチ回路１４に出力する。

スイッチ回路１４は、インバータＩ５及びＩ６、及びＮＡＮＤ回路ＮＡ２を備える構成である。インバータＩ５の入力端は、ミュート信号生成回路１３のインバータＩ４の出力端に接続される。インバータＩ５の出力端は、ＮＡＮＤ回路ＮＡ２の一方の入力端に接続される。ＮＡＮＤ回路ＮＡ２の他方の入力端は、受信装置２と同一の電源ラインに接続される。ＮＡＮＤ回路ＮＡ２の出力端は、インバータＩ６の入力端に接続される。インバータＩ６の出力端は、スピーカー駆動装置４に接続される。

このスイッチ回路１４には、ミュート信号生成回路１３が生成したミュート信号、及び入力信号が入力される。即ち、スイッチ回路１４のＮＡＮＤ回路ＮＡ２の一方の入力端には、当該ミュート信号がインバータＩ５により論理反転して入力され、スイッチ回路１４のＮＡＮＤ回路ＮＡ２の他方の入力端には、当該入力信号が入力される。そして、スイッチ回路１４は、インバータＩ５の出力信号（即ち、当該ミュート信号を、インバータＩ５により論理反転させることにより得られた信号）と当該入力信号との否定論理積を示す出力信号を、インバータＩ６を介してスピーカー駆動装置４に出力する。

スイッチ回路１４は、スピーカー駆動装置４に対し、入力信号、またはミュート信号を出力する。スイッチ回路１４は、ミュート信号が入力される場合、光受信機１が受信した入力信号の、スピーカー５からの外部出力を所定の期間停止する。

ここからは、異常パルス検出回路３ａの具体的な動作原理について、図３〜５に基づいて説明する。

図３は、入力信号にパルス幅の変動が発生していないときの、異常パルス検出回路３ａの具体的な動作原理を説明するタイミングチャートである。図４は、入力信号にパルス細りまたは上記既知のパルス幅より短いパルス幅を有する誤パルスが発生しているときの、異常パルス検出回路３ａの具体的な動作原理を説明するタイミングチャートである。図５は、入力信号にパルス割れが発生しているときの、異常パルス検出回路３ａの具体的な動作原理を説明するタイミングチャートである。

なお、図３〜５のタイミングチャートにおいて、横軸は時間（期間）を、縦軸は上記１ビットデータ列の電圧レベル（ハイレベル（Ｖｃｃ）またはローレベル（ＧＮＤ））を示す。従って、１ビットデータ列の特定のパルスのパルス幅は、当該特定のパルスがハイレベル（またはローレベル）の信号を出力する時間と等しい。また、図３〜５のタイミングチャートにおいて、（ａ）の波形は、入力信号の波形を、（ｂ）の波形は、エッジ検出信号の波形を、（ｃ）の波形は、ミュート基準パルスの波形を、（ｄ）の波形は、ロジック回路１２の出力信号の波形を、（ｅ）の波形は、ミュート信号の波形を、（ｆ）の波形は、スピーカー駆動装置４への出力信号の波形を示す。

また、上述したとおり、図２に示す異常パルス検出回路３ａには、入力信号が負論理のデジタル信号として入力される。

まず、入力信号にパルス幅の変動が発生していないときの、異常パルス検出回路３ａの動作について、図３に基づいて説明する。

パルス幅の変動が発生していない場合、入力信号は、図３（ａ）に示すとおり、正常なパルス幅（即ち、上記既知のパルス幅）を有する。

図３（ａ）に示す入力信号は、受信パルスエッジ検出回路１０に入力される。受信パルスエッジ検出回路１０は、図３（ａ）に示す入力信号の立ち下がりエッジを検出するエッジ検出信号を生成する。

ここで、入力信号が入力されるとき、受信パルスエッジ検出回路１０がエッジ検出信号を生成する要領について、図６に基づいて説明する。

図６は、受信パルスエッジ検出回路１０が上記エッジ検出信号を生成する要領を説明するタイミングチャートである。なお、図６（ａ）は、入力信号の波形を、図６（ｂ）は、接続点ＣＲ１における電圧波形を、図６（ｃ）は、上記エッジ検出信号の波形を示す。

受信パルスエッジ検出回路１０の抵抗Ｒ１及びコンデンサＣ１は、一般的な微分回路を構成する。また、受信パルスエッジ検出回路１０に入力される入力信号（図６（ａ）参照）は、パルスの立ち下がり及び立ち下がりの瞬間において、非常に高い周波数成分を有している。

このため、入力信号の立ち下がりの瞬間において、接続点ＣＲ１の電圧は、抵抗Ｒ１及びコンデンサＣ１の微分作用により、ハイレベルからローレベルへと急激に変化する（図６（ｂ）参照）。そしてその後、入力信号は、定常的にローレベルとなるため、接続点ＣＲ１の電圧は、ローレベルからハイレベルへと徐々に上昇する。

一方、入力信号の立ち上がりの瞬間において、接続点ＣＲ１の電圧は、上記微分作用により、ハイレベル以上の電圧へと急激に変化する（図６（ｂ）参照）。このとき、接続点ＣＲ１にはハイレベル以上の電圧が発生するが、入力信号は、定常的にハイレベルとなるため、接続点ＣＲ１の電圧は、ハイレベルに漸近する。

以上の動作より、入力信号は、接続点ＣＲ１において、入力信号の立ち下がりの瞬間にローレベルとなるパルスであって、所定のパルス幅（パルスが出力される期間）ｔ０（例えば、５（nsec）〜１０（nsec）程度の時間に該当するパルス幅）を有するパルス信号に変換される。そして、当該パルス信号を、インバータＩ１により論理反転させることにより、受信パルスエッジ検出回路１０は、入力信号の立ち下がりの瞬間にハイレベルとなるパルスであって、所定のパルス幅ｔ０を有するエッジ検出信号（図６（ｃ）参照）を生成する。

図３（ａ）に示す入力信号が入力される場合、受信パルスエッジ検出回路１０は、図３（ａ）に示す入力信号の立ち下がりの瞬間にハイレベルとなるパルスであって、所定のパルス幅ｔ０を有する、図３（ｂ）に示すエッジ検出信号を生成する。

受信パルスエッジ検出回路１０が生成した、図３（ｂ）に示すエッジ検出信号は、ミュート基準パルス生成回路１１に入力される。ミュート基準パルス生成回路１１は、図３（ｂ）に示すエッジ検出信号からミュート基準パルスを生成する。

なお、エッジ検出信号が入力されたとき、ミュート基準パルス生成回路１１は、下記の要領でミュート基準パルスを生成する。

エッジ検出信号はまず、ミュート基準パルス生成回路１１のトランジスタＴｒ１のベースに入力される。トランジスタＴｒ１は、当該エッジ検出信号がハイレベルの間のみ導通状態となる。トランジスタＴｒ１が導通すると、コンデンサＣ２は、自身が蓄積する電荷を、トランジスタＴｒ１を介して放電する。またこのとき、コンデンサＣ２が接続される電源ラインは、グランド電位となるため、比較器ＣＭＰ１の非反転入力端に入力される電圧は０となる。一方、比較器ＣＭＰ１の反転入力端には、基準電圧源Ｖｒｅｆ１からの基準電圧ｖｒｅｆ１が入力される。その結果、比較器ＣＭＰ１の非反転入力端の電圧は、比較器ＣＭＰ１の反転入力端の電圧未満となるため、比較器ＣＭＰ１の出力はローレベルとなる。

次に、エッジ検出信号がハイレベルからローレベルへと変化すると、トランジスタＴｒ１は非導通状態となる。トランジスタＴｒ１が非導通状態となると、コンデンサＣ２では、電流源Ｉａからの電流により、充電が開始される。そして、コンデンサＣ２が接続される電源ラインの電圧は、徐々に上昇し、それに伴い、比較器ＣＭＰ１の非反転入力端に入力される電圧も徐々に上昇する。そして、比較器ＣＭＰ１の非反転入力端に入力される電圧が、基準電圧ｖｒｅｆ１の電圧以上となると、比較器ＣＭＰ１の出力はハイレベルに変化する。

以上の動作より得られる比較器ＣＭＰ１の出力を、インバータＩ２により論理反転させることにより、ミュート基準パルス生成回路１１は、エッジ検出信号の立ち上がりから所定の時間経過後にハイレベルとなるパルスであって、パルス幅ｔ１を有するミュート基準パルスを生成する。

なお、ミュート基準パルスのパルス幅（即ち、比較器ＣＭＰ１がローレベルの信号を出力する期間）ｔ１は、下記数式（１）により、適宜設定することができる。

ｔ１＝（Ｃ２・ｖｒｅｆ１）／Ｉａ （nsec） ・・・（１）
（なお、Ｃ２：コンデンサＣ２の容量、ｖｒｅｆ１：基準電圧源Ｖｒｅｆ１の基準電圧値、Ｉａ：電流源Ｉａの電流値）
なお、上述したとおり、入力信号が負論理のデジタル信号である場合、このミュート基準パルスは、正論理のデジタル信号として出力される。

また、入力信号に発生する、上記既知のパルス幅より短いパルス幅を有する異常パルスを検出する場合、上記数式（１）により設定されるミュート基準パルスのパルス幅ｔ１は、当該既知のパルス幅よりも短いパルス幅とする。特にこの場合、ミュート基準パルスのパルス幅ｔ１は、上記既知のパルス幅の０．５〜０．９倍程度の値に設定されるのが好適である。

以上のことから、図３（ｂ）に示すエッジ検出信号が入力される場合、ミュート基準パルス生成回路１１は、図３（ｃ）に示すミュート基準パルスを生成する。

図３（ｃ）に示すミュート基準パルス及び図３（ａ）に示す入力信号は、ロジック回路１２に入力される。ロジック回路１２は、図３（ｃ）に示すミュート基準パルスと図３（ａ）に示す入力信号との否定論理積を示す信号を出力する。

なお、ロジック回路１２のＮＡＮＤ回路ＮＡ１及び後述するスイッチ回路１４のＮＡＮＤ回路ＮＡ２は、２種類の信号が入力される場合、当該２種類の信号が共にハイレベルであるときにはローレベルの信号を出力し、それ以外のときには、常にハイレベルの信号を出力する（即ち、否定論理積）特性を有する。

そのため、入力信号にパルス幅の変動が発生していない場合、図３（ｃ）に示すミュート基準パルス及び図３（ａ）に示す入力信号が共にハイレベルとなる期間は存在しない。そのため、ロジック回路１２（ＮＡＮＤ回路ＮＡ１）の出力信号は、図３（ｄ）に示すとおり、ハイレベルに保持される（即ち、ロジック回路１２は何も出力しない）。

図３（ｄ）に示すロジック回路１２の出力信号は、インバータＩ３により論理反転してミュート信号生成回路１３に入力される。ミュート信号生成回路１３は、インバータＩ３の出力信号からミュート信号を生成する。

なお、上記インバータＩ３の出力信号が入力されたとき、ミュート信号生成回路１３は、下記の要領でミュート信号を生成する。

本実施の形態においては、ミュート信号生成回路１３は、ミュート基準パルス生成回路１１と略同一の回路構成となる。従って、ミュート信号生成回路１３がミュート信号を生成する要領は、上述したミュート基準パルス生成回路１１がミュート基準パルスを生成する要領と略同一となる。

即ち、上記インバータＩ３の出力信号はまず、ミュート信号生成回路１３のトランジスタＴｒ２のベースに入力される。トランジスタＴｒ２は、当該インバータＩ３の出力信号がハイレベルの間のみ導通状態となる。トランジスタＴｒ２が導通すると、コンデンサＣ３は、自身が蓄積する電荷を、トランジスタＴｒ２を介して放電する。またこのとき、コンデンサＣ３が接続される電源ラインは、グランド電位となるため、比較器ＣＭＰ２の非反転入力端に入力される電圧は０となる。一方、比較器ＣＭＰ２の反転入力端には、基準電圧源Ｖｒｅｆ２からの基準電圧ｖｒｅｆ２が入力される。その結果、比較器ＣＭＰ２の非反転入力端の電圧は、比較器ＣＭＰ２の反転入力端の電圧未満となるため、比較器ＣＭＰ２の出力はローレベルとなる。

次に、上記インバータＩ３の出力信号がハイレベルからローレベルへと変化すると、トランジスタＴｒ２は非導通状態となる。トランジスタＴｒ２が非導通状態となると、コンデンサＣ３では、電流源Ｉｂからの電流により、充電が開始される。そして、コンデンサＣ３が接続される電源ラインの電位は、徐々に上昇し、それに伴い、比較器ＣＭＰ２の非反転入力端に入力される電圧も徐々に上昇する。そして、比較器ＣＭＰ２の非反転入力端に入力される電圧が、基準電圧ｖｒｅｆ２の電圧以上となると、比較器ＣＭＰ２の出力はハイレベルに変化する。

以上の動作より得られる比較器ＣＭＰ２の出力を、インバータＩ４により論理反転させることにより、ミュート信号生成回路１３は、ミュート信号を生成する。

図３（ｄ）に示すロジック回路１２の出力信号が、インバータＩ３により論理反転してミュート信号生成回路１３に入力される場合、ミュート信号生成回路１３に入力される信号は、常にローレベルとなる。そのため、トランジスタＴｒ２は常に非導通状態となり、コンデンサＣ３が接続される電源ラインは、基準電圧ｖｒｅｆ２以上の電圧に保持されるため、比較器ＣＭＰ２の出力はハイレベルに保持される。従って、この場合、ミュート信号生成回路１３が出力するミュート信号は、図３（ｅ）に示すとおり、ローレベルに保持される。

図３（ｅ）に示すミュート信号及び図３（ａ）に示す入力信号は、スイッチ回路１４に入力される。

ここで、入力信号及びミュート信号が入力されたとき、スイッチ回路１４は、下記の要領でスピーカー駆動装置４に対し信号を出力する。

即ち、ミュート信号がインバータＩ５により論理反転してスイッチ回路１４のＮＡＮＤ回路ＮＡ２の一方の入力端に入力され、入力信号がスイッチ回路１４のＮＡＮＤ回路ＮＡ２の他方の入力端に入力されると、ＮＡＮＤ回路ＮＡ２は、当該ミュート信号のハイレベルとローレベルとを反転させた信号と、当該入力信号と、の否定論理積を出力する。さらに、ＮＡＮＤ回路ＮＡ２が出力した当該否定論理積は、インバータＩ６により論理反転してスピーカー駆動装置４に出力される。

ここで、図３の場合、図３（ｅ）に示すミュート信号は、上述したとおり、ローレベルに保持されるため、スイッチ回路１４のＮＡＮＤ回路ＮＡ２の一方の入力端に入力される信号は、ハイレベルに保持される。

従って、スイッチ回路１４のＮＡＮＤ回路ＮＡ２は、他方の入力端に入力される信号を論理反転した信号をインバータＩ６によりさらに論理反転した信号、即ち、図１３（ｆ）に示す信号を出力する。

結果として異常パルス検出回路３ａは、図３（ｆ）に示す信号、即ち、図３（ａ）に示す入力信号と同一の波形を有する信号を、スピーカー駆動装置４に出力する。つまり、異常パルス検出回路３ａは、図３（ａ）に示す入力信号をそのままの状態でスピーカー駆動装置４に出力する。

次に、入力信号に、パルス細りまたは上記既知のパルス幅より短いパルス幅を有する誤パルスが発生しているときの、異常パルス検出回路３ａの動作について、図４に基づいて説明する。

この場合、入力信号のパルスは、パルス細りにより、図４（ａ）に示すとおり、正常なパルス幅よりも短いパルス幅を有する。

図４（ａ）に示す入力信号は、受信パルスエッジ検出回路１０に入力される。受信パルスエッジ検出回路１０は、上述した要領により、図４（ａ）に示す入力信号の立ち下がりの瞬間にハイレベルとなるパルスであって、所定のパルス幅ｔ０を有するエッジ検出信号を生成する（図４（ｂ）参照）。

受信パルスエッジ検出回路１０が生成したエッジ検出信号は、ミュート基準パルス生成回路１１に入力される。ミュート基準パルス生成回路１１は、上述した要領により、エッジ検出信号の立ち上がりから所定の時間経過後にハイレベルとなるパルスであって、パルス幅ｔ１を有する、正論理のミュート基準パルスを生成する（図４（ｃ）参照）。

図４（ｃ）に示すミュート基準パルス及び図４（ａ）に示す入力信号は、ロジック回路１２に入力される。ロジック回路１２は、図４（ｃ）に示すミュート基準パルスと図４（ａ）に示す入力信号との否定論理積を示す信号を出力する。

ここで、図４（ａ）に示すとおり、入力信号のパルスは、パルス細りが発生している箇所において、正常なパルス幅よりも短いパルス幅を有する。そしてこの結果、図４（ｃ）に示すミュート基準パルス及び図４（ａ）に示す入力信号には、共にハイレベルとなる期間ｔ２が発生する。そのため、ロジック回路１２の出力信号は、図４（ｄ）に示すとおり、期間ｔ２においてローレベルとなる（即ち、ロジック回路１２は期間ｔ２において信号を出力する）。

そして、図４（ｄ）に示すロジック回路１２の出力信号は、インバータＩ３により論理反転してミュート信号生成回路１３に入力される。ミュート信号生成回路１３は、上述した要領により、インバータＩ３の出力信号からミュート信号を生成する。即ち、ミュート信号生成回路１３は、ロジック回路１２の出力信号の立ち下がり（即ち、インバータＩ３の出力信号の立ち上がり）から所定の時間経過後にハイレベルとなるパルスであって、パルス幅ｔ３を有するミュート信号を生成する（図４（ｅ）参照）。

なお、本実施の形態においては、上述したとおり、ミュート信号生成回路１３がミュート信号を生成する要領は、上述したミュート基準パルス生成回路１１がミュート基準パルスを生成する要領と略同一となる。そのため、比較器ＣＭＰ２がローレベルの信号を出力する時間、即ち、ミュート信号のパルス幅ｔ３（即ち、本発明に係る異常パルス検出手段が、光信号の外部出力を停止する「所定の期間」）は、下記数式により、適宜設定することができる。

ｔ３＝（Ｃ３・ｖｒｅｆ２）／Ｉｂ （nsec） ・・・（２）
（なお、Ｃ３：コンデンサＣ３の容量、ｖｒｅｆ２：基準電圧源Ｖｒｅｆ２の基準電圧値、Ｉｂ：電流源Ｉｂの電流値）
なお、入力信号に発生する、上記既知のパルス幅より短いパルス幅を有する異常パルスを検出する場合、上記数式（２）により設定されるミュート信号のパルス幅ｔ３は、入力信号の１周期以上の長さを有するパルス幅、望ましくは、上記既知のパルス幅よりも充分に長いパルス幅とする。特にこの場合、ミュート信号のパルス幅ｔ３は、入力信号においてパルスが発生しない最大の周期に該当するパルス幅以上の範囲に設定するのが好適である。即ち、入力信号の４周期に１パルス以上が発生する場合、ミュート信号のパルス幅ｔ３は例えば、入力信号の周期の４倍以上の値に設定されるのが好適である。

図４（ｅ）に示すミュート信号及び図４（ａ）に示す入力信号は、スイッチ回路１４に入力される。スイッチ回路１４は、上述した要領により、スピーカー駆動装置４に対し信号を出力する。

結果として、異常パルス検出回路３ａは、図４（ａ）に示す入力信号と、図４（ｅ）に示すミュート信号をインバータＩ５により論理反転した信号と、の否定論理積を示す信号を、インバータＩ６により論理反転した信号、即ち、図４（ｆ）に示す信号を、スピーカー駆動装置４に出力する。

スピーカー駆動装置４への出力信号は、図４（ｆ）に示すとおり、ミュート信号生成回路１３からのミュート信号がハイレベルに保持される間はハイレベルに保持される。

入力信号は、元々負論理の信号として入力されるため、スピーカー駆動装置４への出力信号がハイレベルに保持されている間は、実質的に受信装置２からスピーカー駆動装置４へと入力される信号が存在しない。つまり、スピーカー駆動装置４への出力信号がハイレベルに保持されている間は、スピーカー駆動装置４は、スピーカー５に対し、入力信号、即ち、音声データの再生を停止させる。

最後に、入力信号に、パルス割れが発生しているときの、異常パルス検出回路３ａの動作について、図５に基づいて説明する。

この場合、入力信号は、パルス割れにより、図５（ａ）に示すとおり、本来１つであるはずのパルスが、２つのパルス（Ｐ１及びＰ２）に分離している。結果、入力信号は、正常なパルス幅よりも短いパルス幅を有する。

図５（ａ）に示す入力信号は、受信パルスエッジ検出回路１０に入力される。受信パルスエッジ検出回路１０は、上述した要領により、入力信号の立ち下がりの瞬間にハイレベルとなるパルスであって、所定のパルス幅ｔ０を有するエッジ検出信号を生成する。

ここで、上記エッジ検出信号は、図５（ｂ）に示すとおり、パルスＰ１の立ち下がりエッジとパルスＰ２の立ち下がりエッジとの両方で発生する。

受信パルスエッジ検出回路１０が生成したエッジ検出信号は、ミュート基準パルス生成回路１１に入力される。ミュート基準パルス生成回路１１は、上述した要領により、エッジ検出信号の立ち上がりから所定の時間経過後にハイレベルとなるパルスであって、パルス幅ｔ１を有する、正論理のミュート基準パルスを生成する。

なお、ミュート基準パルス生成回路１１は、パルスＰ１を基に生成されたエッジ検出信号からミュート基準パルスを生成すると共に、パルスＰ２を基に生成されたエッジ検出信号から当該ミュート基準パルスとは別のミュート基準パルスを生成する。

なお、図５（ｃ）では、上記２つのミュート基準パルスが重なり合った結果、パルス幅がｔ１よりも長いミュート基準パルスが生成されている。しかしながら、当該２つのミュート基準パルスは必ずしも重なり合うとは限らない。

図５（ｃ）に示すミュート基準パルス及び図５（ａ）に示す入力信号は、ロジック回路１２に入力される。ロジック回路１２は、図５（ｃ）に示すミュート基準パルスと図５（ａ）に示す入力信号との否定論理積を示す信号を出力する。

ここで、図５（ｃ）に示すミュート基準パルス及び図５（ａ）に示す入力信号が共にハイレベルとなる期間は、図５（ｄ）の期間ｔ２１及びｔ２２となる。そのため、ロジック回路１２の出力信号は、図５（ｄ）に示すとおり、期間ｔ２１及びｔ２２においてローレベルとなる（即ち、ロジック回路１２は期間ｔ２１及びｔ２２において信号を出力する）。

そして、図５（ｄ）に示すロジック回路１２の出力信号は、インバータＩ３により論理反転してミュート信号生成回路１３に入力される。ミュート信号生成回路１３は、上述した要領により、インバータＩ３の出力信号からミュート信号を生成する。即ち、ミュート信号生成回路１３は、ロジック回路１２の出力信号の立ち下がりから所定の時間経過後にハイレベルとなるパルスであって、パルス幅ｔ３を有するミュート信号を生成する（図５（ｅ）参照）。

図５（ｅ）に示すミュート信号及び図５（ａ）に示す入力信号は、スイッチ回路１４に入力される。スイッチ回路１４は、上述した要領により、スピーカー駆動装置４に対し信号を出力する。

結果として、異常パルス検出回路３ａは、図５（ａ）に示す入力信号と、図５（ｅ）に示すミュート信号をインバータＩ５により論理反転させた信号と、の否定論理積を示す信号を、インバータＩ６により論理反転させた信号、即ち、図５（ｆ）に示す信号を、スピーカー駆動装置４に出力する。

スピーカー駆動装置４への出力信号は、図５（ｆ）に示すとおり、ミュート信号生成回路１３からのミュート信号がハイレベルに保持される間はハイレベルに保持される。

入力信号は、元々負論理の信号として入力されるため、スピーカー駆動装置４への出力信号がハイレベルに保持されている間は、実質的に受信装置２からスピーカー駆動装置４へと入力される信号が存在しない。つまり、スピーカー駆動装置４への出力信号がハイレベルに保持されている間は、スピーカー駆動装置４は、スピーカー５に対し、入力信号、即ち、音声データの再生を停止させる。

こうして、図２に示す異常パルス検出回路３ａは、パルス細りまたは上記既知のパルス幅より短いパルス幅を有する誤パルスが発生しているときにおいて、入力信号、即ち、音声データの再生を停止させる。

〔実施の形態２〕
本発明の他の実施の形態について、図７〜図１１に基づいて説明すれば以下の通りである。なお、説明の便宜上、すでに図面を用いて説明した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。

図７は、異常パルス検出回路の別の構成例を示すブロック図である。なお、図７に示す異常パルス検出回路（異常パルス検出手段）３ｂは、図２に示す異常パルス検出回路３ａと同様に、図１に示す光受信機１における異常パルス検出回路３として好適に用いられる。また、図７に示す異常パルス検出回路３ｂには、入力信号が正論理のデジタル信号として入力される。

図７に示す異常パルス検出回路３ｂは、図２に示す異常パルス検出回路３ａと同様に、入力信号に発生する、上記既知のパルス幅より短いパルス幅を有する異常パルスを検出する場合に好適な実施例である。

図７に示す異常パルス検出回路３ｂは、図２に示す異常パルス検出回路３ａの構成において、受信パルスエッジ検出回路１０のかわりに受信パルスエッジ検出回路（受信パルスエッジ検出手段）２０を備え、ミュート基準パルス生成回路１１のかわりにミュート基準パルス生成回路（基準パルス生成手段）２１を備え、ロジック回路１２のかわりにロジック回路（論理手段）２２を備える構成である。また、図７に示す異常パルス検出回路３ｂは、インバータＩ３が省略される構成である。

受信パルスエッジ検出回路２０は、コンデンサＣ４、抵抗Ｒ２、及びインバータＩ７、Ｉ８を備える構成である。コンデンサＣ４の一端は、受信装置２と同一の電源ラインに接続される。コンデンサＣ４の他端は、インバータＩ７の入力端に接続される。インバータＩ７の出力端は、インバータＩ８の入力端に接続される。インバータＩ８の出力端は、ミュート基準パルス生成回路２１に接続される。抵抗Ｒ２の一端は、コンデンサＣ４の他端とインバータＩ７の入力端との間（接続点ＣＲ２）に接続される。抵抗Ｒ２の他端は、グランド電位に保持される。

この受信パルスエッジ検出回路２０には、入力信号が入力される。そして、受信パルスエッジ検出回路２０は、入力信号の立ち上がりエッジまたは立ち下がりエッジを検出するエッジ検出信号を生成し、出力する。

なお、本実施の形態等、入力信号が正論理のデジタル信号である場合、受信パルスエッジ検出回路２０は、入力信号の立ち上がりエッジを検出するエッジ検出信号を生成し、出力する。また、入力信号が負論理のデジタル信号である場合、受信パルスエッジ検出回路２０は、入力信号の立ち下がりエッジを検出するエッジ検出信号を生成し、出力する。

受信パルスエッジ検出回路２０は、生成したエッジ検出信号をミュート基準パルス生成回路２１に出力する。

ミュート基準パルス生成回路２１は、トランジスタＴｒ１、電流源Ｉａ、コンデンサＣ２、基準電圧源Ｖｒｅｆ１、及び比較器ＣＭＰ１を備える構成である。

なお、ミュート基準パルス生成回路２１の回路構成は、図２に示す異常パルス検出回路３ａのミュート基準パルス生成回路１１の回路構成において、インバータＩ２を省略した回路構成と同一である（但し、トランジスタＴｒ１のベースは、受信パルスエッジ検出回路２０のインバータＩ８の出力端に接続され、比較器ＣＭＰ１の出力端は、ロジック回路２２に接続される）。従って、ここではミュート基準パルス生成回路２１の回路構成の詳細な説明については省略する。

このミュート基準パルス生成回路２１は、受信パルスエッジ検出回路２０からのエッジ検出信号に基づいて、ミュート基準パルスを生成し、出力する。

なお、本実施の形態等、入力信号が正論理のデジタル信号である場合、ミュート基準パルス生成回路２１が生成するミュート基準パルスは、パルス幅が一定の負論理のパルスとなる。また、入力信号が負論理のデジタル信号である場合、ミュート基準パルス生成回路２１が生成するミュート基準パルスは、パルス幅が一定の正論理のパルスとなる。

ミュート基準パルス生成回路２１は、生成したミュート基準パルスを、ロジック回路２２に出力する。

ロジック回路２２は、一般的なＮＯＲ（否定論理和）回路ＮＯ１を備える構成である。ＮＯＲ回路ＮＯ１の一方の入力端は、比較器ＣＭＰ１の出力端に接続される。ＮＯＲ回路ＮＯ１の他方の入力端は、受信装置２と同一の電源ラインに接続される。ＮＯＲ回路ＮＯ１の出力端は、ミュート信号生成回路１３に接続される。

このロジック回路２２には、ミュート基準パルス生成回路２１が生成したミュート基準パルス、及び入力信号が入力される。即ち、ロジック回路２２のＮＯＲ回路ＮＯ１の一方の入力端には、当該ミュート基準パルスが入力され、ロジック回路２２のＮＯＲ回路ＮＯ１の他方の入力端には、当該入力信号が入力される。そして、ロジック回路２２は、当該ミュート基準パルスと当該入力信号との否定論理和を示す出力信号を、ミュート信号生成回路１３に出力する。

なお、ミュート信号生成回路１３のトランジスタＴｒ２のベースは、ロジック回路２２のＮＯＲ回路ＮＯ１の出力端に接続される。ミュート信号生成回路１３には、ロジック回路２２の出力信号が入力される。

ここからは、異常パルス検出回路３ｂの具体的な動作原理について、図８〜１０に基づいて説明する。

図８は、入力信号にパルス幅の変動が発生していないときの、異常パルス検出回路３ｂの具体的な動作原理を説明するタイミングチャートである。図９は、入力信号に、パルス細りまたは上記既知のパルス幅より短いパルス幅を有する誤パルスが発生しているときの、異常パルス検出回路３ｂの具体的な動作原理を説明するタイミングチャートである。図１０は、入力信号に、パルス割れが発生しているときの、異常パルス検出回路３ｂの具体的な動作原理を説明するタイミングチャートである。

なお、図８〜１０のタイミングチャートにおいて、横軸は時間（期間）を、縦軸は上記１ビットデータ列の電圧レベル（ハイレベル（Ｖｃｃ）またはローレベル（ＧＮＤ））を示す。従って、１ビットデータ列の特定のパルスのパルス幅は、当該特定のパルスがハイレベル（またはローレベル）の信号を出力する時間と等しい。また、図８〜１０のタイミングチャートにおいて、（ａ）の波形は、入力信号の波形を、（ｂ）の波形は、エッジ検出信号の波形を、（ｃ）の波形は、ミュート基準パルスの波形を、（ｄ）の波形は、ロジック回路２２の出力波形を、（ｅ）の波形は、ミュート信号の波形を、（ｆ）の波形は、スピーカー駆動装置４への出力信号の波形を示す。

また、上述したとおり、図７に示す異常パルス検出回路３ｂには、入力信号が正論理のデジタル信号として入力される。

まず、入力信号に、パルス幅の変動が発生していないときの、異常パルス検出回路３ｂの動作について、図８に基づいて説明する。

パルス幅の変動が発生していない場合、入力信号は、図８（ａ）に示すとおり、正常なパルス幅を有する。

図８（ａ）に示す入力信号は、受信パルスエッジ検出回路２０に入力される。受信パルスエッジ検出回路２０は、図８（ａ）に示す入力信号の立ち上がりエッジを検出するエッジ検出信号を生成する。

ここで、入力信号が入力されるとき、受信パルスエッジ検出回路２０が上記エッジ検出信号を生成する要領について、図１１に基づいて説明する。

図１１は、受信パルスエッジ検出回路２０が上記エッジ検出信号を生成する要領を説明するタイミングチャートである。なお、図１１（ａ）は、入力信号の波形を、図１１（ｂ）は、接続点ＣＲ２における電圧波形を、図１１（ｃ）は、上記エッジ検出信号の波形を示す。

受信パルスエッジ検出回路２０の抵抗Ｒ２及びコンデンサＣ４は、一般的な微分回路を構成する。また、受信パルスエッジ検出回路２０に入力される入力信号（図１１（ａ）参照）は、パルスの立ち下がり及び立ち上がりの瞬間において、非常に高い周波数成分を有している。

このため、入力信号の立ち上がりの瞬間において、接続点ＣＲ２の電圧は、抵抗Ｒ２及びコンデンサＣ４の微分作用により、ローレベルからハイレベルへと急激に変化する（図１１（ｂ）参照）。そしてその後、入力信号は、定常的にハイレベルとなるため、接続点ＣＲ２の電圧は、ハイレベルからローレベルへと徐々に下降する。

一方、入力信号の立ち下がりの瞬間において、接続点ＣＲ２の電圧は、上記微分作用により、ローレベル以下の電圧へと急激に変化する（図１１（ｂ）参照）。このとき、接続点ＣＲ２にはローレベル以下の電圧が発生するが、入力信号は、定常的にローレベルとなるため、接続点ＣＲ２の電圧は、ローレベルに漸近する。

以上の動作より、入力信号は、接続点ＣＲ２において、入力信号の立ち上がりの瞬間にハイレベルとなるパルスであって、所定のパルス幅ｔ４（例えば、５（nsec）〜１０（nsec）程度の時間に該当するパルス幅）を有するパルス信号に変換される。そして、当該パルス信号を、インバータＩ７、Ｉ８により２度論理反転させることにより、受信パルスエッジ検出回路２０は、入力信号の立ち上がりの瞬間にハイレベルとなるパルスであって、所定のパルス幅ｔ４を有するエッジ検出信号（図１１（ｃ）参照）を生成する。

図８（ａ）に示す入力信号が入力される場合、受信パルスエッジ検出回路２０は、図８（ａ）に示す入力信号の立ち上がりの瞬間にハイレベルとなるパルスであって、所定のパルス幅ｔ４を有する、図８（ｂ）に示すエッジ検出信号を生成する。

受信パルスエッジ検出回路２０が生成したエッジ検出信号（図８（ｂ）参照）は、ミュート基準パルス生成回路２１に入力される。ミュート基準パルス生成回路２１は、当該エッジ検出信号からミュート基準パルスを生成する。

なお、上記エッジ検出信号が入力されたとき、ミュート基準パルス生成回路２１がミュート基準パルスを生成する要領は、ミュート基準パルス生成回路１１がミュート基準パルスを生成する要領と略同一である。

即ち、ミュート基準パルス生成回路２１における、上記エッジ検出信号が入力されてから比較器ＣＭＰ１の出力を得るまでの動作は、ミュート基準パルス生成回路１１における当該動作と同一である。但し、上述したとおり、ミュート基準パルス生成回路２１は、インバータＩ２が省略される構成である。従って、上記比較器ＣＭＰ１の出力を論理反転させずに出力することにより、ミュート基準パルス生成回路２１は、図８（ｃ）に示すとおり、エッジ検出信号の立ち上がりから所定の時間経過後にローレベルとなるパルスであって、パルス幅ｔ１を有するミュート基準パルスを生成する。

なお、上述したとおり、入力信号が正論理のデジタル信号である場合、このミュート基準パルスは、負論理のデジタル信号として出力される。また、入力信号における、上記既知のパルス幅より短いパルス幅を有する異常パルスを検出する場合、ミュート基準パルスのパルス幅ｔ１は、当該既知のパルス幅よりも短いパルス幅とする。

図８（ｃ）に示すミュート基準パルス及び図８（ａ）に示す入力信号は、ロジック回路２２に入力される。ロジック回路２２は、図８（ｃ）に示すミュート基準パルスと図８（ａ）に示す入力信号との否定論理和を示す信号を出力する。

なお、ロジック回路２２のＮＯＲ回路ＮＯ１は、２種類の信号が入力される場合、当該２種類の信号が共にローレベルであるときにはハイレベルの信号を出力し、それ以外のときには、常にローレベルの信号を出力する（即ち、否定論理和）特性を有する。

そのため、入力信号にパルス幅の変動が発生していない場合、図８（ｃ）に示すミュート基準パルス及び図８（ａ）に示す入力信号が共にローレベルとなる期間は存在しない。そのため、ロジック回路２２（ＮＯＲ回路ＮＯ１）の出力信号は、図８（ｄ）に示すとおり、ローレベルに保持される（即ち、ロジック回路２２は何も出力しない）。

図８（ｄ）に示すロジック回路２２の出力信号は、ミュート信号生成回路１３に入力される。ミュート信号生成回路１３は、上述した要領により、ロジック回路２２の出力信号からミュート信号を生成する。

図８（ｄ）に示すロジック回路２２の出力信号が、ミュート信号生成回路１３に入力される場合、ミュート信号生成回路１３に入力される信号は、常にローレベルとなる。従って、この場合、ミュート信号生成回路１３が出力するミュート信号は、上述した理由により、図８（ｅ）に示すとおり、ローレベルに保持される。

図８（ｅ）に示すミュート信号及び図８（ａ）に示す入力信号は、スイッチ回路１４に入力される。スイッチ回路１４は、上述した要領により、スピーカー駆動装置４に対し信号を出力する。

ここで、図８の場合、図８（ｅ）に示すミュート信号は、上述したとおり、ローレベルに保持されるため、スイッチ回路１４のＮＡＮＤ回路ＮＡ２の一方の入力端に入力される信号は、ハイレベルに保持される。

従って、スイッチ回路１４のＮＡＮＤ回路ＮＡ２が出力する信号は、スイッチ回路１４のＮＡＮＤ回路ＮＡ２の他方の入力端に入力される信号、即ち、図８（ａ）に示す入力信号と同一となる。

従って、結果として異常パルス検出回路３ｂは、図８（ａ）に示す入力信号と同一の波形を有する、図８（ｆ）に示す信号を、スピーカー駆動装置４に出力する。つまり、異常パルス検出回路３ｂは、図８（ａ）に示す入力信号をそのままの状態でスピーカー駆動装置４に出力する。

次に、入力信号に、パルス細りまたは上記既知のパルス幅より短いパルス幅を有する誤パルスが発生しているときの、異常パルス検出回路３ｂの動作について、図９に基づいて説明する。

この場合、入力信号は、パルス細りにより、図９（ａ）に示すとおり、正常なパルス幅よりも短いパルス幅を有する。

図９（ａ）に示す入力信号は、受信パルスエッジ検出回路２０に入力される。受信パルスエッジ検出回路２０は、上述した要領により、図９（ａ）に示す入力信号の立ち上がりの瞬間にハイレベルとなるパルスであって、所定のパルス幅ｔ４を有するエッジ検出信号を生成する（図９（ｂ）参照）。

受信パルスエッジ検出回路２０が生成したエッジ検出信号は、ミュート基準パルス生成回路２１に入力される。ミュート基準パルス生成回路２１は、上述した要領により、エッジ検出信号の立ち上がりから所定の時間経過後にローレベルとなるパルスであって、パルス幅ｔ１を有する、負論理のミュート基準パルスを生成する（図９（ｃ）参照）。

図９（ｃ）に示すミュート基準パルス及び図９（ａ）に示す入力信号は、ロジック回路２２に入力される。ロジック回路２２は、図９（ｃ）に示すミュート基準パルスと図９（ａ）に示す入力信号との否定論理和を示す信号を出力する。

ここで、図９（ａ）に示すとおり、入力信号のパルス幅は正常なパルス幅よりも短い。そしてこの結果、図９（ｃ）に示すミュート基準パルス及び図９（ａ）に示す入力信号には、共にローレベルとなる期間ｔ５が存在する。そのため、ロジック回路２２の出力信号は、図９（ｄ）に示すとおり、期間ｔ５においてハイレベルとなる（即ち、ロジック回路２２は期間ｔ５において信号を出力する）。

そして、図９（ｄ）に示すロジック回路２２の出力信号は、ミュート信号生成回路１３に入力される。ミュート信号生成回路１３は、上述した要領により、ロジック回路２２の出力信号からミュート信号を生成する。即ち、ミュート信号生成回路１３は、ロジック回路２２の出力信号の立ち上がりから所定の時間経過後にハイレベルとなるパルスであって、パルス幅ｔ３を有するミュート信号を生成する（図９（ｅ）参照）。

図９（ｅ）に示すミュート信号及び図９（ａ）に示す入力信号は、スイッチ回路１４に入力される。スイッチ回路１４は、上述した要領により、スピーカー駆動装置４に対し信号を出力する。

結果として、異常パルス検出回路３ｂは、図９（ａ）に示す入力信号と、図９（ｅ）に示すミュート信号をインバータＩ５により論理反転させた信号と、の否定論理積を示す信号を、インバータＩ６により論理反転させた信号、即ち、図９（ｆ）に示す信号を、スピーカー駆動装置４に出力する。

スピーカー駆動装置４への出力信号は、図９（ｆ）に示すとおり、ミュート信号生成回路１３からのミュート信号がハイレベルに保持される間はローレベルに保持される。

入力信号は、元々正論理の信号として入力されるため、スピーカー駆動装置４への出力信号がローレベルに保持されている間は、実質的に受信装置２からスピーカー駆動装置４へと入力される信号が存在しない。つまり、スピーカー駆動装置４への出力信号がローレベルに保持されている間は、スピーカー駆動装置４は、スピーカー５に対し、入力信号、即ち、音声データの再生を停止させる。

最後に、入力信号に、パルス割れが発生しているときの、異常パルス検出回路３ｂの動作について、図１０に基づいて説明する。

この場合、入力信号は、パルス割れにより、図１０（ａ）に示すとおり、本来１つであるはずのパルスが、２つのパルス（Ｐ３及びＰ４）に分離している。結果、入力信号は、正常なパルス幅よりも短いパルス幅を有する。

図１０（ａ）に示す入力信号は、受信パルスエッジ検出回路２０に入力される。受信パルスエッジ検出回路２０は、上述した要領により、入力信号の立ち上がりの瞬間にハイレベルとなるパルスであって、所定のパルス幅ｔ４を有するエッジ検出信号を生成する。

ここで、上記エッジ検出信号は、図１０（ｂ）に示すとおり、パルスＰ３の立ち上がりエッジとパルスＰ４の立ち上がりエッジとの両方で発生する。

受信パルスエッジ検出回路２０が生成したエッジ検出信号は、ミュート基準パルス生成回路２１に入力される。ミュート基準パルス生成回路２１は、上述した要領により、エッジ検出信号の立ち上がりから所定の時間経過後にローレベルとなるパルスであって、パルス幅ｔ１を有する、負論理のミュート基準パルスを生成する。

なお、ミュート基準パルス生成回路２１は、パルスＰ３を基に生成されたエッジ検出信号からミュート基準パルスを生成すると共に、パルスＰ４を基に生成されたエッジ検出信号から当該ミュート基準パルスとは別のミュート基準パルスを生成する。

なお、図１０（ｃ）では、上記２つのミュート基準パルスが重なり合った結果、パルス幅がｔ１よりも長いミュート基準パルスが生成されている。しかしながら、当該２つのミュート基準パルスは必ずしも重なり合うとは限らない。

図１０（ｃ）に示すミュート基準パルス及び図１０（ａ）に示す入力信号は、ロジック回路２２に入力される。ロジック回路２２は、図１０（ｃ）に示すミュート基準パルスと図１０（ａ）に示す入力信号との否定論理和を示す信号を出力する。

ここで、図１０（ｃ）に示すミュート基準パルス及び図１０（ａ）に示す入力信号が共にローレベルとなる期間は、図１０（ｄ）の期間ｔ５１及びｔ５２となる。そのため、ロジック回路２２の出力信号は、図１０（ｄ）に示すとおり、期間ｔ５１及びｔ５２においてハイレベルとなる（即ち、ロジック回路２２は期間ｔ５１及びｔ５２において信号を出力する）。

そして、図１０（ｄ）に示すロジック回路２２の出力信号は、ミュート信号生成回路１３に入力される。ミュート信号生成回路１３は、上述した要領により、ロジック回路２２の出力信号からミュート信号を生成する。即ち、ミュート信号生成回路１３は、ロジック回路１２の出力信号の立ち上がりから所定の時間経過後にハイレベルとなるパルスであって、パルス幅ｔ３を有するミュート信号を生成する（図１０（ｅ）参照）。

図１０（ｅ）に示すミュート信号及び図１０（ａ）に示す入力信号は、スイッチ回路１４に入力される。スイッチ回路１４は、上述した要領により、スピーカー駆動装置４に対し信号を出力する。

結果として、異常パルス検出回路３ｂは、図１０（ａ）に示す入力信号と、図１０（ｅ）に示すミュート信号をインバータＩ５により論理反転させた信号と、の否定論理積を示す信号を、インバータＩ６により論理反転させた信号、即ち、図１０（ｆ）に示す信号を、スピーカー駆動装置４に出力する。

スピーカー駆動装置４への出力信号は、図１０（ｆ）に示すとおり、ミュート信号生成回路１３からのミュート信号がハイレベルに保持される間はローレベルに保持される。

入力信号は、元々正論理の信号として入力されるため、スピーカー駆動装置４への出力信号がローレベルに保持されている間は、実質的に受信装置２からスピーカー駆動装置４へと入力される信号が存在しない。つまり、スピーカー駆動装置４への出力信号がローレベルに保持されている間は、スピーカー駆動装置４は、スピーカー５に対し、入力信号、即ち、音声データの再生を停止させる。

こうして、図７に示す異常パルス検出回路３ｂは、パルス細りまたは上記既知のパルス幅より短いパルス幅を有する誤パルスが発生しているときにおいて、入力信号、即ち、音声データの再生を停止させる。

〔実施の形態３〕
本発明の他の実施の形態について、図１２〜図１４に基づいて説明すれば以下の通りである。なお、説明の便宜上、すでに図面を用いて説明した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。

図１２は、異常パルス検出回路の別の構成例を示すブロック図である。なお、図１２に示す異常パルス検出回路（異常パルス検出手段）３ｃは、図２に示す異常パルス検出回路３ａ及び図７に示す異常パルス検出回路３ｂと同様に、図１に示す光受信機１における異常パルス検出回路３として好適に用いられる。また、図１２に示す異常パルス検出回路３ｃには、入力信号が負論理のデジタル信号として入力される。

図１２に示す異常パルス検出回路３ｃは、入力信号に発生する、上記既知のパルス幅より長いパルス幅を有する異常パルス（パルス太り、上記既知のパルス幅より長いパルス幅を有する誤パルスの発生等）を検出する場合に好適な実施例である。

図１２に示す異常パルス検出回路３ｃは、図２に示す異常パルス検出回路３ａの構成において、スイッチ回路１４のかわりに、スイッチ回路（出力停止手段）２４を備える構成である。なお、このスイッチ回路２４は、スイッチ回路１４の構成において、インバータＩ５及びＩ６のかわりに、インバータＩ７を備える構成である。インバータＩ７の入力端は、受信装置２と同一の電源ラインに接続される。インバータＩ７の出力端は、ＮＡＮＤ回路ＮＡ２の他方の入力端に接続される。スイッチ回路２４のＮＡＮＤ回路ＮＡ２の一方の入力端には、ミュート信号生成回路１３からのミュート信号が入力される。スイッチ回路２４のＮＡＮＤ回路ＮＡ２の他方の入力端には、入力信号が、インバータＩ７により論理反転して入力される。そして、スイッチ回路２４のＮＡＮＤ回路ＮＡ２は、ミュート信号と入力信号をインバータＩ７により論理反転した信号との否定論理積を示す信号をスピーカー駆動装置４に出力する。

また、入力信号に発生する、上記既知のパルス幅より長いパルス幅を有する異常パルスを検出する場合、上記数式（１）により設定される、ミュート基準パルス生成回路１１（または、ミュート基準パルス生成回路２１）が生成するミュート基準パルスのパルス幅ｔ１は、上記既知のパルス幅よりも長く、入力信号の１周期よりも短いパルス幅とする。

さらに、入力信号に発生する、上記既知のパルス幅より長いパルス幅を有する異常パルスを検出する場合、上記数式（２）により設定される、ミュート信号生成回路１３が生成するミュート信号のパルス幅ｔ３は、入力信号においてパルスが発生しない最大の周期に該当する程度のパルス幅に設定するのが好適である。即ち、入力信号の４周期に１パルス以上が発生する場合、ミュート信号のパルス幅ｔ３は例えば、入力信号の周期の４倍程度の値に設定されるのが好適である。

ここからは、異常パルス検出回路３ｃの具体的な動作原理について、図１３、１４に基づいて説明する。

図１３は、入力信号にパルス幅の変動が発生していないときの、異常パルス検出回路３ｃの具体的な動作原理を説明するタイミングチャートである。図１４は、上記既知のパルス幅より長いパルス幅を有する異常パルスが発生しているときの、異常パルス検出回路３ｃの具体的な動作原理を説明するタイミングチャートである。

なお、図１３、１４のタイミングチャートにおいて、横軸は時間（期間）を、縦軸は上記１ビットデータ列の電圧レベル（ハイレベル（Ｖｃｃ）またはローレベル（ＧＮＤ））を示す。従って、１ビットデータ列の特定のパルスのパルス幅は、当該特定のパルスがハイレベル（またはローレベル）の信号を出力する時間と等しい。また、図１３、１４のタイミングチャートにおいて、（ａ）の波形は、入力信号の波形を、（ｂ）の波形は、エッジ検出信号の波形を、（ｃ）の波形は、ミュート基準パルスの波形を、（ｄ）の波形は、ロジック回路１２の出力波形を、（ｅ）の波形は、ミュート信号の波形を、（ｆ）の波形は、スピーカー駆動装置４への出力信号の波形を示す。

まず、入力信号に、パルス幅の変動が発生していないときの、異常パルス検出回路３ｃの動作について、図１３に基づいて説明する。

パルス幅の変動が発生していない場合、入力信号は、図１３（ａ）に示すとおり、正常なパルス幅を有する。

図１３（ａ）に示す入力信号は、受信パルスエッジ検出回路１０に入力される。図１３（ａ）に示す入力信号の立ち下がりの瞬間にハイレベルとなるパルスであって、所定のパルス幅ｔ０を有するエッジ検出信号を生成する（図１３（ｂ）参照）。

受信パルスエッジ検出回路１０が生成したエッジ検出信号は、ミュート基準パルス生成回路１１に入力される。ミュート基準パルス生成回路１１は、当該エッジ検出信号から正論理のミュート基準パルスを生成する。

ここで、ミュート基準パルスのパルス幅ｔ１は、上述したとおり、上記既知のパルス幅よりも長く、入力信号の１周期よりも短い。そのため、ミュート基準パルス生成回路１１が生成するミュート基準パルスは例えば、図１３（ｃ）に示す波形となる。

図１３（ｃ）に示すミュート基準パルス及び図１３（ａ）に示す入力信号は、ロジック回路１２に入力される。ロジック回路１２は、図１３（ｃ）に示すミュート基準パルスと図１３（ａ）に示す入力信号との否定論理積を示す信号を出力する。

ここで、入力信号にパルス幅の変動が発生していない場合、図１３（ｃ）に示すミュート基準パルス及び図１３（ａ）に示す入力信号には、共にハイレベルとなる期間ｔ６が、上記入力信号の１周期毎に存在する。そのため、ロジック回路１２の出力信号は、図１３（ｄ）に示すとおり、期間ｔ６においてローレベルとなる（即ち、ロジック回路１２は期間ｔ６において信号を出力する）
図１３（ｄ）に示すロジック回路１２の出力信号は、インバータＩ３により論理反転してミュート信号生成回路１３に入力される。ミュート信号生成回路１３は、インバータＩ３の出力信号からミュート信号を生成する。

ここで、ミュート信号生成回路１３が生成するミュート信号のパルス幅ｔ３は、入力信号においてパルスが発生しない最大の周期に該当する程度のパルス幅に設定されている。この場合、ミュート信号のパルス幅ｔ３は、入力信号の１周期以上のパルス幅となる。また、ミュート信号生成回路１３は、図１３（ｄ）に示すロジック回路１２の出力信号に基づいて、上記入力信号の１周期毎にミュート信号を生成する。そのため、結果として、当該ミュート信号は、図１３（ｅ）に示すとおり、ハイレベルに保持される。

図１３（ｅ）に示すミュート信号、及び図１３（ａ）に示す入力信号をインバータＩ７により論理反転した信号は、スイッチ回路２４に入力される。

ここで、図１３の場合、図１３（ｅ）に示すミュート信号は、上述したとおり、ハイレベルに保持されるため、スイッチ回路２４のＮＡＮＤ回路ＮＡ２の一方の入力端に入力される信号は、ハイレベルに保持される。

従って、スイッチ回路２４のＮＡＮＤ回路ＮＡ２は、他方の入力端に入力される信号を論理反転した信号、即ち、図１３（ｆ）に示す信号を出力する。

結果として異常パルス検出回路３ｃは、図１３（ｆ）に示す信号、即ち、図１３（ａ）に示す入力信号と同一の波形を有する信号を、スピーカー駆動装置４に出力する。つまり、異常パルス検出回路３ｃは、図１３（ａ）に示す入力信号をそのままの状態でスピーカー駆動装置４に出力する。

次に、入力信号に、上記既知のパルス幅より長いパルス幅を有する異常パルスが発生しているときの、異常パルス検出回路３ｃの動作について、図１４に基づいて説明する。

この場合、入力信号は、パルス太りにより、図１４（ａ）に示すとおり、正常なパルス幅よりも長いパルス幅を有する。

図１４（ａ）に示す入力信号は、受信パルスエッジ検出回路１０に入力される。図１４（ａ）に示す入力信号の立ち下がりの瞬間にハイレベルとなるパルスであって、所定のパルス幅ｔ０を有するエッジ検出信号を生成する（図１４（ｂ）参照）。

受信パルスエッジ検出回路１０が生成したエッジ検出信号は、ミュート基準パルス生成回路１１に入力される。ミュート基準パルス生成回路１１は、当該エッジ検出信号から正論理のミュート基準パルスを生成する（図１４（ｃ）参照）。

図１４（ｃ）に示すミュート基準パルス及び図１４（ａ）に示す入力信号は、ロジック回路１２に入力される。ロジック回路１２は、図１４（ｃ）に示すミュート基準パルスと図１４（ａ）に示す入力信号との否定論理積を示す信号を出力する。

ここで、図１４（ａ）に示すとおり、入力信号のパルス幅は、パルス太りが発生している箇所において、正常なパルス幅よりも長いパルス幅を有する。そしてこの結果、パルス太りが発生している箇所においては、図１４（ｃ）に示すミュート基準パルス及び図１４（ａ）に示す入力信号が共にハイレベルとなる期間（即ち、図１３（ｄ）の期間ｔ６に該当する期間）を喪失する（即ち、ロジック回路１２は、図１４（ｄ）の期間ｔ６１において信号を出力しない）。

図１４（ｄ）に示すロジック回路１２の出力信号は、インバータＩ３により論理反転してミュート信号生成回路１３に入力される。ミュート信号生成回路１３は、インバータＩ３の出力信号からミュート信号を生成する。

ここで、ミュート信号生成回路１３が生成するミュート信号のパルス幅ｔ３は、入力信号においてパルスが発生しない最大の周期に該当する程度のパルス幅に設定されている。しかしながら、ミュート信号生成回路１３は、上記喪失（図１４（ｃ）に示すミュート基準パルス及び図１４（ａ）に示す入力信号が共にハイレベルとなる期間の喪失）が発生する部分においては、ミュート信号を生成することができない。これにより、ミュート信号は、パルス幅ｔ３分の出力を満了すると同時に、ハイレベルからローレベルへと変化する。

図１４（ｅ）に示すミュート信号及び図１４（ａ）に示す入力信号は、スイッチ回路２４に入力される。スイッチ回路２４は、上述した要領でスピーカー駆動装置４に対し信号を出力する。

結果として、異常パルス検出回路３ｃは、図１４（ａ）に示す入力信号をインバータＩ７により論理反転した信号と、図１４（ｅ）に示すミュート信号と、の否定論理積を示す信号、即ち、図１４（ｆ）に示す信号を、スピーカー駆動装置４に出力する。

スピーカー駆動装置４への出力信号は、図１４（ｆ）に示すとおり、ミュート信号生成回路１３からのミュート信号がローレベルに保持される間はハイレベルに保持される。

入力信号は、元々負論理の信号として入力されるため、スピーカー駆動装置４への出力信号がハイレベルに保持されている間は、実質的に受信装置２からスピーカー駆動装置４へと入力される信号が存在しない。つまり、スピーカー駆動装置４への出力信号がハイレベルに保持されている間は、スピーカー駆動装置４は、スピーカー５に対し、入力信号、即ち、音声データの再生を停止させる。

こうして、図１２に示す異常パルス検出回路３ｃは、パルス太り等の上記既知のパルス幅より長いパルス幅を有する異常パルスが発生しているときにおいて、入力信号、即ち、音声データの再生を停止させる。

〔実施の形態４〕
本発明の他の実施の形態について、図１５〜図１７に基づいて説明すれば以下の通りである。なお、説明の便宜上、すでに図面を用いて説明した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。

図１５は、異常パルス検出回路の別の構成例を示すブロック図である。なお、図１５に示す異常パルス検出回路（異常パルス検出手段）３ｄは、図２に示す異常パルス検出回路３ａ、図７に示す異常パルス検出回路３ｂ、及び図１２に示す異常パルス検出回路３ｃと同様に、図１に示す光受信機１における異常パルス検出回路３として好適に用いられる。また、図１５に示す異常パルス検出回路３ｄには、入力信号が正論理のデジタル信号として入力される。

図１５に示す異常パルス検出回路３ｄは、入力信号に発生する、上記既知のパルス幅より長いパルス幅を有する異常パルスを検出する場合に好適な実施例である。

図１５に示す異常パルス検出回路３ｄは、図７に示す異常パルス検出回路３ｂの構成において、スイッチ回路１４のかわりに、スイッチ回路１４の構成においてインバータＩ５が省略されるスイッチ回路（出力停止手段）３４を備える構成である。スイッチ回路３４のＮＡＮＤ回路ＮＡ２の一方の入力端には、ミュート信号生成回路１３からのミュート信号が入力される。スイッチ回路３４のＮＡＮＤ回路ＮＡ２の他方の入力端には、入力信号が入力される。そして、スイッチ回路３４のＮＡＮＤ回路ＮＡ２は、ミュート信号と入力信号との否定論理積を示す信号を、インバータＩ６により論理反転してスピーカー駆動装置４に出力する。

ここからは、異常パルス検出回路３ｄの具体的な動作原理について、図１６、１７に基づいて説明する。

図１６は、入力信号にパルス幅の変動が発生していないときの、異常パルス検出回路３ｄの具体的な動作原理を説明するタイミングチャートである。図１７は、上記既知のパルス幅より長いパルス幅を有する異常パルスが発生しているときの、異常パルス検出回路３ｄの具体的な動作原理を説明するタイミングチャートである。

なお、図１６、１７のタイミングチャートにおいて、横軸は時間（期間）を、縦軸は上記１ビットデータ列の電圧レベル（ハイレベル（Ｖｃｃ）またはローレベル（ＧＮＤ））を示す。従って、１ビットデータ列の特定のパルスのパルス幅は、当該特定のパルスがハイレベル（またはローレベル）の信号を出力する時間と等しい。また、図１６、１７のタイミングチャートにおいて、（ａ）の波形は、入力信号の波形を、（ｂ）の波形は、エッジ検出信号の波形を、（ｃ）の波形は、ミュート基準パルスの波形を、（ｄ）の波形は、ロジック回路２２の出力波形を、（ｅ）の波形は、ミュート信号の波形を、（ｆ）の波形は、スピーカー駆動装置４への出力信号の波形を示す。

まず、入力信号に、パルス幅の変動が発生していないときの、異常パルス検出回路３ｃの動作について、図１６に基づいて説明する。

パルス幅の変動が発生していない場合、入力信号は、図１６（ａ）に示すとおり、正常なパルス幅を有する。

図１６（ａ）に示す入力信号は、受信パルスエッジ検出回路２０に入力される。図１６（ａ）に示す入力信号の立ち上がりの瞬間にハイレベルとなるパルスであって、所定のパルス幅ｔ４を有するエッジ検出信号を生成する（図１６（ｂ）参照）。

受信パルスエッジ検出回路２０が生成したエッジ検出信号は、ミュート基準パルス生成回路２１に入力される。ミュート基準パルス生成回路２１は、当該エッジ検出信号から負論理のミュート基準パルスを生成する。

ここで、ミュート基準パルスのパルス幅ｔ１は、上述したとおり、上記既知のパルス幅よりも長く、入力信号の１周期よりも短い。そのため、ミュート基準パルス生成回路２１が生成するミュート基準パルスは例えば、図１６（ｃ）に示す波形となる。

図１６（ｃ）に示すミュート基準パルス及び図１６（ａ）に示す入力信号は、ロジック回路２２に入力される。ロジック回路２２は、図１６（ｃ）に示すミュート基準パルスと図１６（ａ）に示す入力信号との否定論理和を示す信号を出力する。

ここで、入力信号にパルス幅の変動が発生していない場合、図１６（ｃ）に示すミュート基準パルス及び図１６（ａ）に示す入力信号には、共にローレベルとなる期間ｔ７が、上記入力信号の１周期毎に存在する。そのため、ロジック回路２２の出力信号は、図１６（ｄ）に示すとおり、期間ｔ７においてハイレベルとなる（即ち、ロジック回路２２は期間ｔ７において信号を出力する）。

図１６（ｄ）に示すロジック回路２２の出力信号は、ミュート信号生成回路１３に入力される。ミュート信号生成回路１３は、ロジック回路２２の出力信号からミュート信号を生成する。

ここで、ミュート信号生成回路１３が生成するミュート信号のパルス幅ｔ３は、入力信号においてパルスが発生しない最大の周期に該当する程度のパルス幅に設定されている。即ち、ミュート信号のパルス幅ｔ３は、入力信号の１周期以上のパルス幅となる。そして、ミュート信号生成回路１３は、上記入力信号の１周期毎にミュート信号を生成する。そのため、結果として、当該ミュート信号は、図１６（ｅ）に示すとおり、ハイレベルに保持される。

図１６（ｅ）に示すミュート信号及び図１６（ａ）に示す入力信号は、スイッチ回路３４に入力される。スイッチ回路３４は、上述した要領でスピーカー駆動装置４に対し信号を出力する。

ここで、図１６の場合、図１６（ｅ）に示すミュート信号は、上述したとおり、ハイレベルに保持されるため、スイッチ回路３４のＮＡＮＤ回路ＮＡ２の一方の入力端に入力される信号は、ハイレベルに保持される。

従って、スイッチ回路３４のＮＡＮＤ回路ＮＡ２は、他方の入力端に入力される信号を論理反転させた信号、即ち、図１６（ｆ）に示す信号を出力する。

結果として異常パルス検出回路３ｄは、図１６（ｆ）に示す信号、即ち、図１６（ａ）に示す入力信号と同一の波形を有する信号を、スピーカー駆動装置４に出力する。つまり、異常パルス検出回路３ｄは、図１６（ａ）に示す入力信号をそのままの状態でスピーカー駆動装置４に出力する。

次に、入力信号に、上記既知のパルス幅より長いパルス幅を有する異常パルスが発生しているときの、異常パルス検出回路３ｄの動作について、図１７に基づいて説明する。

この場合、入力信号は、パルス太りにより、図１７（ａ）に示すとおり、正常なパルス幅よりも長いパルス幅を有する。

図１７（ａ）に示す入力信号は、受信パルスエッジ検出回路２０に入力される。図１７（ａ）に示す入力信号の立ち上がりの瞬間にハイレベルとなるパルスであって、所定のパルス幅ｔ４を有するエッジ検出信号を生成する（図１７（ｂ）参照）。

受信パルスエッジ検出回路２０が生成したエッジ検出信号は、ミュート基準パルス生成回路２１に入力される。ミュート基準パルス生成回路２１は、当該エッジ検出信号から負論理のミュート基準パルスを生成する（図１７（ｃ）参照）。

図１７（ｃ）に示すミュート基準パルス及び図１７（ａ）に示す入力信号は、ロジック回路２２に入力される。ロジック回路２２は、図１７（ｃ）に示すミュート基準パルスと図１７（ａ）に示す入力信号との否定論理和を示す信号を出力する。

ここで、図１７（ａ）に示すとおり、入力信号のパルス幅は、パルス太りが発生している箇所において、正常なパルス幅よりも長いパルス幅を有する。そしてこの結果、パルス太りが発生している箇所においては、図１７（ｃ）に示すミュート基準パルス及び図１７（ａ）に示す入力信号が共にハイレベルとなる期間（即ち、図１６（ｄ）の期間ｔ７に該当する期間）を喪失する（即ち、ロジック回路２２は、図１７（ｄ）の期間ｔ７１において信号を出力しない）。

図１７（ｄ）に示すロジック回路２２の出力信号は、ミュート信号生成回路１３に入力される。ミュート信号生成回路１３は、ロジック回路２２の出力信号からミュート信号を生成する。

ここで、ミュート信号生成回路１３が生成するミュート信号のパルス幅ｔ３は、入力信号においてパルスが発生しない最大の周期に該当する程度のパルス幅に設定されている。しかしながら、ミュート信号生成回路１３は、上記喪失（図１７（ｃ）に示すミュート基準パルス及び図１７（ａ）に示す入力信号が共にハイレベルとなる期間の喪失）が発生する部分においては、ミュート信号を生成することができない。これにより、ミュート信号は、パルス幅ｔ３分の出力を満了すると同時に、ハイレベルからローレベルへと変化する。

図１７（ｅ）に示すミュート信号及び図１７（ａ）に示す入力信号は、スイッチ回路３４に入力される。スイッチ回路３４は、上述した要領でスピーカー駆動装置４に対し信号を出力する。

結果として、異常パルス検出回路３ｄは、図１７（ａ）に示す入力信号と、図１７（ｅ）に示すミュート信号と、の否定論理積を示す信号を、インバータＩ６により論理反転させた信号、即ち、図１７（ｆ）に示す信号を、スピーカー駆動装置４に出力する。

スピーカー駆動装置４への出力信号は、図１７（ｆ）に示すとおり、ミュート信号生成回路１３からのミュート信号がローレベルに保持される間はローレベルに保持される。

入力信号は、元々正論理の信号として入力されるため、スピーカー駆動装置４への出力信号がローレベルに保持されている間は、実質的に受信装置２からスピーカー駆動装置４へと入力される信号が存在しない。つまり、スピーカー駆動装置４への出力信号がローレベルに保持されている間は、スピーカー駆動装置４は、スピーカー５に対し、入力信号、即ち、音声データの再生を停止させる。

こうして、図１５に示す異常パルス検出回路３ｄは、パルス太り等の上記既知のパルス幅より長いパルス幅を有する異常パルスが発生しているときにおいて、入力信号、即ち、音声データの再生を停止させる。

なお、光受信機１に備えられる異常パルス検出回路３の構成は、図２に示す異常パルス検出回路３ａ、図７に示す異常パルス検出回路３ｂ、図１２に示す異常パルス検出回路３ｃ、及び図１５に示す異常パルス検出回路３ｄに限定されるものではない。

即ち、光受信機１に備えられる異常パルス検出回路３は、光受信機１が受信した音声データと、当該音声データに基づいて生成したミュート基準パルスと、を比較することにより、上記パルス幅の変動の検出処理を実施し、当該パルス幅の変動を検出した場合には、受信した音声データの外部出力を所定の期間停止させる構成であれば、その回路構成については特に限定されない。

また、光受信機１は、伝送された光信号をワイヤレスで受信する電子機器における受信機として、好適に適用することができる。

本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、例えば、音声データをワイヤレスで受信する受信機、及び当該受信機により、伝送された音声データをワイヤレスで受信する電子機器に好適に利用することができる。

本発明に係る受信機の概略構成を示すブロック図である。 本発明の一実施形態を示すものであり、本発明に係る受信機に備えられる異常パルス検出回路の構成を示すブロック図である。 入力信号にパルス幅の変動が発生していないときの、図２に示す異常パルス検出回路の具体的な動作原理を説明するタイミングチャートであり、図３（ａ）は、入力信号の波形の、同図（ｂ）は、エッジ検出信号の波形の、同図（ｃ）は、ミュート基準パルスの波形の、同図（ｄ）は、ロジック回路の出力信号の波形の、同図（ｅ）は、ミュート信号の波形の、同図（ｆ）は、スピーカー駆動装置への出力信号の波形のタイミングチャートである。 入力信号にパルス細りまたは既知のパルス幅より短いパルス幅を有する誤パルスが発生しているときの、図２に示す異常パルス検出回路の具体的な動作原理を説明するタイミングチャートであり、図４（ａ）は、入力信号の波形の、同図（ｂ）は、エッジ検出信号の波形の、同図（ｃ）は、ミュート基準パルスの波形の、同図（ｄ）は、ロジック回路の出力信号の波形の、同図（ｅ）は、ミュート信号の波形の、同図（ｆ）は、スピーカー駆動装置への出力信号の波形のタイミングチャートである。 入力信号にパルス割れが発生しているときの、図２に示す異常パルス検出回路の具体的な動作原理を説明するタイミングチャートであり、図５（ａ）は、入力信号の波形の、同図（ｂ）は、エッジ検出信号の波形の、同図（ｃ）は、ミュート基準パルスの波形の、同図（ｄ）は、ロジック回路の出力信号の波形の、同図（ｅ）は、ミュート信号の波形の、同図（ｆ）は、スピーカー駆動装置への出力信号の波形のタイミングチャートである。 受信パルスエッジ検出回路がエッジ検出信号を生成する要領を説明するタイミングチャートであり、図６（ａ）は、入力信号の波形の、同図（ｂ）は、接続点における電圧波形の、同図（ｃ）は、上記エッジ検出信号の波形のタイミングチャートである。 本発明の別の実施形態を示すものであり、本発明に係る受信機に備えられる異常パルス検出回路の構成を示すブロック図である。 入力信号にパルス幅の変動が発生していないときの、図７に示す異常パルス検出回路の具体的な動作原理を説明するタイミングチャートであり、図８（ａ）は、入力信号の波形の、同図（ｂ）は、エッジ検出信号の波形の、同図（ｃ）は、ミュート基準パルスの波形の、同図（ｄ）は、ロジック回路の出力信号の波形の、同図（ｅ）は、ミュート信号の波形の、同図（ｆ）は、スピーカー駆動装置への出力信号の波形のタイミングチャートである。 入力信号にパルス細りまたは上記既知のパルス幅より短いパルス幅を有する誤パルスが発生しているときの、図７に示す異常パルス検出回路の具体的な動作原理を説明するタイミングチャートであり、図９（ａ）は、入力信号の波形の、同図（ｂ）は、エッジ検出信号の波形の、同図（ｃ）は、ミュート基準パルスの波形の、同図（ｄ）は、ロジック回路の出力信号の波形の、同図（ｅ）は、ミュート信号の波形の、同図（ｆ）は、スピーカー駆動装置への出力信号の波形のタイミングチャートである。 入力信号にパルス割れが発生しているときの、図７に示す異常パルス検出回路の具体的な動作原理を説明するタイミングチャートであり、図１０（ａ）は、入力信号の波形の、同図（ｂ）は、エッジ検出信号の波形の、同図（ｃ）は、ミュート基準パルスの波形の、同図（ｄ）は、ロジック回路の出力信号の波形の、同図（ｅ）は、ミュート信号の波形の、同図（ｆ）は、スピーカー駆動装置への出力信号の波形のタイミングチャートである。 受信パルスエッジ検出回路がエッジ検出信号を生成する要領を説明するタイミングチャートであり、図１１（ａ）は、入力信号の波形の、同図（ｂ）は、接続点における電圧波形の、同図（ｃ）は、上記エッジ検出信号の波形のタイミングチャートである。 本発明の別の実施形態を示すものであり、本発明に係る受信機に備えられる異常パルス検出回路の構成を示すブロック図である。 入力信号にパルス幅の変動が発生していないときの、図１２に示す異常パルス検出回路の具体的な動作原理を説明するタイミングチャートであり、図１３（ａ）は、入力信号の波形の、同図（ｂ）は、エッジ検出信号の波形の、同図（ｃ）は、ミュート基準パルスの波形の、同図（ｄ）は、ロジック回路の出力信号の波形の、同図（ｅ）は、ミュート信号の波形の、同図（ｆ）は、スピーカー駆動装置への出力信号の波形のタイミングチャートである。 入力信号にパルス太りまたは既知のパルス幅より長いパルス幅を有する誤パルスが発生しているときの、図１２に示す異常パルス検出回路の具体的な動作原理を説明するタイミングチャートであり、図１４（ａ）は、入力信号の波形の、同図（ｂ）は、エッジ検出信号の波形の、同図（ｃ）は、ミュート基準パルスの波形の、同図（ｄ）は、ロジック回路の出力信号の波形の、同図（ｅ）は、ミュート信号の波形の、同図（ｆ）は、スピーカー駆動装置への出力信号の波形のタイミングチャートである。 本発明の別の実施形態を示すものであり、本発明に係る受信機に備えられる異常パルス検出回路の構成を示すブロック図である。 入力信号にパルス幅の変動が発生していないときの、図１５に示す異常パルス検出回路の具体的な動作原理を説明するタイミングチャートであり、図１６（ａ）は、入力信号の波形の、同図（ｂ）は、エッジ検出信号の波形の、同図（ｃ）は、ミュート基準パルスの波形の、同図（ｄ）は、ロジック回路の出力信号の波形の、同図（ｅ）は、ミュート信号の波形の、同図（ｆ）は、スピーカー駆動装置への出力信号の波形のタイミングチャートである。 入力信号にパルス太りまたは既知のパルス幅より長いパルス幅を有する誤パルスが発生しているときの、図１５に示す異常パルス検出回路の具体的な動作原理を説明するタイミングチャートであり、図１７（ａ）は、入力信号の波形の、同図（ｂ）は、エッジ検出信号の波形の、同図（ｃ）は、ミュート基準パルスの波形の、同図（ｄ）は、ロジック回路の出力信号の波形の、同図（ｅ）は、ミュート信号の波形の、同図（ｆ）は、スピーカー駆動装置への出力信号の波形のタイミングチャートである。 従来技術に係る受信機の概略構成を示すブロック図である。

符号の説明

１ 光受信機（受信機）
２ 受信装置
３、３ａ〜３ｄ 異常パルス検出回路（異常パルス検出手段）
４ スピーカー駆動装置
５ スピーカー
１０、２０ 受信パルスエッジ検出回路（受信パルスエッジ検出手段）
１１、２１ ミュート基準パルス生成回路（基準パルス生成手段）
１２、２２ ロジック回路（論理手段）
１３ ミュート信号生成回路（ミュート信号生成手段）
１４、２４、３４ スイッチ回路（出力停止手段）

Claims (9)

1. 伝送された光信号を、既知のパルス幅を有するパルス列からなるデジタル信号として受信する受信機であって、
   上記受信した光信号と、当該光信号に基づいて生成した基準デジタル信号と、を比較することにより、伝送中における光信号のパルス幅の変動の検出処理を実施し、当該光信号のパルス幅の変動を検出した場合には、受信した光信号の外部出力を所定の期間停止させる異常パルス検出手段を備え、
   上記基準デジタル信号のパルス幅は、上記光信号における既知のパルス幅よりも短いことを特徴とする受信機。
2. 上記光信号が、“１”の信号を示すローレベルと “０”の信号を示すハイレベルとからなる負論理のデジタル信号として入力され、
   上記異常パルス検出手段は、
   上記入力された光信号の立ち下がりの瞬間を検波し、当該検波結果をエッジ検出信号として出力する受信パルスエッジ検出手段と、
   上記受信パルスエッジ検出手段が出力するエッジ検出信号に基づいて、上記基準デジタル信号を、“０”の信号を示すローレベルと “１”の信号を示すハイレベルとからなる正論理のデジタル信号として生成する基準パルス生成手段と、
   上記光信号及び基準デジタル信号の否定論理積を示す信号を出力する論理手段と、
   上記論理手段が出力する否定論理積を示す信号を論理反転させた信号に基づいて、受信した光信号の外部出力を所定の期間停止させるミュート信号を生成するミュート信号生成手段と、
   上記ミュート信号が入力される場合、受信した光信号の外部出力を所定の期間停止する出力停止手段と、を備えることを特徴とする請求項１に記載の受信機。
3. 上記光信号が、“０”の信号を示すローレベルと “１”の信号を示すハイレベルとからなる正論理のデジタル信号として入力され、
   上記異常パルス検出手段は、
   上記受信した光信号の立ち上がりの瞬間を検波し、当該検波結果をエッジ検出信号として出力する受信パルスエッジ検出手段と、
   上記受信パルスエッジ検出手段が出力するエッジ検出信号に基づいて、上記基準デジタル信号を、“１”の信号を示すローレベルと “０”の信号を示すハイレベルとからなる負論理のデジタル信号として生成する基準パルス生成手段と、
   上記光信号及び基準デジタル信号の否定論理和を示す信号を出力する論理手段と、
   上記論理手段が出力する否定論理和を示す信号に基づいて、受信した光信号の外部出力を所定の期間停止させるミュート信号を生成するミュート信号生成手段と、
   上記ミュート信号が入力される場合、受信した光信号の外部出力を所定の期間停止する出力停止手段と、を備えることを特徴とする請求項１に記載の受信機。
4. 上記ミュート信号のパルス幅は、上記光信号の１周期に該当するパルス幅以上の長さであることを特徴とする請求項２または３に記載の受信機。
5. 伝送された光信号を、既知のパルス幅を有するパルス列からなるデジタル信号として受信する受信機であって、
   上記受信した光信号と、当該光信号に基づいて生成した基準デジタル信号と、を比較することにより、伝送中における光信号のパルス幅の変動の検出処理を実施し、当該光信号のパルス幅の変動を検出した場合には、受信した光信号の外部出力を所定の期間停止させる異常パルス検出手段を備え、
   上記基準デジタル信号のパルス幅は、上記光信号における既知のパルス幅よりも長いと共に上記光信号のパルス列の１周期に該当するパルス幅よりも短いことを特徴とする受信機。
6. 上記光信号が、“１”の信号を示すローレベルと “０”の信号を示すハイレベルとからなる負論理のデジタル信号として入力され、
   上記異常パルス検出手段は、
   上記入力された光信号の立ち下がりの瞬間を検波し、当該検波結果をエッジ検出信号として出力する受信パルスエッジ検出手段と、
   上記受信パルスエッジ検出手段が出力するエッジ検出信号に基づいて、上記基準デジタル信号を、“０”の信号を示すローレベルと “１”の信号を示すハイレベルとからなる正論理のデジタル信号として生成する基準パルス生成手段と、
   上記光信号及び基準デジタル信号の否定論理積を示す信号を出力する論理手段と、
   上記論理手段が出力する否定論理積を示す信号を論理反転させた信号に基づいて、受信した光信号の外部出力を所定の期間停止させるミュート信号を生成するミュート信号生成手段と、
   上記ミュート信号が入力される場合、受信した光信号の外部出力を所定の期間停止する出力停止手段と、を備えることを特徴とする請求項５に記載の受信機。
7. 上記光信号が、“０”の信号を示すローレベルと “１”の信号を示すハイレベルとからなる正論理のデジタル信号として入力され、
   上記異常パルス検出手段は、
   上記受信した光信号の立ち上がりの瞬間を検波し、当該検波結果をエッジ検出信号として出力する受信パルスエッジ検出手段と、
   上記受信パルスエッジ検出手段が出力するエッジ検出信号に基づいて、上記基準デジタル信号を、“１”の信号を示すローレベルと “０”の信号を示すハイレベルとからなる負論理のデジタル信号として生成する基準パルス生成手段と、
   上記光信号及び基準デジタル信号の否定論理和を示す信号を出力する論理手段と、
   上記論理手段が出力する否定論理和を示す信号に基づいて、受信した光信号の外部出力を所定の期間停止させるミュート信号を生成するミュート信号生成手段と、
   上記ミュート信号が入力される場合、受信した光信号の外部出力を所定の期間停止する出力停止手段と、を備えることを特徴とする請求項５に記載の受信機。
8. 上記ミュート信号のパルス幅は、上記光信号においてパルスが発生しない最大の周期に該当するパルス幅であることを特徴とする請求項６または７に記載の受信機。
9. 請求項１〜８のいずれか１項に記載の受信機を備え、当該受信機により、伝送された光信号をワイヤレスで受信する電子機器。

Images