JP3907318B2 - 伝送波形変換受信回路および伝送波形変換受信方法 - Google Patents
伝送波形変換受信回路および伝送波形変換受信方法 Download PDFInfo
- Publication number
- JP3907318B2 JP3907318B2 JP16093098A JP16093098A JP3907318B2 JP 3907318 B2 JP3907318 B2 JP 3907318B2 JP 16093098 A JP16093098 A JP 16093098A JP 16093098 A JP16093098 A JP 16093098A JP 3907318 B2 JP3907318 B2 JP 3907318B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- pulse signal
- rising
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、再生すべき元の２値信号の立上がりおよび立下がりのタイミングを別個に伝送するパルス信号を受信し、これを変換して高いタイミング精度で元の２値電気信号を再生するための、伝送波形変換受信回路および伝送波形変換受信方法に関する。
【０００２】
【従来の技術】
現在ＩＣテスタ内の信号伝送は全て電気信号で行っているが、最大伝送距離および周波数特性においてより優れており、かつ伝送媒体（光ファイバ）が細く軽量であると言う長所から、特にテスタ本体とテストヘッド間の信号伝送に対しては光伝送を使用した方が有利であると考えられている。
【０００３】
しかしながら、テスタ本体とテストヘッド間の信号には、多数のパルス幅が混在する上に非常に高いタイミング精度が要求されるため、一般のデジタルデータ伝送と同様の方法を光伝送に置き換えることは困難である。従って、この様な信号を光で伝送するためには、伝送波形を光伝送により適した形に変換して伝送し、受信時には変換された波形を識別して元の伝送波形に変換し直す必要がある。
【０００４】
送信時の波形を光伝送により適した形に変換するための方法として、既に同一出願人によるＰＣＴ出願（ＰＣＴ／ＪＰ９８／００２４６）が存在する。この出願に記載されたシステムでは、伝送すべき信号の立上がりおよび立下がりのタイミングを検出し、このタイミングに基づく両極性パルスを形成する。次にこの両極性パルスを基にして、立上がりおよび立下がりのタイミングを示す光強度変調信号を形成して、これを光ファイバによって伝送するものである。
【０００５】
この様に、信号の立上がりおよび立下がりのタイミングのみを光伝送することによって、ＩＣテスタ内の信号の様に多数のパルス幅が混在する上に高いタイミング精度が要求される信号であっても、安定した光伝送を行うことができる。
図１は、上記の光伝送方式を説明するための波形図である。伝送すべき信号波形の立上がりおよび立下がりのタイミングを示す両極性パルスである光強度信号図１（ａ）は、オフセット光を含んだ形で光ファイバによって伝送される。このオフセット光は、通常状態で発光素子を弱く発光させておくことによって、発光時の立上がりの遅れを取り除く為のものである。
【０００６】
受信側では、伝送された光強度信号図１（ａ）を受光し光電変換してＤＣ成分（オフセット光）を取り除くことにより、元の信号の立上がりおよび立下がりのタイミングを示す両極性パルス図１（ｂ）を得る。この両極性パルス図１（ｂ）を信号処理することにより、立上がりおよび立下がり信号図１（ｃ）を得て、元の２値信号を再現する。
【０００７】
両極性パルス図１（ｂ）から立上がりおよび立下がりエッジを識別し、２値の電気信号に変換し直して出力する簡単な方法として、図２に示すヒステリシスコンパレータ１を用いたものがある。一般にヒステリシスコンパレータは、入力信号の立上がりエッジに対する識別レベルと立下がりエッジに対する識別レベルを異なったレベルに設定できることに加えて、一度何れかのエッジを識別すると、次に逆のエッジを識別するまで前のエッジに対応した出力を保持する機能を持っている。
【０００８】
従って、ヒステリシスコンパレータ１において、立上がりおよび立下がりエッジ用の識別レベルをそれぞれ予め設定して置くことによって、ヒステリシスコンパレータの上記機能そのものを使用し、入力側に導入された両極性パルスから出力側において元の２値信号を容易に再現することができる。
なお、図１に示した両極性パルスを伝送する方式とは異なって、信号の立上がりおよび立下がりのタイミングを示す符号反転パルス対を光伝送に利用した信号伝送方式を図３に示す。この方式に関しては、同一出願人による特許出願特願平９−９２７１号「光伝送システムおよび光伝送方式」に詳細に示されている。
【０００９】
伝送される光強度信号図３（ａ）は、符号反転パルス対の符号反転のタイミングで、元の信号の立上がりおよび立下がりのタイミングを示す。この符号反転パルス対は、受信側で光電変換され、ＤＣ成分（オフセット光）が除去されて、符号反転パルス対図３（ｂ）が形成される。このパルス対の符号反転タイミングを識別することにより、元の伝送すべき波形の立上がりおよび立下がりタイミングを示す、立上がり信号および立下がり信号図３（ｃ）が形成される。
【００１０】
なお、符号反転パルス対から立上がりおよび立下がりエッジを検出して元の２値信号を再現する為に、図２に示したヒステリシスコンパレータを同様に使用することが出来る。
【００１１】
【発明が解決しようとする課題】
２値信号の再生のためにヒステリシスコンパレータを用いる方法は、それが簡単な回路で実現できる点で非常に有利であるが、識別レベルの設定に関してタイミング精度を劣化させる重要な問題が生じる。
以下にこの問題を、特に図１の両極性パルスを用いた信号伝送方式に関して詳細に説明するが、図３に示す符号反転パルス対を用いた信号伝送方式に関しても全く同じ問題が発生することは明らかである。
【００１２】
図４（ａ）は、ヒステリシスコンパレータ１の入力側で受信された両極性パルス信号の波形と、ヒステリシスコンパレータ１の立上がりおよび立下がりエッジ識別レベルＬ1 、Ｌ2 を示している。また図４（ｂ）は、図４（ａ）で設定された識別レベルを基にしてヒステリシスコンパレータ１によって再生された出力側２値信号、即ち再生信号Ｓを示す。
【００１３】
図４（ａ）に示す様に、実際の受信信号には通常ある程度のノイズレベルおよびリンギングが加わっているため、識別レベルＬ1 、Ｌ2 の設定が低すぎる場合には、ノイズおよびパルス信号に続くリンギングが識別レベルを越える確率が増加し、両極性パルス以外のところで誤ってエッジを識別してしまう可能性が高くなる。従って、上記の装置で各エッジをより確実に（少ない誤り率で）識別させるためには、図３（ａ）に示す様に、立上がりエッジ用の識別レベルＬ1 と立下がりエッジ用の識別レベルＬ2 との差を十分大きく確保して置く必要がある。
【００１４】
しかしながら光伝送では、伝送する光強度信号の振幅を元の信号波形に関して精度良く設定することは困難であり、また光強度信号の振幅は時間的に不安定でもある。そのため、識別レベルを固定して受信信号のエッジを検出すると送信側のタイミングを正確に再現することができず、上記のように識別レベルの差が大きいほど逆に不正確さが増大すると言う事態が発生する。以下にその理由を、図５を参照して説明する。
【００１５】
図１（ｂ）および（ｃ）から理解される様に、２値信号の立上がりおよび立下がりタイミングは、正確にはそれぞれ対応した両極性パルスにおいて、受信パルスのレベルがその最大値または最小値に対して予め決められた特定の割合（例えば５０％）に達するタイミングに対応する。このタイミングは、受信信号の振幅の変化にかかわらず一定であり、従って正確に送信時のタイミングを伝えることができる。
【００１６】
図５（ａ）に太い実線で示す理想的な受信信号Ｓａの立上がりエッジが５０％に達する時のタイミングをＡ1 とする。今、常に理想的な受信信号が伝送されて来るのであれば、識別レベルＬ1 をその５０％レベルに固定しておいてもタイミングＡ1 を正確に検出でき、このタイミングＡ1 に基づいて図５（ｂ）に示す理想的な再生パルス信号Ｐａを生成することができる。ところが、受信信号の振幅が理想的な振幅より低くなっている場合、即ち図５（ａ）の受信波形Ｓｃの場合では、固定された識別レベルＬ1 によって識別されるタイミングは、５０％レベルとは異なるタイミングＣ1 となってしまい、再生されるパルス信号はタイミングＣ1 で立上がる信号Ｐｃとなる。その結果、本来のタイミングからのずれ即ちスキューが発生する。
【００１７】
また受信信号の振幅が、何らかの原因で時間的に変動し、図５（ａ）の波形Ｓｂとなった場合には、エッジが識別されるタイミングはさらにずれてタイミングＢ1 となり、再生されるパルス信号ＰｂはタイミングＢ1 で立上がる信号となる。その結果、スキューの時間的な変動が発生する。
この様なスキューおよび特にスキューの変動は、そのまま直接タイミング精度を劣化させる原因となるため、高いタイミング精度が要求されるＩＣテスタの信号伝送においては重大な問題である。
【００１８】
なお図６に、入力信号が図３に示す符号反転パルス対である場合に、再生パルス信号においてタイミングのずれが発生する様子を示す。この場合は、図３から理解される様に、２値信号の立上がりおよび立下がりのタイミングは、正確にはそれぞれ対応した符号反転パルス対におけるパルス符号の極性が反転するタイミングである。即ち図６の例では、ゼロレベルを識別レベルとした時のタイミングＡ2 に相当している。
【００１９】
ところが図示する様に識別レベルＬ1 およびＬ2 がゼロレベルから大きく離れている場合には、識別されるタイミングは図６のタイミングＣ2 となり、本来のタイミングからのずれ、即ちスキューが発生する。また受信する符号反転パルス対の振幅が何らかの原因で時間的に変動し、図６（ａ）の点線に示す様な波形となった場合には、エッジが識別されるタイミングは更にずれてタイミングＢ2 とる。この結果、スキューの時間的な変動が発生する。
【００２０】
以上の様に、入力信号が図３に示す符号反転パルス対の場合でも、エッジの識別レベルが本来の識別レベル（この場合、ゼロレベル）から離れていると、再生される信号のタイミング精度が劣化すると言う重大な問題が発生する。
この様なタイミング精度の劣化を解消する一つの方法として、両極性パルスあるいは符号反転パルス対の立上がりおよび立下がり時間を十分に高速化し（図５（ａ）または図６（ａ）の受信パルス信号のエッジの傾きを急にして）、図５（ｂ）または図６（ｂ）に示すタイミングのずれを小さくしていく方法が有効であるが、そのためには発光素子の特に立下がり時間を短くすることが必要であり、また受光素子や受信側の増幅器にも高速動作の可能な回路または素子が必要となる。ところが、発光素子の立下がり時間を短くすることは非常に困難であり、かつ高速動作可能な受光素子および増幅器を用いることによって装置の製造コストが大幅に増加すると言う欠点を有しており、その実現性には問題がある。
【００２１】
本発明は上記の問題を解決するために成されたものであり、装置の大幅なコスト上昇を伴うことなく、光伝送された信号から高いタイミング精度で元の２値の電気信号を再生することが可能な新規な伝送波形変換受信回路および伝送波形変換受信方法を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明では、上記目的を達成するために、再生すべき元の２値信号の立上がりおよび立下がりのタイミングをそれぞれ別個に伝送するパルス信号を受信し、受信したパルス信号の立上がりおよび立下がりエッジをそれぞれ識別するための識別レベルを有し、かつ受信したパルス信号から一旦立上がりおよび立下がりエッジの何れか一方を識別すると識別したエッジに対応する出力を立上がりおよび立下がりエッジの他方を識別するまで維持する機能を備えたヒステリシスコンパレータと、このヒステリシスコンパレータの出力を遅延するための遅延回路と、受信したパルス信号と遅延回路によって遅延されたヒステリシスコンパレータ出力とを同相および逆相差動入力端子にそれぞれ入力して両者の差動を検出し再生信号として出力する差動レシーバＩＣとを具備し、遅延回路における遅延量を調節することにより、差動レシーバＩＣにおけるそれぞれの差動入力のタイミングを調節し、異なる振幅を有する受信したパルス信号に対して再生信号におけるタイミング誤差を実質的に無視しうる程度に減少させた伝送波形変換受信回路を提供する。
【００２３】
本発明ではさらに、上記の伝送波形変換受信回路において、ヒステリシスコンパレータと差動レシーバＩＣ間にヒステリシスコンパレータの出力における立上がりおよび立下がりエッジのレベル調整を行うレベル調整回路を設け、差動入力のタイミング調節としてレベル調整回路のレベル調整をも含むようにする。
さらにまた、受信したパルス信号を第２の遅延回路によって遅延して差動レシーバＩＣに入力し、差動入力のタイミング調節のための遅延量の調節を遅延回路およびこの第２の遅延回路の差の遅延量で行う様にする。
【００２４】
さらにまた、ヒステリシスコンパレータはその正論理出力が差動レシーバＩＣの同相入力端子に接続され、その場合には受信したパルス信号は差動レシーバＩＣの逆相入力端子に接続されている。
あるいはまた、ヒステリシスコンパレータはその負論理出力が差動レシーバＩＣの逆相入力端子に接続され、その場合には受信したパルス信号は差動レシーバＩＣの同相入力端子間に接続されている。
【００２５】
また本発明の上記目的は、再生すべき元の２値信号の立上がりおよび立下がりのタイミングをそれぞれ別個に伝送するパルス信号をヒステリシスコンパレータによって受信してこの受信パルス信号から立上がりおよび立下がりエッジのタイミングを検出し２値信号を形成するステップと、形成された２値信号を適宜遅延するステップと、遅延された２値信号と、受信パルス信号とを差動レシーバＩＣの同相および逆相差動入力端子に入力して両者の差動を検出することにより元の２値信号を再生するステップとを具備し、遅延ステップにおける遅延量は、異なる振幅を有する受信パルス信号に対応する再生２値信号のタイミング誤差が実質的に無視しうる程度となるように調整される、伝送波形変換受信方法によって達成される。
【００２６】
さらに上記方法は、形成された２値信号の立上がりおよび立下がりエッジの勾配を調整するステップを備えている。
以上の様な構成を有する本発明の回路および方法によれば、ヒステリシスコンパレータの出力信号を遅延して差動レシーバＩＣの差動入力端子に入力することによって、この出力信号を最終的なタイミング検出の識別レベルとして用いることができる。
【００２７】
従って、他方の差動入力端子に立上がりおよび立下がりのタイミング検出を実行する受信パルス信号を導入し、上記の遅延量を適宜調節することによって、受信信号の中の必要なエッジをゼロレベルに近いレベルで検出することができる。その結果、振幅の異なる受信パルス信号の再生信号におけるタイミング誤差を実質的に無視しうる程度に減少することができる。
【００２８】
なお、ヒステリシスコンパレータと差動レシーバＩＣ間にレベル調整回路を設けて、ヒステリシスコンパレータの出力信号における立上がりおよび立下がり速度（エッジの勾配）を調整することによって、さらに識別のタイミングを調整することができる。
【００２９】
【発明の実施の形態】
本発明の回路および方法では、光伝送され光電変換された入力パルス信号をタイミング精度を劣化させることなく元の２値信号に変換するために、まず第１の段階で任意に設定された識別レベルにより受信パルス信号のエッジを識別することによりこのパルス自体の存在を確認し、次に第２の段階でなるべく理想的な識別レベルを基に受信パルス信号の立上がりまたは立下がりエッジを識別し、そのタイミングを２値の電気信号の再生に利用する、２段階識別機構を採用したことをその大きな特徴とする。
【００３０】
図７に、本発明の一実施形態にかかる伝送波形変換受信回路を示す。この回路は、その一経路において、光電変換された受信パルス信号を予め決められた基準レベルと比較し正および負の論理出力ＱおよびバーＱを出力するヒステリシスコンパレータ１０と、このコンパレータ１０の正論理出力を遅延するための第１の遅延回路１２と、遅延された信号のレベルを調整するためのレベル調整回路１４および回路１２、１４を介したコンパレータ１０の正論理出力をその差動入力端子（同相入力側）に入力する差動レシーバＩＣ１６を含んでいる。
【００３１】
本回路の他の経路では、入力された受信パルス信号を第２の遅延回路（素子）１８によって適宜遅延した後、差動レシーバＩＣ１６の差動入力端子（逆相入力側）に入力する構成を有している。なお差動レシーバＩＣ１６として、ＩＣテスターのドライバＩＣを利用し、これに直接接続しても良い。ヒステリシスコンパレータ１０は、図２に示した一般的なヒステリシスコンパレータであり、従って受信パルス信号の立上がりおよび立下がりエッジの識別レベルをそれぞれ別個に設定することができる。また、一旦何れかのエッジを識別すると、それに対応する出力を次に逆のエッジを識別するまで保持する機能を有している。
【００３２】
本回路では、ヒステリシスコンパレータ１０において、予め決められたエッジの識別レベルによって受信パルス信号の何れかのエッジを検出して出力Ｑ、バーＱを反転し、パルス自体の存在を検出すると共に、この段階でタイミング誤差を含んだ２値信号を一旦再生する。
次に、このようにして一旦再生された２値信号を遅延し、レベル調整して差動レシーバＩＣ１６またはＩＣテスターのドライバＩＣの差動入力に入力することにより、第２の遅延回路１８を介して差動レシーバＩＣ１６に入力される受信パルス信号に対する最終的なタイミングの識別レベルを構成する。第１および第２の遅延回路１２、１８の遅延量およびレベル調整回路１４でのレベル調整を適宜行うことによって、タイミング誤差をなるべく含まないタイミングで、元の２値信号を再生することができる。
【００３３】
以下に、図８および９の波形図を参照して、図７に示す回路の動作を詳細に説明する。なおこの動作説明においては、本回路に図１（ｂ）に示す両極性パルスが入力されるものとし、前述の２段階の識別機構の前段において受信パルス信号の前方エッジを検出し、後段において後方エッジを再検出する場合について述べる。
【００３４】
図８において、各波形図８（ａ）、（ｂ）、（ｃ）および（ｄ）は、図７の各点（ａ）、（ｂ）、（ｃ）および（ｄ）における信号波形を示す。
まず図８（ａ）に示す（正・負の）両極性パルスは、ヒステリシスコンパレータ１０の入力側において２つの経路に分岐される。１つの経路では、一般的なヒステリシスコンパレータ１０に入力され、そこで第１の段階として入力パルス信号の前方エッジが検出されてコンパレータ出力ＱおよびバーＱを反転させる。つまりこの段階で、タイミング誤差を含んだ２値信号が一旦再生される。図８（ｃ）に点線でこの様にして再生された２値信号を示す。なお図８（ｃ）は、この様にして再生された２値信号が、受信パルス信号の振幅変動に対して識別タイミングのずれを生じていることを示している。
【００３５】
出力信号Ｑは、途中で第１の遅延回路（または遅延素子）１２によって遅延され、さらにレベル調整回路１４によって信号のレベルが調整されて、図８（ｃ）の実線で示す信号波形が形成される。
分岐したもう一方の経路では、入力された両極性パルスは第２の遅延回路（又は遅延素子）１８によって適宜遅延されて、図８（ｂ）に示す波形の信号となる。第１、第２の遅延回路１２、１８の遅延量は、図８（ｂ）、（ｃ）に示す様に、遅延された受信パルス信号の後方エッジと図８（ｃ）の符号反転タイミングとが適度に近接するように設定される。なお、図８（ｂ）と（ｃ）とにおけるエッジの勾配は正負の符号が逆であるため、両者は図８（ｃ）の符号反転エッジ以外のタイミングで交差することはない。
【００３６】
図８（ｂ）および（ｃ）に示す波形を差動レシーバＩＣ１６の差動入力にそれぞれ入力して、（ｃ）−（ｂ）の差動で２値信号を再生すると、図８（ｄ）の再生波形が得られる。なお図８（ｄ）では、再生波形中にタイミング誤差が残っている様子が描かれているが、後述するようにこの誤差は図８（ａ）に示すものよりも遙に小さいことが見いだされる。また、後述するように、各遅延回路の遅延量およびレベル調整回路の調整レベルを適宜設定することにより、このタイミングの誤差、即ちスキューをゼロまたは実質的に無視しうる程度に減少させることが可能である。
【００３７】
以下に図９を参照して、図８（ｄ）の波形においてどの様にしてタイミング誤差すなわちスキューが減少したかに関して説明する。
図９では、説明を簡単にするために、正の受信パルス信号からタイミングを検出する場合に関してのみ示している。図９の波形（１）は、振幅が異なる２つの受信パルス信号の様子を示している。ここで、この２つの受信パルスを立上がりエッジ用識別レベルＬ1 で識別したときの時間差、つまりスキューをΔＴｓとする。ヒステリシスコンパレータ１０の出力波形である図９の波形（２）には、そのスキュー（ΔＴｓ）がそのままタイミング誤差として反映されていることがわかる。なお図９の波形（２）は図８の波形（ｃ）に相当する。
【００３８】
図７のレベル調整回路１４によって、図９の波形（２）における立上がりエッジの勾配を適度に調整し、立上がり速度（Ｔｒ）をｔ３（秒／ボルト）とし、かつ第１、第２の遅延回路１２、１８で遅延量を調整することにより、図９の波形（３）に示す様に、受信パルス（元の正のパルス）のかなり低いレベルで両エッジを交差させることが出来、その結果スキューが大幅に改善される。なお図９の波形（３）は、波形（２）における立上がりエッジの勾配を適度に調整し、もう一度元の正のパルスと重ね合わせた図である。
【００３９】
図９の波形（３）はまた、差動レシーバＩＣの同相・逆相入力の様子をそのまま同じタイミングで書いたものであり、大小それぞれの振幅の場合の入力波形の交点が識別タイミングとなる。波形（３）に簡略化して示した例を見ても、識別タイミングの誤差が大幅に減少していることが容易に理解される。
図９（３）に示すスキュー改善の効果を定量的に示すために、そのタイミングの様子を図９の波形（３−１）に拡大して示す。なお波形（３−１）は、波形（３）の円形部分を拡大して示すものである。
【００４０】
（３−１）の波形図において、受信し遅延された正極性パルスが消滅するタイミングを原点Ｏに取り、受信信号の振幅が小さい場合の同相入力波形（太線）の符号反転タイミングまでの時間差をｔｄとする。更に、受信信号振幅が小さい時の正のパルスの立下がり速度（Ｔｆ）をｔ１（秒／ボルト）、受信信号振幅が大きい時の立下がり速度（Ｔｆ）をｔ２（秒／ボルト）とすると、受信信号振幅が小さい時の差動識別タイミング（Ｔｓ１）は、ｔd ×ｔ１／（ｔ１＋ｔ３）となり、受信信号振幅が大きいときの差動識別タイミング（Ｔｓ２）は、（ΔＴｓ＋ｔｄ）×ｔ２／（ｔ２＋ｔ３）となる。
【００４１】
従って、受信信号の振幅が異なる場合の最終的な差動識別タイミングの差（ΔＴｓ' ）は、
【００４２】
【数１】
となる。ｔ１＞ｔ２なのでΔＴｓ' ＜ΔＴｓとなり、ｔｄおよびｔ３またはその何れか一方を調整することで分子を小さくして結果的にΔＴｓ' を小さくすることが可能である。前述したように、ｔｄは正極性パルスがゼロとなる点から受信信号の振幅が小さい場合の同相入力波形（太線）の符号反転エッジまでの時間差であり、この値は図７の回路における第１、第２の遅延回路１２、１８の遅延量を変更することにより調整が可能である。また、ｔ３は同相入力波形の立上がり速度であり、この値はレベル調整回路１４によって調整される。
【００４３】
ｔｄおよびｔ３の条件を最適化することによって、分子をゼロにすることも可能である。図９の波形図（４）に、最適化された条件における同相入力波形と逆相入力波形の関係を示す。なおこの様な最適条件は、両極性パルスの波形が歪んでいる場合や同相入力波形のレベルや立上がり速度（ｔ３）に制限がある場合には、必ずしも実現されないことがある。
【００４４】
また、受信信号がヒステリシスコンパレータ１０に導入されることによって必然的に信号の遅延が生じるため、この遅延のみにより差動レシーバＩＣ１６の両差動入力のタイミングが十分にスキューを改善することができる場合には、遅延回路１２、１８は省略可能である。また同様にレベル調整回路１４に関しても、調整レベルがゼロ、即ちこの回路を省略できる場合も存在する。
【００４５】
図７に示す回路において、差動レシーバＩＣの同相入力・逆相入力を反対にして、その出力において論理を反転させても同様の波形が得られることは明らかである。また図７の回路は、上述したように、受信した両極性パルスの後方エッジを再生パルス信号の生成タイミング検出に用いる場合に適するように構成されているが、一方、両極性パルスの前方エッジをタイミング検出に利用するためには、図７においてヒステリシスコンパレータ１０の出力Ｑに代わって出力バーＱを差動レシーバＩＣ１６の逆相入力端子（−）に導入することによって、可能である。
【００４６】
図１０は、本発明の第２の実施形態にかかる伝送波形変換受信回路を示す。この回路は、ヒステリシスコンパレータ１０の出力Ｑに代わって出力バーＱを差動レシーバＩＣ１６の逆相入力端子（−）に導入した点で、図７の回路と相違している。従って上述したように、両極性パルスの前方エッジのタイミング検出を行う場合に適用可能な回路である。しかしながらこの場合には、図７の回路によって受信パルスの後方エッジのタイミングを検出する場合と異なって、両極性パルスのスキューを完全にキャンセルすることはできない。
【００４７】
一方、図１０の回路は、図３に示した符号反転パルス対を受信する場合、受信信号の振幅変動に対する識別タイミングの誤差を減少させることが可能である。以下に、符号反転パルス対を受信した場合に関して、図１０に示す回路の動作を説明する。
図１１は、図１０に示す各位置（ａ）〜（ｄ）の信号波形を示す。図１１（ａ）では、ヒステリシスコンパレータ１０の入力端子に伝送された符号反転パルス対と、これを検出するためのヒステリシスコンパレータ１０における識別レベルＬ1 、Ｌ2 を示している。今、図１１（ａ）において識別レベルＬ1 、Ｌ2 の差を大きく取っているため、受信（入力）信号の振幅変動に対して識別タイミングのずれが生じている様子も示している。
【００４８】
図１１（ｂ）は、図１１（ａ）の波形を、遅延回路１８によって一定時間遅延させたものである。図１１（ｃ）は、図１１（ａ）に示すヒステリシスコンパレータ１０の識別レベルによって、図１１（ａ）の波形から２値信号を再生したものである。この再生波形には、図１１（ａ）での識別タイミングのずれが反映している。図１１（ｂ）の遅延量は、図１１（ｂ）の符号反転タイミングと、図１１（ｃ）の反転タイミングが適度に接近するように設定されている。図１１（ｂ）と図１１（ｃ）の符号反転エッジの勾配は、正負の符号が逆になるように設定されているため、これらの波形は図１１（ｃ）の符号反転エッジ以外のタイミングで交差することがない。従って、図１１（ｂ）波形から図１１（ｃ）の波形の差を、差動レシーバＩＣ１６によって取ることにより２値信号を再生すると、図１１（ｄ）の波形が得られる。
【００４９】
図１１（ｄ）の波形には、タイミング誤差が残っている様子を示しているが、後述の説明からわかるようにこの誤差は図１１（ａ）のものに比べて遙に小さい。あるいは、後述するように回路のパラメータを適当に調整することによって、このタイミング誤差をゼロとする事も可能である。
差動レシーバＩＣ１６の出力（図１１の波形（ｄ））において、タイミング誤差を減少させあるいはゼロとするための回路パラメータの設定を、図１２を参照して説明する。なお図１２では、説明を簡単にするために、立下がりエッジのタイミングを検出する場合に関してのみ示している。
【００５０】
図１２の波形（１）は、振幅が異なる２つの受信パルス信号を示している。今、ヒステリシスコンパレータ１０の立下がり識別レベルＬ2 の値をＶL とし、受信信号振幅が小さい時の符号反転パルス対の立下がり速度（Ｔｆ）をｔ１（秒／ボルト）、受信信号振幅が大きい時の立下がり速度（Ｔｆ）をｔ２（秒／ボルト）とし、この２つのパルスを立下がりエッジ用識別レベルで識別した時の時間差、つまりスキューをΔＴｓ（＝ＶL ×（ｔ１−ｔ２））としておく。ヒステリシスコンパレータ１０の出力波形である図１２の波形（２）には、そのスキュー（ΔＴｓ）がそのままタイミング誤差として反映されていることがわかる。図１２の波形（２）の反転波形が図１１の波形（ｃ）に相当する。図１２の波形（２）の論理を反転してレベルを適度に変換し、立上がり速度（Ｔｒ）をｔ３（秒／ボルト）とした後で、もう一度元の符号反転パルス対と重ねあわせた図が、図１２の波形（３）である。この波形は、差動レシーバＩＣの同相・逆相入力の様子をそのまま同じタイミングで書いたものであり、大小それぞれの振幅の場合の入力波形の交点が識別タイミングとなる。図１２の波形（３）に簡単に示した例を見ても、識別タイミングの誤差が減少していることが容易に理解できる。
【００５１】
図１２（３）に示すスキュー改善の効果を定量的に示すために、そのタイミングの様子を図１２の波形（３−１）に拡大して示す。なお波形（３−１）は、波形（３）の円形部分を拡大して示すものである。
（３−１）の波形図において、受信し遅延された符号反転パルス対の符号反転タイミングを原点Ｏに取り、受信信号の振幅が小さい場合の逆相入力波形（太線）の符号反転タイミングまでの時間差をｔｄとする。更に、受信信号振幅が小さい時の符号反転パルス対の立下がり速度（Ｔｆ）はｔ１ であり、受信信号振幅が大きい時の立下がり速度（Ｔｆ）はｔ２（秒／ボルト）であるので、受信信号振幅が小さい時の差動識別タイミング（Ｔｓ１）は、ｔｄ×ｔ１／（ｔ１＋ｔ３）となり、受信信号振幅が大きいときの差動識別タイミング（Ｔｓ２）は、（ｔｄ−ΔＴｓ）×ｔ２／（ｔ２＋ｔ３）となる。
【００５２】
従って、受信信号の振幅が異なる場合の最終的な差動識別タイミングの差（ΔＴｓ' ）は、
【００５３】
【数２】
となる。従って、−（２・ｔ２＋ｔ３）・（ｔ１＋ｔ３）＜ｔｄ・ｔ３／ＶL ＜ｔ３・（ｔ１＋ｔ３）のとき、ΔＴｓ’＜ΔＴｓとなって、スキューが改善される。ｔ１、ｔ２は受信信号の波形によって決まる値であるため、変更することができない。一方、ｔｄは図１０の回路において遅延回路１２、１８の遅延量を調節することによって可変であり、またｔ３もレベル調整回路１４の抵抗値を調節することによって可変であるので、これらの値を調整することによって、上述のΔＴｓ’＜ΔＴｓとなる条件を実現することができる。
【００５４】
なお、−ｔ２・（ｔ１＋ｔ３）＝ｔｄ・ｔ３／ＶL の場合に、ΔＴｓ’がゼロになることが可能である。この最適条件での同相入力波形と逆相入力波形の関係を、図１２の波形図（４）に示す。
以上の説明は、立下がりエッジのタイミング検出に関してなされているが、立上がりエッジのタイミング検出の場合も波形を上下反転させるだけで同様に説明することができる。しかしながら、符号反転パルス対の波形が歪んでいる場合または逆相入力波形のレベルおよび立上がり速度（ｔ３）に制限が有る場合は、必ずしも最適に上記の条件が実現されるとは限らない。
【００５５】
第１の実施形態にかかる回路に関して説明したのと同様に、図１０の回路で差動レシーバＩＣの同相入力・逆相入力を逆にして出力段で論理を反転するようにしても同様の波形が得られることは明らかである。また、遅延回路１２、１８およびレベル調整回路が省略可能であることも、第１の実施形態の場合と同様である。
【００５６】
【発明の効果】
以上、種々の実施形態を示して説明したように、本発明の伝送波形変換受信回路によれば、簡単な回路構成で、受信信号の振幅の変動に影響されず高いタイミング精度で光伝送前の２値信号を再生する回路を実現することができる。またそのための回路エレメントとして、何ら特別の仕様のものを必要としないので、その実用上の効果が大きい。
【図面の簡単な説明】
【図１】伝送波形である光強度信号から受信信号として両極性パルスを得て、これを伝送前の２値信号に再生するための手順を示す波形図。
【図２】図１の２値信号再生のために使用される従来回路。
【図３】伝送波形である光強度信号から受信信号として符号反転パルス対を得て、これを伝送前の２値信号に再生するための手順を示す波形図。
【図４】従来の回路の問題点の説明に供する波形図。
【図５】従来の回路の問題点の説明に供する波形図。
【図６】従来の回路の問題点の説明に供する波形図。
【図７】本発明の第１の実施形態にかかる回路図。
【図８】図７の回路の動作説明に供する波形図。
【図９】図７の回路の動作説明に供する波形図。
【図１０】本発明の第２の実施形態にかかる回路図。
【図１１】図１０の回路の動作説明に供する波形図。
【図１２】図１０の回路の動作説明に供する波形図。
【符号の説明】
１０…ヒステリシスコンパレータ
１２…遅延回路
１４…レベル調整回路
１６…差動レシーバＩＣ
１８…遅延回路
【発明の属する技術分野】
本発明は、再生すべき元の２値信号の立上がりおよび立下がりのタイミングを別個に伝送するパルス信号を受信し、これを変換して高いタイミング精度で元の２値電気信号を再生するための、伝送波形変換受信回路および伝送波形変換受信方法に関する。
【０００２】
【従来の技術】
現在ＩＣテスタ内の信号伝送は全て電気信号で行っているが、最大伝送距離および周波数特性においてより優れており、かつ伝送媒体（光ファイバ）が細く軽量であると言う長所から、特にテスタ本体とテストヘッド間の信号伝送に対しては光伝送を使用した方が有利であると考えられている。
【０００３】
しかしながら、テスタ本体とテストヘッド間の信号には、多数のパルス幅が混在する上に非常に高いタイミング精度が要求されるため、一般のデジタルデータ伝送と同様の方法を光伝送に置き換えることは困難である。従って、この様な信号を光で伝送するためには、伝送波形を光伝送により適した形に変換して伝送し、受信時には変換された波形を識別して元の伝送波形に変換し直す必要がある。
【０００４】
送信時の波形を光伝送により適した形に変換するための方法として、既に同一出願人によるＰＣＴ出願（ＰＣＴ／ＪＰ９８／００２４６）が存在する。この出願に記載されたシステムでは、伝送すべき信号の立上がりおよび立下がりのタイミングを検出し、このタイミングに基づく両極性パルスを形成する。次にこの両極性パルスを基にして、立上がりおよび立下がりのタイミングを示す光強度変調信号を形成して、これを光ファイバによって伝送するものである。
【０００５】
この様に、信号の立上がりおよび立下がりのタイミングのみを光伝送することによって、ＩＣテスタ内の信号の様に多数のパルス幅が混在する上に高いタイミング精度が要求される信号であっても、安定した光伝送を行うことができる。
図１は、上記の光伝送方式を説明するための波形図である。伝送すべき信号波形の立上がりおよび立下がりのタイミングを示す両極性パルスである光強度信号図１（ａ）は、オフセット光を含んだ形で光ファイバによって伝送される。このオフセット光は、通常状態で発光素子を弱く発光させておくことによって、発光時の立上がりの遅れを取り除く為のものである。
【０００６】
受信側では、伝送された光強度信号図１（ａ）を受光し光電変換してＤＣ成分（オフセット光）を取り除くことにより、元の信号の立上がりおよび立下がりのタイミングを示す両極性パルス図１（ｂ）を得る。この両極性パルス図１（ｂ）を信号処理することにより、立上がりおよび立下がり信号図１（ｃ）を得て、元の２値信号を再現する。
【０００７】
両極性パルス図１（ｂ）から立上がりおよび立下がりエッジを識別し、２値の電気信号に変換し直して出力する簡単な方法として、図２に示すヒステリシスコンパレータ１を用いたものがある。一般にヒステリシスコンパレータは、入力信号の立上がりエッジに対する識別レベルと立下がりエッジに対する識別レベルを異なったレベルに設定できることに加えて、一度何れかのエッジを識別すると、次に逆のエッジを識別するまで前のエッジに対応した出力を保持する機能を持っている。
【０００８】
従って、ヒステリシスコンパレータ１において、立上がりおよび立下がりエッジ用の識別レベルをそれぞれ予め設定して置くことによって、ヒステリシスコンパレータの上記機能そのものを使用し、入力側に導入された両極性パルスから出力側において元の２値信号を容易に再現することができる。
なお、図１に示した両極性パルスを伝送する方式とは異なって、信号の立上がりおよび立下がりのタイミングを示す符号反転パルス対を光伝送に利用した信号伝送方式を図３に示す。この方式に関しては、同一出願人による特許出願特願平９−９２７１号「光伝送システムおよび光伝送方式」に詳細に示されている。
【０００９】
伝送される光強度信号図３（ａ）は、符号反転パルス対の符号反転のタイミングで、元の信号の立上がりおよび立下がりのタイミングを示す。この符号反転パルス対は、受信側で光電変換され、ＤＣ成分（オフセット光）が除去されて、符号反転パルス対図３（ｂ）が形成される。このパルス対の符号反転タイミングを識別することにより、元の伝送すべき波形の立上がりおよび立下がりタイミングを示す、立上がり信号および立下がり信号図３（ｃ）が形成される。
【００１０】
なお、符号反転パルス対から立上がりおよび立下がりエッジを検出して元の２値信号を再現する為に、図２に示したヒステリシスコンパレータを同様に使用することが出来る。
【００１１】
【発明が解決しようとする課題】
２値信号の再生のためにヒステリシスコンパレータを用いる方法は、それが簡単な回路で実現できる点で非常に有利であるが、識別レベルの設定に関してタイミング精度を劣化させる重要な問題が生じる。
以下にこの問題を、特に図１の両極性パルスを用いた信号伝送方式に関して詳細に説明するが、図３に示す符号反転パルス対を用いた信号伝送方式に関しても全く同じ問題が発生することは明らかである。
【００１２】
図４（ａ）は、ヒステリシスコンパレータ１の入力側で受信された両極性パルス信号の波形と、ヒステリシスコンパレータ１の立上がりおよび立下がりエッジ識別レベルＬ1 、Ｌ2 を示している。また図４（ｂ）は、図４（ａ）で設定された識別レベルを基にしてヒステリシスコンパレータ１によって再生された出力側２値信号、即ち再生信号Ｓを示す。
【００１３】
図４（ａ）に示す様に、実際の受信信号には通常ある程度のノイズレベルおよびリンギングが加わっているため、識別レベルＬ1 、Ｌ2 の設定が低すぎる場合には、ノイズおよびパルス信号に続くリンギングが識別レベルを越える確率が増加し、両極性パルス以外のところで誤ってエッジを識別してしまう可能性が高くなる。従って、上記の装置で各エッジをより確実に（少ない誤り率で）識別させるためには、図３（ａ）に示す様に、立上がりエッジ用の識別レベルＬ1 と立下がりエッジ用の識別レベルＬ2 との差を十分大きく確保して置く必要がある。
【００１４】
しかしながら光伝送では、伝送する光強度信号の振幅を元の信号波形に関して精度良く設定することは困難であり、また光強度信号の振幅は時間的に不安定でもある。そのため、識別レベルを固定して受信信号のエッジを検出すると送信側のタイミングを正確に再現することができず、上記のように識別レベルの差が大きいほど逆に不正確さが増大すると言う事態が発生する。以下にその理由を、図５を参照して説明する。
【００１５】
図１（ｂ）および（ｃ）から理解される様に、２値信号の立上がりおよび立下がりタイミングは、正確にはそれぞれ対応した両極性パルスにおいて、受信パルスのレベルがその最大値または最小値に対して予め決められた特定の割合（例えば５０％）に達するタイミングに対応する。このタイミングは、受信信号の振幅の変化にかかわらず一定であり、従って正確に送信時のタイミングを伝えることができる。
【００１６】
図５（ａ）に太い実線で示す理想的な受信信号Ｓａの立上がりエッジが５０％に達する時のタイミングをＡ1 とする。今、常に理想的な受信信号が伝送されて来るのであれば、識別レベルＬ1 をその５０％レベルに固定しておいてもタイミングＡ1 を正確に検出でき、このタイミングＡ1 に基づいて図５（ｂ）に示す理想的な再生パルス信号Ｐａを生成することができる。ところが、受信信号の振幅が理想的な振幅より低くなっている場合、即ち図５（ａ）の受信波形Ｓｃの場合では、固定された識別レベルＬ1 によって識別されるタイミングは、５０％レベルとは異なるタイミングＣ1 となってしまい、再生されるパルス信号はタイミングＣ1 で立上がる信号Ｐｃとなる。その結果、本来のタイミングからのずれ即ちスキューが発生する。
【００１７】
また受信信号の振幅が、何らかの原因で時間的に変動し、図５（ａ）の波形Ｓｂとなった場合には、エッジが識別されるタイミングはさらにずれてタイミングＢ1 となり、再生されるパルス信号ＰｂはタイミングＢ1 で立上がる信号となる。その結果、スキューの時間的な変動が発生する。
この様なスキューおよび特にスキューの変動は、そのまま直接タイミング精度を劣化させる原因となるため、高いタイミング精度が要求されるＩＣテスタの信号伝送においては重大な問題である。
【００１８】
なお図６に、入力信号が図３に示す符号反転パルス対である場合に、再生パルス信号においてタイミングのずれが発生する様子を示す。この場合は、図３から理解される様に、２値信号の立上がりおよび立下がりのタイミングは、正確にはそれぞれ対応した符号反転パルス対におけるパルス符号の極性が反転するタイミングである。即ち図６の例では、ゼロレベルを識別レベルとした時のタイミングＡ2 に相当している。
【００１９】
ところが図示する様に識別レベルＬ1 およびＬ2 がゼロレベルから大きく離れている場合には、識別されるタイミングは図６のタイミングＣ2 となり、本来のタイミングからのずれ、即ちスキューが発生する。また受信する符号反転パルス対の振幅が何らかの原因で時間的に変動し、図６（ａ）の点線に示す様な波形となった場合には、エッジが識別されるタイミングは更にずれてタイミングＢ2 とる。この結果、スキューの時間的な変動が発生する。
【００２０】
以上の様に、入力信号が図３に示す符号反転パルス対の場合でも、エッジの識別レベルが本来の識別レベル（この場合、ゼロレベル）から離れていると、再生される信号のタイミング精度が劣化すると言う重大な問題が発生する。
この様なタイミング精度の劣化を解消する一つの方法として、両極性パルスあるいは符号反転パルス対の立上がりおよび立下がり時間を十分に高速化し（図５（ａ）または図６（ａ）の受信パルス信号のエッジの傾きを急にして）、図５（ｂ）または図６（ｂ）に示すタイミングのずれを小さくしていく方法が有効であるが、そのためには発光素子の特に立下がり時間を短くすることが必要であり、また受光素子や受信側の増幅器にも高速動作の可能な回路または素子が必要となる。ところが、発光素子の立下がり時間を短くすることは非常に困難であり、かつ高速動作可能な受光素子および増幅器を用いることによって装置の製造コストが大幅に増加すると言う欠点を有しており、その実現性には問題がある。
【００２１】
本発明は上記の問題を解決するために成されたものであり、装置の大幅なコスト上昇を伴うことなく、光伝送された信号から高いタイミング精度で元の２値の電気信号を再生することが可能な新規な伝送波形変換受信回路および伝送波形変換受信方法を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明では、上記目的を達成するために、再生すべき元の２値信号の立上がりおよび立下がりのタイミングをそれぞれ別個に伝送するパルス信号を受信し、受信したパルス信号の立上がりおよび立下がりエッジをそれぞれ識別するための識別レベルを有し、かつ受信したパルス信号から一旦立上がりおよび立下がりエッジの何れか一方を識別すると識別したエッジに対応する出力を立上がりおよび立下がりエッジの他方を識別するまで維持する機能を備えたヒステリシスコンパレータと、このヒステリシスコンパレータの出力を遅延するための遅延回路と、受信したパルス信号と遅延回路によって遅延されたヒステリシスコンパレータ出力とを同相および逆相差動入力端子にそれぞれ入力して両者の差動を検出し再生信号として出力する差動レシーバＩＣとを具備し、遅延回路における遅延量を調節することにより、差動レシーバＩＣにおけるそれぞれの差動入力のタイミングを調節し、異なる振幅を有する受信したパルス信号に対して再生信号におけるタイミング誤差を実質的に無視しうる程度に減少させた伝送波形変換受信回路を提供する。
【００２３】
本発明ではさらに、上記の伝送波形変換受信回路において、ヒステリシスコンパレータと差動レシーバＩＣ間にヒステリシスコンパレータの出力における立上がりおよび立下がりエッジのレベル調整を行うレベル調整回路を設け、差動入力のタイミング調節としてレベル調整回路のレベル調整をも含むようにする。
さらにまた、受信したパルス信号を第２の遅延回路によって遅延して差動レシーバＩＣに入力し、差動入力のタイミング調節のための遅延量の調節を遅延回路およびこの第２の遅延回路の差の遅延量で行う様にする。
【００２４】
さらにまた、ヒステリシスコンパレータはその正論理出力が差動レシーバＩＣの同相入力端子に接続され、その場合には受信したパルス信号は差動レシーバＩＣの逆相入力端子に接続されている。
あるいはまた、ヒステリシスコンパレータはその負論理出力が差動レシーバＩＣの逆相入力端子に接続され、その場合には受信したパルス信号は差動レシーバＩＣの同相入力端子間に接続されている。
【００２５】
また本発明の上記目的は、再生すべき元の２値信号の立上がりおよび立下がりのタイミングをそれぞれ別個に伝送するパルス信号をヒステリシスコンパレータによって受信してこの受信パルス信号から立上がりおよび立下がりエッジのタイミングを検出し２値信号を形成するステップと、形成された２値信号を適宜遅延するステップと、遅延された２値信号と、受信パルス信号とを差動レシーバＩＣの同相および逆相差動入力端子に入力して両者の差動を検出することにより元の２値信号を再生するステップとを具備し、遅延ステップにおける遅延量は、異なる振幅を有する受信パルス信号に対応する再生２値信号のタイミング誤差が実質的に無視しうる程度となるように調整される、伝送波形変換受信方法によって達成される。
【００２６】
さらに上記方法は、形成された２値信号の立上がりおよび立下がりエッジの勾配を調整するステップを備えている。
以上の様な構成を有する本発明の回路および方法によれば、ヒステリシスコンパレータの出力信号を遅延して差動レシーバＩＣの差動入力端子に入力することによって、この出力信号を最終的なタイミング検出の識別レベルとして用いることができる。
【００２７】
従って、他方の差動入力端子に立上がりおよび立下がりのタイミング検出を実行する受信パルス信号を導入し、上記の遅延量を適宜調節することによって、受信信号の中の必要なエッジをゼロレベルに近いレベルで検出することができる。その結果、振幅の異なる受信パルス信号の再生信号におけるタイミング誤差を実質的に無視しうる程度に減少することができる。
【００２８】
なお、ヒステリシスコンパレータと差動レシーバＩＣ間にレベル調整回路を設けて、ヒステリシスコンパレータの出力信号における立上がりおよび立下がり速度（エッジの勾配）を調整することによって、さらに識別のタイミングを調整することができる。
【００２９】
【発明の実施の形態】
本発明の回路および方法では、光伝送され光電変換された入力パルス信号をタイミング精度を劣化させることなく元の２値信号に変換するために、まず第１の段階で任意に設定された識別レベルにより受信パルス信号のエッジを識別することによりこのパルス自体の存在を確認し、次に第２の段階でなるべく理想的な識別レベルを基に受信パルス信号の立上がりまたは立下がりエッジを識別し、そのタイミングを２値の電気信号の再生に利用する、２段階識別機構を採用したことをその大きな特徴とする。
【００３０】
図７に、本発明の一実施形態にかかる伝送波形変換受信回路を示す。この回路は、その一経路において、光電変換された受信パルス信号を予め決められた基準レベルと比較し正および負の論理出力ＱおよびバーＱを出力するヒステリシスコンパレータ１０と、このコンパレータ１０の正論理出力を遅延するための第１の遅延回路１２と、遅延された信号のレベルを調整するためのレベル調整回路１４および回路１２、１４を介したコンパレータ１０の正論理出力をその差動入力端子（同相入力側）に入力する差動レシーバＩＣ１６を含んでいる。
【００３１】
本回路の他の経路では、入力された受信パルス信号を第２の遅延回路（素子）１８によって適宜遅延した後、差動レシーバＩＣ１６の差動入力端子（逆相入力側）に入力する構成を有している。なお差動レシーバＩＣ１６として、ＩＣテスターのドライバＩＣを利用し、これに直接接続しても良い。ヒステリシスコンパレータ１０は、図２に示した一般的なヒステリシスコンパレータであり、従って受信パルス信号の立上がりおよび立下がりエッジの識別レベルをそれぞれ別個に設定することができる。また、一旦何れかのエッジを識別すると、それに対応する出力を次に逆のエッジを識別するまで保持する機能を有している。
【００３２】
本回路では、ヒステリシスコンパレータ１０において、予め決められたエッジの識別レベルによって受信パルス信号の何れかのエッジを検出して出力Ｑ、バーＱを反転し、パルス自体の存在を検出すると共に、この段階でタイミング誤差を含んだ２値信号を一旦再生する。
次に、このようにして一旦再生された２値信号を遅延し、レベル調整して差動レシーバＩＣ１６またはＩＣテスターのドライバＩＣの差動入力に入力することにより、第２の遅延回路１８を介して差動レシーバＩＣ１６に入力される受信パルス信号に対する最終的なタイミングの識別レベルを構成する。第１および第２の遅延回路１２、１８の遅延量およびレベル調整回路１４でのレベル調整を適宜行うことによって、タイミング誤差をなるべく含まないタイミングで、元の２値信号を再生することができる。
【００３３】
以下に、図８および９の波形図を参照して、図７に示す回路の動作を詳細に説明する。なおこの動作説明においては、本回路に図１（ｂ）に示す両極性パルスが入力されるものとし、前述の２段階の識別機構の前段において受信パルス信号の前方エッジを検出し、後段において後方エッジを再検出する場合について述べる。
【００３４】
図８において、各波形図８（ａ）、（ｂ）、（ｃ）および（ｄ）は、図７の各点（ａ）、（ｂ）、（ｃ）および（ｄ）における信号波形を示す。
まず図８（ａ）に示す（正・負の）両極性パルスは、ヒステリシスコンパレータ１０の入力側において２つの経路に分岐される。１つの経路では、一般的なヒステリシスコンパレータ１０に入力され、そこで第１の段階として入力パルス信号の前方エッジが検出されてコンパレータ出力ＱおよびバーＱを反転させる。つまりこの段階で、タイミング誤差を含んだ２値信号が一旦再生される。図８（ｃ）に点線でこの様にして再生された２値信号を示す。なお図８（ｃ）は、この様にして再生された２値信号が、受信パルス信号の振幅変動に対して識別タイミングのずれを生じていることを示している。
【００３５】
出力信号Ｑは、途中で第１の遅延回路（または遅延素子）１２によって遅延され、さらにレベル調整回路１４によって信号のレベルが調整されて、図８（ｃ）の実線で示す信号波形が形成される。
分岐したもう一方の経路では、入力された両極性パルスは第２の遅延回路（又は遅延素子）１８によって適宜遅延されて、図８（ｂ）に示す波形の信号となる。第１、第２の遅延回路１２、１８の遅延量は、図８（ｂ）、（ｃ）に示す様に、遅延された受信パルス信号の後方エッジと図８（ｃ）の符号反転タイミングとが適度に近接するように設定される。なお、図８（ｂ）と（ｃ）とにおけるエッジの勾配は正負の符号が逆であるため、両者は図８（ｃ）の符号反転エッジ以外のタイミングで交差することはない。
【００３６】
図８（ｂ）および（ｃ）に示す波形を差動レシーバＩＣ１６の差動入力にそれぞれ入力して、（ｃ）−（ｂ）の差動で２値信号を再生すると、図８（ｄ）の再生波形が得られる。なお図８（ｄ）では、再生波形中にタイミング誤差が残っている様子が描かれているが、後述するようにこの誤差は図８（ａ）に示すものよりも遙に小さいことが見いだされる。また、後述するように、各遅延回路の遅延量およびレベル調整回路の調整レベルを適宜設定することにより、このタイミングの誤差、即ちスキューをゼロまたは実質的に無視しうる程度に減少させることが可能である。
【００３７】
以下に図９を参照して、図８（ｄ）の波形においてどの様にしてタイミング誤差すなわちスキューが減少したかに関して説明する。
図９では、説明を簡単にするために、正の受信パルス信号からタイミングを検出する場合に関してのみ示している。図９の波形（１）は、振幅が異なる２つの受信パルス信号の様子を示している。ここで、この２つの受信パルスを立上がりエッジ用識別レベルＬ1 で識別したときの時間差、つまりスキューをΔＴｓとする。ヒステリシスコンパレータ１０の出力波形である図９の波形（２）には、そのスキュー（ΔＴｓ）がそのままタイミング誤差として反映されていることがわかる。なお図９の波形（２）は図８の波形（ｃ）に相当する。
【００３８】
図７のレベル調整回路１４によって、図９の波形（２）における立上がりエッジの勾配を適度に調整し、立上がり速度（Ｔｒ）をｔ３（秒／ボルト）とし、かつ第１、第２の遅延回路１２、１８で遅延量を調整することにより、図９の波形（３）に示す様に、受信パルス（元の正のパルス）のかなり低いレベルで両エッジを交差させることが出来、その結果スキューが大幅に改善される。なお図９の波形（３）は、波形（２）における立上がりエッジの勾配を適度に調整し、もう一度元の正のパルスと重ね合わせた図である。
【００３９】
図９の波形（３）はまた、差動レシーバＩＣの同相・逆相入力の様子をそのまま同じタイミングで書いたものであり、大小それぞれの振幅の場合の入力波形の交点が識別タイミングとなる。波形（３）に簡略化して示した例を見ても、識別タイミングの誤差が大幅に減少していることが容易に理解される。
図９（３）に示すスキュー改善の効果を定量的に示すために、そのタイミングの様子を図９の波形（３−１）に拡大して示す。なお波形（３−１）は、波形（３）の円形部分を拡大して示すものである。
【００４０】
（３−１）の波形図において、受信し遅延された正極性パルスが消滅するタイミングを原点Ｏに取り、受信信号の振幅が小さい場合の同相入力波形（太線）の符号反転タイミングまでの時間差をｔｄとする。更に、受信信号振幅が小さい時の正のパルスの立下がり速度（Ｔｆ）をｔ１（秒／ボルト）、受信信号振幅が大きい時の立下がり速度（Ｔｆ）をｔ２（秒／ボルト）とすると、受信信号振幅が小さい時の差動識別タイミング（Ｔｓ１）は、ｔd ×ｔ１／（ｔ１＋ｔ３）となり、受信信号振幅が大きいときの差動識別タイミング（Ｔｓ２）は、（ΔＴｓ＋ｔｄ）×ｔ２／（ｔ２＋ｔ３）となる。
【００４１】
従って、受信信号の振幅が異なる場合の最終的な差動識別タイミングの差（ΔＴｓ' ）は、
【００４２】
【数１】
【００４３】
ｔｄおよびｔ３の条件を最適化することによって、分子をゼロにすることも可能である。図９の波形図（４）に、最適化された条件における同相入力波形と逆相入力波形の関係を示す。なおこの様な最適条件は、両極性パルスの波形が歪んでいる場合や同相入力波形のレベルや立上がり速度（ｔ３）に制限がある場合には、必ずしも実現されないことがある。
【００４４】
また、受信信号がヒステリシスコンパレータ１０に導入されることによって必然的に信号の遅延が生じるため、この遅延のみにより差動レシーバＩＣ１６の両差動入力のタイミングが十分にスキューを改善することができる場合には、遅延回路１２、１８は省略可能である。また同様にレベル調整回路１４に関しても、調整レベルがゼロ、即ちこの回路を省略できる場合も存在する。
【００４５】
図７に示す回路において、差動レシーバＩＣの同相入力・逆相入力を反対にして、その出力において論理を反転させても同様の波形が得られることは明らかである。また図７の回路は、上述したように、受信した両極性パルスの後方エッジを再生パルス信号の生成タイミング検出に用いる場合に適するように構成されているが、一方、両極性パルスの前方エッジをタイミング検出に利用するためには、図７においてヒステリシスコンパレータ１０の出力Ｑに代わって出力バーＱを差動レシーバＩＣ１６の逆相入力端子（−）に導入することによって、可能である。
【００４６】
図１０は、本発明の第２の実施形態にかかる伝送波形変換受信回路を示す。この回路は、ヒステリシスコンパレータ１０の出力Ｑに代わって出力バーＱを差動レシーバＩＣ１６の逆相入力端子（−）に導入した点で、図７の回路と相違している。従って上述したように、両極性パルスの前方エッジのタイミング検出を行う場合に適用可能な回路である。しかしながらこの場合には、図７の回路によって受信パルスの後方エッジのタイミングを検出する場合と異なって、両極性パルスのスキューを完全にキャンセルすることはできない。
【００４７】
一方、図１０の回路は、図３に示した符号反転パルス対を受信する場合、受信信号の振幅変動に対する識別タイミングの誤差を減少させることが可能である。以下に、符号反転パルス対を受信した場合に関して、図１０に示す回路の動作を説明する。
図１１は、図１０に示す各位置（ａ）〜（ｄ）の信号波形を示す。図１１（ａ）では、ヒステリシスコンパレータ１０の入力端子に伝送された符号反転パルス対と、これを検出するためのヒステリシスコンパレータ１０における識別レベルＬ1 、Ｌ2 を示している。今、図１１（ａ）において識別レベルＬ1 、Ｌ2 の差を大きく取っているため、受信（入力）信号の振幅変動に対して識別タイミングのずれが生じている様子も示している。
【００４８】
図１１（ｂ）は、図１１（ａ）の波形を、遅延回路１８によって一定時間遅延させたものである。図１１（ｃ）は、図１１（ａ）に示すヒステリシスコンパレータ１０の識別レベルによって、図１１（ａ）の波形から２値信号を再生したものである。この再生波形には、図１１（ａ）での識別タイミングのずれが反映している。図１１（ｂ）の遅延量は、図１１（ｂ）の符号反転タイミングと、図１１（ｃ）の反転タイミングが適度に接近するように設定されている。図１１（ｂ）と図１１（ｃ）の符号反転エッジの勾配は、正負の符号が逆になるように設定されているため、これらの波形は図１１（ｃ）の符号反転エッジ以外のタイミングで交差することがない。従って、図１１（ｂ）波形から図１１（ｃ）の波形の差を、差動レシーバＩＣ１６によって取ることにより２値信号を再生すると、図１１（ｄ）の波形が得られる。
【００４９】
図１１（ｄ）の波形には、タイミング誤差が残っている様子を示しているが、後述の説明からわかるようにこの誤差は図１１（ａ）のものに比べて遙に小さい。あるいは、後述するように回路のパラメータを適当に調整することによって、このタイミング誤差をゼロとする事も可能である。
差動レシーバＩＣ１６の出力（図１１の波形（ｄ））において、タイミング誤差を減少させあるいはゼロとするための回路パラメータの設定を、図１２を参照して説明する。なお図１２では、説明を簡単にするために、立下がりエッジのタイミングを検出する場合に関してのみ示している。
【００５０】
図１２の波形（１）は、振幅が異なる２つの受信パルス信号を示している。今、ヒステリシスコンパレータ１０の立下がり識別レベルＬ2 の値をＶL とし、受信信号振幅が小さい時の符号反転パルス対の立下がり速度（Ｔｆ）をｔ１（秒／ボルト）、受信信号振幅が大きい時の立下がり速度（Ｔｆ）をｔ２（秒／ボルト）とし、この２つのパルスを立下がりエッジ用識別レベルで識別した時の時間差、つまりスキューをΔＴｓ（＝ＶL ×（ｔ１−ｔ２））としておく。ヒステリシスコンパレータ１０の出力波形である図１２の波形（２）には、そのスキュー（ΔＴｓ）がそのままタイミング誤差として反映されていることがわかる。図１２の波形（２）の反転波形が図１１の波形（ｃ）に相当する。図１２の波形（２）の論理を反転してレベルを適度に変換し、立上がり速度（Ｔｒ）をｔ３（秒／ボルト）とした後で、もう一度元の符号反転パルス対と重ねあわせた図が、図１２の波形（３）である。この波形は、差動レシーバＩＣの同相・逆相入力の様子をそのまま同じタイミングで書いたものであり、大小それぞれの振幅の場合の入力波形の交点が識別タイミングとなる。図１２の波形（３）に簡単に示した例を見ても、識別タイミングの誤差が減少していることが容易に理解できる。
【００５１】
図１２（３）に示すスキュー改善の効果を定量的に示すために、そのタイミングの様子を図１２の波形（３−１）に拡大して示す。なお波形（３−１）は、波形（３）の円形部分を拡大して示すものである。
（３−１）の波形図において、受信し遅延された符号反転パルス対の符号反転タイミングを原点Ｏに取り、受信信号の振幅が小さい場合の逆相入力波形（太線）の符号反転タイミングまでの時間差をｔｄとする。更に、受信信号振幅が小さい時の符号反転パルス対の立下がり速度（Ｔｆ）はｔ１ であり、受信信号振幅が大きい時の立下がり速度（Ｔｆ）はｔ２（秒／ボルト）であるので、受信信号振幅が小さい時の差動識別タイミング（Ｔｓ１）は、ｔｄ×ｔ１／（ｔ１＋ｔ３）となり、受信信号振幅が大きいときの差動識別タイミング（Ｔｓ２）は、（ｔｄ−ΔＴｓ）×ｔ２／（ｔ２＋ｔ３）となる。
【００５２】
従って、受信信号の振幅が異なる場合の最終的な差動識別タイミングの差（ΔＴｓ' ）は、
【００５３】
【数２】
【００５４】
なお、−ｔ２・（ｔ１＋ｔ３）＝ｔｄ・ｔ３／ＶL の場合に、ΔＴｓ’がゼロになることが可能である。この最適条件での同相入力波形と逆相入力波形の関係を、図１２の波形図（４）に示す。
以上の説明は、立下がりエッジのタイミング検出に関してなされているが、立上がりエッジのタイミング検出の場合も波形を上下反転させるだけで同様に説明することができる。しかしながら、符号反転パルス対の波形が歪んでいる場合または逆相入力波形のレベルおよび立上がり速度（ｔ３）に制限が有る場合は、必ずしも最適に上記の条件が実現されるとは限らない。
【００５５】
第１の実施形態にかかる回路に関して説明したのと同様に、図１０の回路で差動レシーバＩＣの同相入力・逆相入力を逆にして出力段で論理を反転するようにしても同様の波形が得られることは明らかである。また、遅延回路１２、１８およびレベル調整回路が省略可能であることも、第１の実施形態の場合と同様である。
【００５６】
【発明の効果】
以上、種々の実施形態を示して説明したように、本発明の伝送波形変換受信回路によれば、簡単な回路構成で、受信信号の振幅の変動に影響されず高いタイミング精度で光伝送前の２値信号を再生する回路を実現することができる。またそのための回路エレメントとして、何ら特別の仕様のものを必要としないので、その実用上の効果が大きい。
【図面の簡単な説明】
【図１】伝送波形である光強度信号から受信信号として両極性パルスを得て、これを伝送前の２値信号に再生するための手順を示す波形図。
【図２】図１の２値信号再生のために使用される従来回路。
【図３】伝送波形である光強度信号から受信信号として符号反転パルス対を得て、これを伝送前の２値信号に再生するための手順を示す波形図。
【図４】従来の回路の問題点の説明に供する波形図。
【図５】従来の回路の問題点の説明に供する波形図。
【図６】従来の回路の問題点の説明に供する波形図。
【図７】本発明の第１の実施形態にかかる回路図。
【図８】図７の回路の動作説明に供する波形図。
【図９】図７の回路の動作説明に供する波形図。
【図１０】本発明の第２の実施形態にかかる回路図。
【図１１】図１０の回路の動作説明に供する波形図。
【図１２】図１０の回路の動作説明に供する波形図。
【符号の説明】
１０…ヒステリシスコンパレータ
１２…遅延回路
１４…レベル調整回路
１６…差動レシーバＩＣ
１８…遅延回路
Claims (9)
- 再生すべき元の２値信号の立上がりおよび立下がりのタイミングをそれぞれ別個に伝送するパルス信号を受信し、該受信したパルス信号の立上がりおよび立下がりエッジをそれぞれ識別するための識別レベルを有し、前記受信したパルス信号から一旦立上がりおよび立下がりエッジの何れか一方を識別すると該識別したエッジに対応する出力を前記立上がりおよび立下がりエッジの他方を識別するまで維持する機能を備えたヒステリシスコンパレータと、
前記ヒステリシスコンパレータの出力を遅延するための遅延回路と、
前記受信したパルス信号と前記遅延回路によって遅延された前記ヒステリシスコンパレータ出力とを同相および逆相差動入力端子にそれぞれ入力して両者の差がゼロとなるタイミングを検出し再生信号として出力する差動レシーバＩＣとを具備し、
前記遅延回路における遅延量を調節することにより、前記差動レシーバＩＣにおける前記それぞれの差動入力のタイミングを調節し、異なる振幅を有する前記受信したパルス信号に対して前記再生信号におけるタイミング誤差を実質的に無視しうる程度に減少させたことを特徴とする、伝送波形変換受信回路。 - 前記ヒステリシスコンパレータと前記差動レシーバＩＣ間に前記ヒステリシスコンパレータの出力における立上がりおよび立下がりエッジのレベル調整を行うレベル調整回路を設け、前記差動入力のタイミング調節は該レベル調整回路のレベル調整をも含む事を特徴とする、請求項１に記載の伝送波形変換受信回路。
- 前記受信したパルス信号を第２の遅延回路によって遅延して前記差動レシーバＩＣに入力し、差動入力のタイミング調節のための前記遅延量の調節を前記遅延回路および該第２の遅延回路の差の遅延量で行う事を特徴とする、請求項１または２に記載の伝送波形変換受信回路。
- 前記ヒステリシスコンパレータはその正論理出力が前記差動レシーバＩＣの同相入力端子に接続されている事を特徴とする、請求項１、２または３の何れか１項に記載の伝送波形変換受信回路。
- 前記受信したパルス信号は前記差動レシーバＩＣの逆相入力端子に入力される事を特徴とする、請求項１、２、３または４の何れか１項に記載の伝送波形変換受信回路。
- 前記ヒステリシスコンパレータはその負論理出力が前記差動レシーバＩＣの逆相入力端子に接続されている事を特徴とする、請求項１、２または３の何れか１項に記載の伝送波形変換受信回路。
- 前記受信したパルス信号は前記差動レシーバＩＣの同相入力端子に入力される事を特徴とする、請求項１、２、３または６の何れか１項に記載の伝送波形変換受信回路。
- 再生すべき元の２値信号の立上がりおよび立下がりのタイミングをそれぞれ別個に伝送するパルス信号をヒステリシスコンパレータによって受信して該受信パルス信号から立上がりおよび立下がりエッジのタイミングを検出し２値信号を形成するステップと、
前記形成された２値信号を適宜遅延するステップと、
前記遅延された２値信号と、前記受信パルス信号とを差動レシーバＩＣの同相および逆相差動入力端子に入力して両者の差動を検出することにより前記元の２値信号を再生するステップとを具備し、
前記遅延ステップにおける遅延量は、異なる振幅を有する前記受信パルス信号に対応する前記再生２値信号のタイミング誤差が実質的に無視しうる程度となるように調整されることを特徴とする、伝送波形変換受信方法。 - 前記形成された２値信号の立上がりおよび立下がりエッジの勾配を調整するステップをさらに備えた事を特徴とする、請求項８に記載の伝送波形変換受信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16093098A JP3907318B2 (ja) | 1998-06-09 | 1998-06-09 | 伝送波形変換受信回路および伝送波形変換受信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16093098A JP3907318B2 (ja) | 1998-06-09 | 1998-06-09 | 伝送波形変換受信回路および伝送波形変換受信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11355363A JPH11355363A (ja) | 1999-12-24 |
| JP3907318B2 true JP3907318B2 (ja) | 2007-04-18 |
Family
ID=15725338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16093098A Expired - Fee Related JP3907318B2 (ja) | 1998-06-09 | 1998-06-09 | 伝送波形変換受信回路および伝送波形変換受信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3907318B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104168067A (zh) * | 2014-08-29 | 2014-11-26 | 四川华拓光通信股份有限公司 | 一种判断光接收电路中的光功率信号强度的方法及其电路 |
| CN116318112A (zh) * | 2023-02-22 | 2023-06-23 | 北京全路通信信号研究设计院集团有限公司 | 一种通信系统的信号转换电路及转换方法 |
-
1998
- 1998-06-09 JP JP16093098A patent/JP3907318B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11355363A (ja) | 1999-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6496552B2 (en) | Timing circuit | |
| EP0782278B1 (en) | Signal processing method | |
| JP2005237007A (ja) | 光複２進信号を処理するための方法および装置 | |
| US7548700B2 (en) | Receiving apparatus and method thereof | |
| JP3514993B2 (ja) | 光受信回路及び当該回路を用いた光モジュール | |
| US6882944B2 (en) | Threshold setting apparatus for adjustably setting a threshold for use in identifying serial data from a baseband signal | |
| JP3907318B2 (ja) | 伝送波形変換受信回路および伝送波形変換受信方法 | |
| US4994692A (en) | Quantizer system | |
| US20050238014A1 (en) | Receiver and method for receiving burst mode packet | |
| US5969547A (en) | Analog signal processing circuit with noise immunity and reduced delay | |
| JP4155665B2 (ja) | 信号再生回路 | |
| JP3907317B2 (ja) | 伝送波形変換受信回路 | |
| JPH09505708A (ja) | 受信および信号処理装置 | |
| US4598412A (en) | Binary digital data signal reproducing circuit in digital data transmission system | |
| JPH07231307A (ja) | 光パルス受信回路 | |
| JP2826456B2 (ja) | 光受信器 | |
| WO2021250723A1 (ja) | 光受信装置及び光受信方法 | |
| US7656203B2 (en) | Receiving circuit and method thereof | |
| JPH1168674A (ja) | 光受信器 | |
| JPH0614647B2 (ja) | 光受信回路 | |
| JP2000013451A (ja) | 光デ−タの受信装置 | |
| JPH08191269A (ja) | 光通信システム | |
| JP2570150B2 (ja) | 光受信方法、光受信回路および光中継器 | |
| JP3340822B2 (ja) | 双方向光送受信方法及び双方向光送受信装置 | |
| JPH11265550A (ja) | データスライス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |