JP2002353495A - 光結合装置 - Google Patents
光結合装置Info
- Publication number
- JP2002353495A JP2002353495A JP2001153082A JP2001153082A JP2002353495A JP 2002353495 A JP2002353495 A JP 2002353495A JP 2001153082 A JP2001153082 A JP 2001153082A JP 2001153082 A JP2001153082 A JP 2001153082A JP 2002353495 A JP2002353495 A JP 2002353495A
- Authority
- JP
- Japan
- Prior art keywords
- current
- photodiode
- voltage conversion
- circuit
- conversion amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Optical Communication System (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 フォトカプラなどとして実現される光結合装
置において、ノイズに対する誤動作の耐量を低下させず
に、パルスの伝送レートを高速化する。 【解決手段】 フォトダイオードＤ１に隣接してダミー
フォトダイオードＤ２を設け、それらの電流−電圧変換
アンプＡ１，Ａ２からの出力をヒステリシスコンパレー
タ３３で比較してパルスを波形整形することで同相雑音
信号除去比を向上するようにした光結合装置の受光回路
３１において、前記アンプＡ１，Ａ２の負帰還回路に、
入力光電流Ｉｐｄのレベルが大きくなる程、インピーダ
ンスが減少するインピーダンス可変回路Ｚ１，Ｚ２を備
える。したがって、電流Ｉｐｄが、大きくなる程アンプ
Ａ１，Ａ２のゲインが低下して帯域が狭くなり、小さく
なる程ゲインが上昇して帯域が広くなる。したがって、
入射光量の変化に対するパルス幅歪みを最小限に抑え、
伝送レートを高速化することができる。
置において、ノイズに対する誤動作の耐量を低下させず
に、パルスの伝送レートを高速化する。 【解決手段】 フォトダイオードＤ１に隣接してダミー
フォトダイオードＤ２を設け、それらの電流−電圧変換
アンプＡ１，Ａ２からの出力をヒステリシスコンパレー
タ３３で比較してパルスを波形整形することで同相雑音
信号除去比を向上するようにした光結合装置の受光回路
３１において、前記アンプＡ１，Ａ２の負帰還回路に、
入力光電流Ｉｐｄのレベルが大きくなる程、インピーダ
ンスが減少するインピーダンス可変回路Ｚ１，Ｚ２を備
える。したがって、電流Ｉｐｄが、大きくなる程アンプ
Ａ１，Ａ２のゲインが低下して帯域が狭くなり、小さく
なる程ゲインが上昇して帯域が広くなる。したがって、
入射光量の変化に対するパルス幅歪みを最小限に抑え、
伝送レートを高速化することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、フォトカプラなど
として実現される光結合装置に関し、特に２次側の受光
集積回路における高速化に関する。
として実現される光結合装置に関し、特に２次側の受光
集積回路における高速化に関する。
【０００２】
【従来の技術】図６は、一般的なフォトカプラ１の構成
を示す断面図である。フォトカプラ１は、１次側の端子
２から入力された電気信号を１次側の発光集積回路３で
一旦光信号に変換し、２次側の前記受光集積回路４で再
び電気信号に変換し、２次側の端子５から出力すること
で、１次側回路と２次側回路とを電気的に遮断し、機器
間が電気的に絶縁状態で、信号の送受信を実現するもの
である。発光ダイオードなどの前記発光集積回路３上の
発光素子と、フォトダイオードなどの前記受光集積回路
４上の受光素子とは、相互に近接して対向配置され、そ
れらの間のギャップには所定の誘電率を有する半透明の
エポキシ樹脂６が充填され、さらに外側は遮光性のエポ
キシ樹脂７で封止されている。
を示す断面図である。フォトカプラ１は、１次側の端子
２から入力された電気信号を１次側の発光集積回路３で
一旦光信号に変換し、２次側の前記受光集積回路４で再
び電気信号に変換し、２次側の端子５から出力すること
で、１次側回路と２次側回路とを電気的に遮断し、機器
間が電気的に絶縁状態で、信号の送受信を実現するもの
である。発光ダイオードなどの前記発光集積回路３上の
発光素子と、フォトダイオードなどの前記受光集積回路
４上の受光素子とは、相互に近接して対向配置され、そ
れらの間のギャップには所定の誘電率を有する半透明の
エポキシ樹脂６が充填され、さらに外側は遮光性のエポ
キシ樹脂７で封止されている。
【０００３】図７は、従来技術のフォトカプラ１１の電
気的構成を示すブロック図である。１次側回路は、送信
用ドライバＩＣ１２と発光素子１３とから構成されてお
り、２次側回路は、受信用ＩＣ１４から構成されてい
る。送信用ドライバＩＣ１２では、端子Ｖｃｃ１−ＧＮ
Ｄ１間の電圧を電源電圧とし、アンプ１５が入力端子Ｉ
Ｎに入力された電圧信号を電流信号に変換し、駆動素子
１６がその電流信号で前記発光素子１３を点灯駆動す
る。また、１次側回路としては、入力された電気信号を
光信号に変換する発光素子のみで構成されることもあ
る。
気的構成を示すブロック図である。１次側回路は、送信
用ドライバＩＣ１２と発光素子１３とから構成されてお
り、２次側回路は、受信用ＩＣ１４から構成されてい
る。送信用ドライバＩＣ１２では、端子Ｖｃｃ１−ＧＮ
Ｄ１間の電圧を電源電圧とし、アンプ１５が入力端子Ｉ
Ｎに入力された電圧信号を電流信号に変換し、駆動素子
１６がその電流信号で前記発光素子１３を点灯駆動す
る。また、１次側回路としては、入力された電気信号を
光信号に変換する発光素子のみで構成されることもあ
る。
【０００４】受信用ＩＣ１４では、端子Ｖｃｃ２−ＧＮ
Ｄ２間の電圧を電源電圧とし、前記光信号を受光素子１
７が電流信号に変換し、その電流信号を電流−電圧変換
アンプ１８が電流−電圧変換した後、コンパレータ１９
が波形整形して出力端子ＯＵＴへ出力する。
Ｄ２間の電圧を電源電圧とし、前記光信号を受光素子１
７が電流信号に変換し、その電流信号を電流−電圧変換
アンプ１８が電流−電圧変換した後、コンパレータ１９
が波形整形して出力端子ＯＵＴへ出力する。
【０００５】
【発明が解決しようとする課題】ここで、フォトカプラ
を特徴付ける重要な特性として、パルス幅歪特性があ
る。近年、特にＦＡ機器は、半導体の高性能化やデジタ
ル機器の拡大等によって高性能化が進んでおり、ＡＣサ
ーボやプログラマブルコントローラのユニット間をノイ
ズ対策や機器保護のために絶縁しているフォトカプラに
ついても、高速化が要求されている。たとえば、２５Ｍ
ｂｐｓの伝送速度のフォトカプラでは、前記パルス幅歪
みは、パルス幅の４０ｎｓｅｃに対して、±６ｎｓｅｃ
以下が要求される。
を特徴付ける重要な特性として、パルス幅歪特性があ
る。近年、特にＦＡ機器は、半導体の高性能化やデジタ
ル機器の拡大等によって高性能化が進んでおり、ＡＣサ
ーボやプログラマブルコントローラのユニット間をノイ
ズ対策や機器保護のために絶縁しているフォトカプラに
ついても、高速化が要求されている。たとえば、２５Ｍ
ｂｐｓの伝送速度のフォトカプラでは、前記パルス幅歪
みは、パルス幅の４０ｎｓｅｃに対して、±６ｎｓｅｃ
以下が要求される。
【０００６】一方、発光素子１３の光出力ばらつきや、
前記エポキシ樹脂６，７でのモールド成型時の送信側回
路と受信側回路との間の距離の製造ばらつきなどによっ
て受光素子１７に入射する光量が大きく変化するととも
に、受信側回路の製造ばらつきによる電流−電圧変換ア
ンプ１８のゲインのばらつきがあり、高速のフォトカプ
ラを実現するためには、受光素子１７への入射光量の変
化に対する出力パルス幅の歪みを最小限に抑える必要が
ある。
前記エポキシ樹脂６，７でのモールド成型時の送信側回
路と受信側回路との間の距離の製造ばらつきなどによっ
て受光素子１７に入射する光量が大きく変化するととも
に、受信側回路の製造ばらつきによる電流−電圧変換ア
ンプ１８のゲインのばらつきがあり、高速のフォトカプ
ラを実現するためには、受光素子１７への入射光量の変
化に対する出力パルス幅の歪みを最小限に抑える必要が
ある。
【０００７】一方、フォトカプラを特徴付けるもう１つ
の重要な特性として、同相雑音信号除去比（ＣＭＲＲ：
Commmon Mode Rejection Ratio）がある。このＣＭＲ特
性は外乱ノイズに対しての誤動作のしにくさを表す量で
ある。前述の図６で示すように、フォトカプラ１は、前
記集積回路３，４間が所定の誘電率を有するエポキシ樹
脂６で充填されてコンデンサ構造となっており、該集積
回路３，４間がその寄生容量によって接続されることに
なる。したがって、フォトカプラ１の入力側と出力側と
にパルスの立上り、立下りが（ｄｖ／ｄｔ）であるよう
な急峻なノイズが入った場合、前記寄生容量をＣとする
と、Ｃ・（ｄｖ／ｄｔ）のノイズ電流が入出力間に流
れ、このノイズ電流の一部が受光集積回路４上の受光素
子に流込んだ場合、誤動作を生じる原因になる。
の重要な特性として、同相雑音信号除去比（ＣＭＲＲ：
Commmon Mode Rejection Ratio）がある。このＣＭＲ特
性は外乱ノイズに対しての誤動作のしにくさを表す量で
ある。前述の図６で示すように、フォトカプラ１は、前
記集積回路３，４間が所定の誘電率を有するエポキシ樹
脂６で充填されてコンデンサ構造となっており、該集積
回路３，４間がその寄生容量によって接続されることに
なる。したがって、フォトカプラ１の入力側と出力側と
にパルスの立上り、立下りが（ｄｖ／ｄｔ）であるよう
な急峻なノイズが入った場合、前記寄生容量をＣとする
と、Ｃ・（ｄｖ／ｄｔ）のノイズ電流が入出力間に流
れ、このノイズ電流の一部が受光集積回路４上の受光素
子に流込んだ場合、誤動作を生じる原因になる。
【０００８】この誤動作を防ぐ方法として、受光素子上
にＩＴＯ膜のような透明の導電性膜を被せ、その電位を
受信側のＧＮＤ電位に接地しておく方式がある。このよ
うな構成では、前記寄生容量によるノイズ電流は、前記
透明導電膜を介して出力側のＧＮＤに流れ、入力側の光
信号のみを受光素子で受けることで、ノイズによる誤動
作を防止し、高いＣＭＲ特性を実現することができる。
しかしながら、前記導電性膜を形成するための専用のプ
ロセス装置が必要となり、プロセスが複雑になるという
問題がある。
にＩＴＯ膜のような透明の導電性膜を被せ、その電位を
受信側のＧＮＤ電位に接地しておく方式がある。このよ
うな構成では、前記寄生容量によるノイズ電流は、前記
透明導電膜を介して出力側のＧＮＤに流れ、入力側の光
信号のみを受光素子で受けることで、ノイズによる誤動
作を防止し、高いＣＭＲ特性を実現することができる。
しかしながら、前記導電性膜を形成するための専用のプ
ロセス装置が必要となり、プロセスが複雑になるという
問題がある。
【０００９】そこで、前記寄生容量による誤動作を防止
する他の方法として、たとえば特許第２５３１０７０号
で示されるように、ダミーフォトダイオードを用いる構
成がある。図８は、そのようなダミーフォトダイオード
用いた他の従来技術の受光回路２１のブロック図であ
る。この受光回路２１では、同一形状、同一容量で相互
に特性の等しい２個のフォトダイオードｄ１，ｄ２を用
い、一方のフォトダイオードｄ１のみを発光素子からの
光信号の受信用に用い、他方のフォトダイオードｄ２は
遮光してダミーフォトダイオードとする。ダミーフォト
ダイオードｄ２は、その受光面がカーソドのメタル配線
２２で覆われ、カーソド電位で遮光されている。
する他の方法として、たとえば特許第２５３１０７０号
で示されるように、ダミーフォトダイオードを用いる構
成がある。図８は、そのようなダミーフォトダイオード
用いた他の従来技術の受光回路２１のブロック図であ
る。この受光回路２１では、同一形状、同一容量で相互
に特性の等しい２個のフォトダイオードｄ１，ｄ２を用
い、一方のフォトダイオードｄ１のみを発光素子からの
光信号の受信用に用い、他方のフォトダイオードｄ２は
遮光してダミーフォトダイオードとする。ダミーフォト
ダイオードｄ２は、その受光面がカーソドのメタル配線
２２で覆われ、カーソド電位で遮光されている。
【００１０】前記フォトダイオードｄ１とフォトダイオ
ードｄ２とは、図９に示すように、田の字のクロス配置
になっており、しかも前記の集積回路３，４を搭載する
フレームの大きさが、たとえば２×２ｍｍ程度であるの
に対して、これらフォトダイオードｄ１，ｄ２の面積は
０．１×０．１ｍｍ程度で充分小さく、フォトダイオー
ドｄ１，ｄ２に流込むノイズ電流は略等しくなる。
ードｄ２とは、図９に示すように、田の字のクロス配置
になっており、しかも前記の集積回路３，４を搭載する
フレームの大きさが、たとえば２×２ｍｍ程度であるの
に対して、これらフォトダイオードｄ１，ｄ２の面積は
０．１×０．１ｍｍ程度で充分小さく、フォトダイオー
ドｄ１，ｄ２に流込むノイズ電流は略等しくなる。
【００１１】したがって、フォトダイオードｄ１，ｄ２
の出力電流を、電流−電圧変換アンプａ１，ａ２でそれ
ぞれ電圧変換した後、差動アンプであるヒステリシスコ
ンパレータ２３で相互に比較し、こうしてフォトダイオ
ードｄ１からの出力をパルス信号に波形整形することに
よって、同相のノイズ成分が除去され、出力は高いＣＭ
Ｒ特性を実現することができる。
の出力電流を、電流−電圧変換アンプａ１，ａ２でそれ
ぞれ電圧変換した後、差動アンプであるヒステリシスコ
ンパレータ２３で相互に比較し、こうしてフォトダイオ
ードｄ１からの出力をパルス信号に波形整形することに
よって、同相のノイズ成分が除去され、出力は高いＣＭ
Ｒ特性を実現することができる。
【００１２】しかしながら、前記電流−電圧変換アンプ
ａ１，ａ２は、抵抗ｒ１，ｒ２およびコンデンサｃ１，
ｃ２で負帰還された線形増幅のアンプであり、入射光量
の変化に対する出力パルス幅の歪みを小さくしようとし
た場合、初段アンプの帯域を十分広く取る必要がある。
しかしながら、アンプの帯域を広くした場合、前記ＣＭ
Ｒ特性が悪化するという問題がある。
ａ１，ａ２は、抵抗ｒ１，ｒ２およびコンデンサｃ１，
ｃ２で負帰還された線形増幅のアンプであり、入射光量
の変化に対する出力パルス幅の歪みを小さくしようとし
た場合、初段アンプの帯域を十分広く取る必要がある。
しかしながら、アンプの帯域を広くした場合、前記ＣＭ
Ｒ特性が悪化するという問題がある。
【００１３】すなわち、たとえば前記２５Ｍｂｐｓの伝
送速度の高速高ＣＭＲのフォトカプラには、ＣＭＲ耐量
が１０ｋＶ／μｓｅｃで、Ｖｃｍ＝１０００Ｖの目標が
あり、この場合、図１０（ａ）で示すようにノイズパル
スの立上がり時間が１００ｎｓｅｃとすると、その波高
値は１ｋＶとなり、それによって１次−２次間の容量結
合でフォトダイオードｄ１，ｄ２に流れるノイズ電流波
形は、図１０（ｂ）で示すように１００ｎｓｅｃのパル
ス波形になり、したがって１０ＭＨｚ以上の高周波成分
を含んでいるので、アンプの帯域を前記２５Ｍｂｐｓに
対応した帯域から広くする程、前記の高周波成分を増幅
し易くなり、ノイズによる誤動作が起こり易くなる。
送速度の高速高ＣＭＲのフォトカプラには、ＣＭＲ耐量
が１０ｋＶ／μｓｅｃで、Ｖｃｍ＝１０００Ｖの目標が
あり、この場合、図１０（ａ）で示すようにノイズパル
スの立上がり時間が１００ｎｓｅｃとすると、その波高
値は１ｋＶとなり、それによって１次−２次間の容量結
合でフォトダイオードｄ１，ｄ２に流れるノイズ電流波
形は、図１０（ｂ）で示すように１００ｎｓｅｃのパル
ス波形になり、したがって１０ＭＨｚ以上の高周波成分
を含んでいるので、アンプの帯域を前記２５Ｍｂｐｓに
対応した帯域から広くする程、前記の高周波成分を増幅
し易くなり、ノイズによる誤動作が起こり易くなる。
【００１４】このため、ＣＭＲ特性を確保するにあたっ
て、前記アンプの帯域で対応することができず、フォト
ダイオードｄ１への入射光量を一定にすることで対応す
ることになり、製造ばらつきに対する許容範囲が狭くな
り、高速高ＣＭＲのフォトカプラを充分な歩留まりを確
保して製造することは困難であるという問題がある。
て、前記アンプの帯域で対応することができず、フォト
ダイオードｄ１への入射光量を一定にすることで対応す
ることになり、製造ばらつきに対する許容範囲が狭くな
り、高速高ＣＭＲのフォトカプラを充分な歩留まりを確
保して製造することは困難であるという問題がある。
【００１５】本発明の目的は、ノイズに対する誤動作の
耐量を低下させずに、受光素子への入射光量の変化に対
するパルス幅歪みを最小限に抑え、パルスの伝送レート
を高速化することができる光結合装置を提供することで
ある。
耐量を低下させずに、受光素子への入射光量の変化に対
するパルス幅歪みを最小限に抑え、パルスの伝送レート
を高速化することができる光結合装置を提供することで
ある。
【００１６】
【課題を解決するための手段】本発明の光結合装置は、
１次側回路では入力された電気信号を発光素子で光信号
に変換し、２次側回路では前記発光素子に近接して対向
配置される受光素子で受光した前記光信号を電気信号に
変換して出力するようにした光結合装置において、前記
２次側回路では、前記受光素子で光電変換された光電流
を増幅するための電流−電圧変換アンプの負帰還回路
に、入力光電流のレベルに対応してインピーダンスが変
化するインピーダンス可変手段を備え、該インピーダン
ス可変手段によって、前記入力光電流のレベルが大きく
なる程、電流−電圧変換アンプのゲインを低下すること
を特徴とする。
１次側回路では入力された電気信号を発光素子で光信号
に変換し、２次側回路では前記発光素子に近接して対向
配置される受光素子で受光した前記光信号を電気信号に
変換して出力するようにした光結合装置において、前記
２次側回路では、前記受光素子で光電変換された光電流
を増幅するための電流−電圧変換アンプの負帰還回路
に、入力光電流のレベルに対応してインピーダンスが変
化するインピーダンス可変手段を備え、該インピーダン
ス可変手段によって、前記入力光電流のレベルが大きく
なる程、電流−電圧変換アンプのゲインを低下すること
を特徴とする。
【００１７】上記の構成によれば、入力された電気信号
を１次側回路で一旦光信号に変換し、２次側回路で再び
電気信号に変換することで、１次側回路と２次側回路と
を電気的に遮断する、いわゆるフォトカプラなどとして
実現される光結合装置において、受光素子で光電変換さ
れた光電流を増幅するための電流−電圧変換アンプの負
帰還回路に、入力光電流のレベルに対応してインピーダ
ンスが変化するインピーダンス可変手段を設け、該電流
−電圧変換アンプのゲインを、前記入力光電流が小さい
ときは大きくし、入力光電流が大きくなると小さくする
ことによって、該電流−電圧変換アンプからの出力を同
じしきい値で波形整形しても、光量によるパルス幅歪み
を最小限に抑えることができる。
を１次側回路で一旦光信号に変換し、２次側回路で再び
電気信号に変換することで、１次側回路と２次側回路と
を電気的に遮断する、いわゆるフォトカプラなどとして
実現される光結合装置において、受光素子で光電変換さ
れた光電流を増幅するための電流−電圧変換アンプの負
帰還回路に、入力光電流のレベルに対応してインピーダ
ンスが変化するインピーダンス可変手段を設け、該電流
−電圧変換アンプのゲインを、前記入力光電流が小さい
ときは大きくし、入力光電流が大きくなると小さくする
ことによって、該電流−電圧変換アンプからの出力を同
じしきい値で波形整形しても、光量によるパルス幅歪み
を最小限に抑えることができる。
【００１８】これによって、前記パルスの伝送レートを
高速化することができる。また、２次側回路を２組設
け、前記受光素子をフォトダイオードとダミーフォトダ
イオードとして、同相雑音信号を除去するようにした構
成では、ノイズによる同相電流に対しては電流−電圧変
換アンプのゲインが共に低下するので、誤動作がおきに
くくなり、ＣＭＲ特性を高くすることができる。
高速化することができる。また、２次側回路を２組設
け、前記受光素子をフォトダイオードとダミーフォトダ
イオードとして、同相雑音信号を除去するようにした構
成では、ノイズによる同相電流に対しては電流−電圧変
換アンプのゲインが共に低下するので、誤動作がおきに
くくなり、ＣＭＲ特性を高くすることができる。
【００１９】また、本発明の光結合装置では、前記イン
ピーダンス可変手段は、第１の抵抗およびトランジスタ
の直列回路と、コンデンサとが前記電流−電圧変換アン
プの出力と負入力との間に相互に並列に設けられるとと
もに、前記トランジスタのコレクタとベースとの間に設
けられる第２の抵抗を備えて構成されることを特徴とす
る。
ピーダンス可変手段は、第１の抵抗およびトランジスタ
の直列回路と、コンデンサとが前記電流−電圧変換アン
プの出力と負入力との間に相互に並列に設けられるとと
もに、前記トランジスタのコレクタとベースとの間に設
けられる第２の抵抗を備えて構成されることを特徴とす
る。
【００２０】上記の構成によれば、入力光電流の周波数
が高くなるとインピーダンス可変手段のトランジスタの
電流増幅率が小さくなってゆき、該インピーダンス可変
手段のインピーダンスが大きくなるので、電流−電圧変
換アンプの周波数特性にはカットオフ周波数付近にゲイ
ンのピーキングが発生し、前記光電流に対する帯域の延
び率が大きくなり、該光電流のばらつきによるによるパ
ルス幅歪みをさらに小さくすることができる。
が高くなるとインピーダンス可変手段のトランジスタの
電流増幅率が小さくなってゆき、該インピーダンス可変
手段のインピーダンスが大きくなるので、電流−電圧変
換アンプの周波数特性にはカットオフ周波数付近にゲイ
ンのピーキングが発生し、前記光電流に対する帯域の延
び率が大きくなり、該光電流のばらつきによるによるパ
ルス幅歪みをさらに小さくすることができる。
【００２１】さらにまた、本発明の光結合装置は、前記
受光素子を同相雑音信号を除去するためにフォトダイオ
ードとダミーフォトダイオードとで構成し、それらに個
別に対応する前記電流−電圧変換アンプの内、フォトダ
イオード側の電流−電圧変換アンプの出力に受信感度を
調整するためのオフセット回路を設け、前記オフセット
回路による電流−電圧変換アンプの出力の不整合をキャ
ンセルするように、前記フォトダイオードとダミーフォ
トダイオードとを相互に異なる面積に形成することを特
徴とする。
受光素子を同相雑音信号を除去するためにフォトダイオ
ードとダミーフォトダイオードとで構成し、それらに個
別に対応する前記電流−電圧変換アンプの内、フォトダ
イオード側の電流−電圧変換アンプの出力に受信感度を
調整するためのオフセット回路を設け、前記オフセット
回路による電流−電圧変換アンプの出力の不整合をキャ
ンセルするように、前記フォトダイオードとダミーフォ
トダイオードとを相互に異なる面積に形成することを特
徴とする。
【００２２】上記の構成によれば、フォトダイオードに
ダミーフォトダイオードを設け、それらに個別に対応す
る電流−電圧変換アンプの出力の差分を求めることで同
相雑音信号を除去し、高ＣＭＲ特性を得るようにした構
成において、受信感度の調整のために設けたオフセット
回路による出力の不整合を、フォトダイオードとダミー
フォトダイオードとの面積比を調整することでキャンセ
ルする。
ダミーフォトダイオードを設け、それらに個別に対応す
る電流−電圧変換アンプの出力の差分を求めることで同
相雑音信号を除去し、高ＣＭＲ特性を得るようにした構
成において、受信感度の調整のために設けたオフセット
回路による出力の不整合を、フォトダイオードとダミー
フォトダイオードとの面積比を調整することでキャンセ
ルする。
【００２３】したがって、受信感度の調整を、問題なく
行うことができる。
行うことができる。
【００２４】
【発明の実施の形態】本発明の実施の一形態について、
図１に基づいて説明すれば、以下のとおりである。
図１に基づいて説明すれば、以下のとおりである。
【００２５】図１は、本発明の実施の一形態の受光回路
３１の電気的構成を示すブロック図である。この受光回
路３１では、同一形状、同一容量で相互に特性の等しい
２個のフォトダイオードＤ１，Ｄ２を用い、一方のフォ
トダイオードＤ１のみを発光素子からの光信号の受信用
に用い、他方のフォトダイオードＤ２は遮光してダミー
フォトダイオードとする。ダミーフォトダイオードＤ２
は、その受光面がカーソドのメタル配線３２で覆われ、
カーソド電位で遮光されている。
３１の電気的構成を示すブロック図である。この受光回
路３１では、同一形状、同一容量で相互に特性の等しい
２個のフォトダイオードＤ１，Ｄ２を用い、一方のフォ
トダイオードＤ１のみを発光素子からの光信号の受信用
に用い、他方のフォトダイオードＤ２は遮光してダミー
フォトダイオードとする。ダミーフォトダイオードＤ２
は、その受光面がカーソドのメタル配線３２で覆われ、
カーソド電位で遮光されている。
【００２６】フォトダイオードＤ１，Ｄ２の出力電流
は、電流−電圧変換アンプＡ１，Ａ２でそれぞれ電圧変
換された後、差動アンプであるヒステリシスコンパレー
タ３３で相互に比較され、こうしてフォトダイオードＤ
１からの出力をパルス信号に波形整形することによっ
て、同相のノイズ成分が除去され、高いＣＭＲ特性の出
力が得られている。
は、電流−電圧変換アンプＡ１，Ａ２でそれぞれ電圧変
換された後、差動アンプであるヒステリシスコンパレー
タ３３で相互に比較され、こうしてフォトダイオードＤ
１からの出力をパルス信号に波形整形することによっ
て、同相のノイズ成分が除去され、高いＣＭＲ特性の出
力が得られている。
【００２７】注目すべきは、本発明では、電流−電圧変
換アンプＡ１，Ａ２は、インピーダンス可変回路Ｚ１，
Ｚ２を介して負帰還がそれぞれ行われる非線形増幅のア
ンプであることである。インピーダンス可変回路Ｚ１
は、電流−電圧変換アンプＡ１の出力と負入力との間
に、抵抗Ｒｌおよびダイオード接続されたトランジスタ
Ｑ１の直列回路と、コンデンサＣ１とが相互に並列に設
けられて構成されている。整合性を得るために、ダミー
フォトダイオードＤ２側でも、インピーダンス可変回路
Ｚ２は、電流−電圧変換アンプＡ２の出力と負入力との
間に、抵抗Ｒ２およびダイオード接続されたトランジス
タＱ２の直列回路と、コンデンサＣ２とが相互に並列に
設けられて構成され、Ｒ２＝Ｒ１、Ｑ２＝Ｑ１およびＣ
２＝Ｃ１に形成されている。
換アンプＡ１，Ａ２は、インピーダンス可変回路Ｚ１，
Ｚ２を介して負帰還がそれぞれ行われる非線形増幅のア
ンプであることである。インピーダンス可変回路Ｚ１
は、電流−電圧変換アンプＡ１の出力と負入力との間
に、抵抗Ｒｌおよびダイオード接続されたトランジスタ
Ｑ１の直列回路と、コンデンサＣ１とが相互に並列に設
けられて構成されている。整合性を得るために、ダミー
フォトダイオードＤ２側でも、インピーダンス可変回路
Ｚ２は、電流−電圧変換アンプＡ２の出力と負入力との
間に、抵抗Ｒ２およびダイオード接続されたトランジス
タＱ２の直列回路と、コンデンサＣ２とが相互に並列に
設けられて構成され、Ｒ２＝Ｒ１、Ｑ２＝Ｑ１およびＣ
２＝Ｃ１に形成されている。
【００２８】したがって、フォトダイオードＤ１を流れ
る電流をＩｐｄ、電流−電圧変換アンプＡ１の入力端子
のバイアス電流をＩｂとすると、インピーダンス可変回
路Ｚ１のインピーダンスＺ１は、以下のように表され
る。
る電流をＩｐｄ、電流−電圧変換アンプＡ１の入力端子
のバイアス電流をＩｂとすると、インピーダンス可変回
路Ｚ１のインピーダンスＺ１は、以下のように表され
る。
【００２９】 Ｚ１＝Ｒ１＋（ｋＴ／ｑ）／（Ｉｂ＋Ｉｐｄ） …（１） ただし、ｋはボルツマン定数であり、Ｔは絶対温度であ
り、ｑは素電荷である。
り、ｑは素電荷である。
【００３０】したがって、フォトダイオードＤ１の電流
Ｉｐｄが増加すると、インピーダンスＺ１は減少するの
で、大きな信号が入ってきた場合、電流−電圧変換アン
プＡ１のゲインが低下する。こうして、電流−電圧変換
アンプＡ１は対数圧縮した出力電圧をヒステリシスコン
パレータ３３に与えるので、該ヒステリシスコンパレー
タ３３が電流−電圧変換アンプＡ２からの固定しきい値
で波形整形しても、出力パルス幅の増大を防ぐことがで
きる。また、ダミーフォトダイオードＤ２とフォトダイ
オードＤ１とにノイズによる同相電流が流れた場合、電
流−電圧変換アンプＡ１，Ａ２のゲインが低下するの
で、誤動作がおきにくくなり、高ＣＭＲ特性を実現する
ことができる。
Ｉｐｄが増加すると、インピーダンスＺ１は減少するの
で、大きな信号が入ってきた場合、電流−電圧変換アン
プＡ１のゲインが低下する。こうして、電流−電圧変換
アンプＡ１は対数圧縮した出力電圧をヒステリシスコン
パレータ３３に与えるので、該ヒステリシスコンパレー
タ３３が電流−電圧変換アンプＡ２からの固定しきい値
で波形整形しても、出力パルス幅の増大を防ぐことがで
きる。また、ダミーフォトダイオードＤ２とフォトダイ
オードＤ１とにノイズによる同相電流が流れた場合、電
流−電圧変換アンプＡ１，Ａ２のゲインが低下するの
で、誤動作がおきにくくなり、高ＣＭＲ特性を実現する
ことができる。
【００３１】また、電流−電圧変換アンプＡ１のカット
オフ周波数（帯域）ｆｃは、該電流−電圧変換アンプＡ
１自体の帯域が充分広いとすると、 ｆｃ＝１／（２π・Ｃ１・Ｚ１） …（２） となる。
オフ周波数（帯域）ｆｃは、該電流−電圧変換アンプＡ
１自体の帯域が充分広いとすると、 ｆｃ＝１／（２π・Ｃ１・Ｚ１） …（２） となる。
【００３２】したがって、前記のようにフォトダイオー
ドＤ１の電流Ｉｐｄが増加し、インピーダンスＺ１が減
少すると、カットオフ周波数ｆｃは大きくなる。たとえ
ば、Ｒ１＝５ｋΩ、Ｃ１＝０．３ｐＦ、Ｉｂ＝２μＡ、
Ｉｐｄ＝１μＡ、Ｔ＝３００Ｋとすると、Ｚ１＝１３．
６ｋΩとなり、ｆｃ＝３９ＭＨｚとなる。Ｉｐｄ＝２μ
Ａに増加した場合、Ｚ１＝１１．４５ｋΩ、ｆｃ＝４
６．３ＭＨｚとなる。
ドＤ１の電流Ｉｐｄが増加し、インピーダンスＺ１が減
少すると、カットオフ周波数ｆｃは大きくなる。たとえ
ば、Ｒ１＝５ｋΩ、Ｃ１＝０．３ｐＦ、Ｉｂ＝２μＡ、
Ｉｐｄ＝１μＡ、Ｔ＝３００Ｋとすると、Ｚ１＝１３．
６ｋΩとなり、ｆｃ＝３９ＭＨｚとなる。Ｉｐｄ＝２μ
Ａに増加した場合、Ｚ１＝１１．４５ｋΩ、ｆｃ＝４
６．３ＭＨｚとなる。
【００３３】このようにインピーダンスＺ１を可変する
トランジスタＱ１および抵抗Ｒｌの直列回路に並列にコ
ンデンサＣ１を入れることによって、フォトダイオード
Ｄ１の電流Ｉｐｄに比例して前記式１からインピーダン
スＺ１が低下すると、前記式２から電流−電圧変換アン
プＡ１の帯域が広くなる。この作用によって、入射光量
変動によるパルス幅歪みをさらに低減することが可能と
なる。また、フォトダイオードＤ１の電流Ｉｐｄが流れ
ていないときの電流−電圧変換アンプＡ１の帯域を狭く
することができ、高いＣＭＲ特性を実現するのにも都合
がよい。
トランジスタＱ１および抵抗Ｒｌの直列回路に並列にコ
ンデンサＣ１を入れることによって、フォトダイオード
Ｄ１の電流Ｉｐｄに比例して前記式１からインピーダン
スＺ１が低下すると、前記式２から電流−電圧変換アン
プＡ１の帯域が広くなる。この作用によって、入射光量
変動によるパルス幅歪みをさらに低減することが可能と
なる。また、フォトダイオードＤ１の電流Ｉｐｄが流れ
ていないときの電流−電圧変換アンプＡ１の帯域を狭く
することができ、高いＣＭＲ特性を実現するのにも都合
がよい。
【００３４】本発明の実施の他の形態について、図２お
よび図３に基づいて説明すれば、以下のとおりである。
よび図３に基づいて説明すれば、以下のとおりである。
【００３５】図２は、本発明の実施の他の形態の受光回
路４１の電気的構成を示すブロック図である。この受光
回路４１は前述の受光回路３１に類似し、対応する部分
には同一の参照符号を付して示し、その説明を省略す
る。前述の受光回路３１では、インピーダンス可変回路
Ｚ１，Ｚ２内でインピーダンスの可変を実現するトラン
ジスタＱ１，Ｑ２は、コレクタとベースとの間を接続し
たダイオード構造となっているのに対して、注目すべき
は、この受光回路４１のインピーダンス可変回路Ｚ１
ａ，Ｚ２ａでは、前記コレクタとベースとの間に、抵抗
Ｒ１ａ，Ｒ２ａがそれぞれ介在されており、電流−電圧
変換アンプＡ１，Ａ２は、その周波数特性にピーキング
を有することである。そして、ダミーフォトダイオード
Ｄ２側も整合性を得るために、前記Ｒ２＝Ｒ１ととも
に、Ｒ２ａ＝Ｒ１ａとなっている。
路４１の電気的構成を示すブロック図である。この受光
回路４１は前述の受光回路３１に類似し、対応する部分
には同一の参照符号を付して示し、その説明を省略す
る。前述の受光回路３１では、インピーダンス可変回路
Ｚ１，Ｚ２内でインピーダンスの可変を実現するトラン
ジスタＱ１，Ｑ２は、コレクタとベースとの間を接続し
たダイオード構造となっているのに対して、注目すべき
は、この受光回路４１のインピーダンス可変回路Ｚ１
ａ，Ｚ２ａでは、前記コレクタとベースとの間に、抵抗
Ｒ１ａ，Ｒ２ａがそれぞれ介在されており、電流−電圧
変換アンプＡ１，Ａ２は、その周波数特性にピーキング
を有することである。そして、ダミーフォトダイオード
Ｄ２側も整合性を得るために、前記Ｒ２＝Ｒ１ととも
に、Ｒ２ａ＝Ｒ１ａとなっている。
【００３６】したがって、前記式１は、 Ｚ１＝Ｒ１＋Ｒ１ａ／ｈＦＥ（Ｑ１）＋（ｋＴ／ｑ）／（Ｉｂ＋Ｉｐｄ） …（３） のように表される。ｈＦＥ（Ｑ１）は、トランジスタＱ
１の電流増幅率である。この電流増幅率ｈＦＥは、周波
数特性を有し、以下の複素表現で表される。
１の電流増幅率である。この電流増幅率ｈＦＥは、周波
数特性を有し、以下の複素表現で表される。
【００３７】 ｈＦＥ（ｊｆ）＝ｈＦＥ０／（１＋ｈＦＥ０・（ｆ／ｆＴｈ）・ｊ）…（４） ここで、ｆＴｈは、遷移周波数と呼ばれ、ｈＦＥ＝１と
なる周波数である。
なる周波数である。
【００３８】一方、ゲイン抵抗のインピーダンスは、Ｚ
１とＣ１とを並列接続した値になり、周波数特性を持つ
ことになる。
１とＣ１とを並列接続した値になり、周波数特性を持つ
ことになる。
【００３９】 ゲイン抵抗＝Ｚ１//Ｃ１＝Ｚ１／（１＋２π・ｆ・Ｃ１・ｊ） …（５） この計算は非常に複雑であるけれども、たとえばＲ１＝
５ｋΩ、Ｒ１ａ＝１０ｋΩ、Ｃ１＝０．３ｐＦ、Ｉｂ＝
２μＡ、Ｉｐｄ＝５μＡ、Ｔ＝３００Ｋ、ｈＦＥ０＝１
００、ｆＴｈ＝１ＧＨｚとして、前記式５からゲイン抵
抗の周波数特性を計算すると、図３（ａ）で示すように
なり、ピーキングが発生する。抵抗Ｒ１ａの値を小さく
すると、前記ピーキングはなくなる。
５ｋΩ、Ｒ１ａ＝１０ｋΩ、Ｃ１＝０．３ｐＦ、Ｉｂ＝
２μＡ、Ｉｐｄ＝５μＡ、Ｔ＝３００Ｋ、ｈＦＥ０＝１
００、ｆＴｈ＝１ＧＨｚとして、前記式５からゲイン抵
抗の周波数特性を計算すると、図３（ａ）で示すように
なり、ピーキングが発生する。抵抗Ｒ１ａの値を小さく
すると、前記ピーキングはなくなる。
【００４０】したがって、前記インピーダンス可変回路
Ｚ１を用いた電流−電圧変換アンプＡ１の周波数特性を
図３（ｂ）において参照符α１で示すとき、このインピ
ーダンス可変回路Ｚ１ａを用いた場合には、周波数が高
くなるとｈＦＥ（Ｑ１）が小さくなってゆき、インピー
ダンスＺ１が大きくなるので、周波数特性には、前記式
２から、参照符α２で示すように、カットオフ周波数ｆ
ｃ付近にゲインのピーキングが発生する。これによっ
て、前記フォトダイオードＤ１の電流Ｉｐｄに対する帯
域の延び率が大きくなり、該電流Ｉｐｄのばらつきによ
るによるパルス幅歪みをさらに小さくすることができ
る。
Ｚ１を用いた電流−電圧変換アンプＡ１の周波数特性を
図３（ｂ）において参照符α１で示すとき、このインピ
ーダンス可変回路Ｚ１ａを用いた場合には、周波数が高
くなるとｈＦＥ（Ｑ１）が小さくなってゆき、インピー
ダンスＺ１が大きくなるので、周波数特性には、前記式
２から、参照符α２で示すように、カットオフ周波数ｆ
ｃ付近にゲインのピーキングが発生する。これによっ
て、前記フォトダイオードＤ１の電流Ｉｐｄに対する帯
域の延び率が大きくなり、該電流Ｉｐｄのばらつきによ
るによるパルス幅歪みをさらに小さくすることができ
る。
【００４１】本発明の実施のさらに他の形態について、
図４および図５ならびに前記図９に基づいて説明すれ
ば、以下のとおりである。
図４および図５ならびに前記図９に基づいて説明すれ
ば、以下のとおりである。
【００４２】図４は、本発明の実施のさらに他の形態の
受光回路５１の電気的構成を示すブロック図である。こ
の受光回路５１は前述の受光回路３１，４１に類似し、
対応する部分には同一の参照符号を付して示し、その説
明を省略する。注目すべきは、この受光回路５１では、
フォトダイオードＤ１ａ側の電流−電圧変換アンプＡ１
の出力に、受信感度を調整するためのオフセット回路５
２を設けていることである。したがって、前述のように
フォトダイオードＤ１ａ側とダミーフォトダイオードＤ
２側とで、電流−電圧変換アンプＡ１，Ａ２間やインピ
ーダンス可変回路Ｚ１，Ｚ２（Ｚ１ａ，Ｚ２ａ）間で整
合が取れているために、それらの出力間に若干の不整合
が生じる。
受光回路５１の電気的構成を示すブロック図である。こ
の受光回路５１は前述の受光回路３１，４１に類似し、
対応する部分には同一の参照符号を付して示し、その説
明を省略する。注目すべきは、この受光回路５１では、
フォトダイオードＤ１ａ側の電流−電圧変換アンプＡ１
の出力に、受信感度を調整するためのオフセット回路５
２を設けていることである。したがって、前述のように
フォトダイオードＤ１ａ側とダミーフォトダイオードＤ
２側とで、電流−電圧変換アンプＡ１，Ａ２間やインピ
ーダンス可変回路Ｚ１，Ｚ２（Ｚ１ａ，Ｚ２ａ）間で整
合が取れているために、それらの出力間に若干の不整合
が生じる。
【００４３】このため、通常は、フォトダイオードＤ１
ａとダミーフォトダイオードＤ２との面積は、前述の図
９のように相互に等しく形成されるのに対して、前記不
整合をキャンセルするように、図５で示すように、相互
に異なる面積に形成される。その面積比は、１：０．９
程度である。これによって、最もＣＭＲ特性が良くなる
ように受光回路５１を構成することができる。
ａとダミーフォトダイオードＤ２との面積は、前述の図
９のように相互に等しく形成されるのに対して、前記不
整合をキャンセルするように、図５で示すように、相互
に異なる面積に形成される。その面積比は、１：０．９
程度である。これによって、最もＣＭＲ特性が良くなる
ように受光回路５１を構成することができる。
【００４４】
【発明の効果】本発明の光結合装置は、以上のように、
フォトカプラなどとして実現される光結合装置におい
て、受光素子で光電変換された光電流を増幅するための
電流−電圧変換アンプの負帰還回路に、入力光電流のレ
ベルに対応してインピーダンスが変化するインピーダン
ス可変手段を設け、該電流−電圧変換アンプのゲイン
を、前記入力光電流が小さいときは大きくし、入力光電
流が大きくなると小さくする。
フォトカプラなどとして実現される光結合装置におい
て、受光素子で光電変換された光電流を増幅するための
電流−電圧変換アンプの負帰還回路に、入力光電流のレ
ベルに対応してインピーダンスが変化するインピーダン
ス可変手段を設け、該電流−電圧変換アンプのゲイン
を、前記入力光電流が小さいときは大きくし、入力光電
流が大きくなると小さくする。
【００４５】それゆえ、電流−電圧変換アンプからの出
力を同じしきい値で波形整形しても、光量によるパルス
幅歪みを最小限に抑えることができ、前記パルスの伝送
レートを高速化することができる。また、２次側回路を
２組設け、前記受光素子をフォトダイオードとダミーフ
ォトダイオードとして、同相雑音信号を除去するように
した構成では、ノイズによる同相電流に対しては電流−
電圧変換アンプのゲインが共に低下するので、誤動作が
おきにくくなり、ＣＭＲ特性を高くすることができる。
力を同じしきい値で波形整形しても、光量によるパルス
幅歪みを最小限に抑えることができ、前記パルスの伝送
レートを高速化することができる。また、２次側回路を
２組設け、前記受光素子をフォトダイオードとダミーフ
ォトダイオードとして、同相雑音信号を除去するように
した構成では、ノイズによる同相電流に対しては電流−
電圧変換アンプのゲインが共に低下するので、誤動作が
おきにくくなり、ＣＭＲ特性を高くすることができる。
【００４６】また、本発明の光結合装置は、以上のよう
に、前記インピーダンス可変手段を、第１の抵抗および
トランジスタの直列回路と、コンデンサとを前記電流−
電圧変換アンプの出力と負入力との間に相互に並列に設
けるとともに、前記トランジスタのコレクタとベースと
の間に第２の抵抗を設けて構成する。
に、前記インピーダンス可変手段を、第１の抵抗および
トランジスタの直列回路と、コンデンサとを前記電流−
電圧変換アンプの出力と負入力との間に相互に並列に設
けるとともに、前記トランジスタのコレクタとベースと
の間に第２の抵抗を設けて構成する。
【００４７】それゆえ、入力光電流の周波数が高くなる
とインピーダンス可変手段のトランジスタの電流増幅率
が小さくなってゆき、該インピーダンス可変手段のイン
ピーダンスが大きくなるので、電流−電圧変換アンプの
周波数特性にはカットオフ周波数付近にゲインのピーキ
ングが発生し、前記光電流に対する帯域の延び率が大き
くなり、該光電流のばらつきによるによるパルス幅歪み
をさらに小さくすることができる。
とインピーダンス可変手段のトランジスタの電流増幅率
が小さくなってゆき、該インピーダンス可変手段のイン
ピーダンスが大きくなるので、電流−電圧変換アンプの
周波数特性にはカットオフ周波数付近にゲインのピーキ
ングが発生し、前記光電流に対する帯域の延び率が大き
くなり、該光電流のばらつきによるによるパルス幅歪み
をさらに小さくすることができる。
【００４８】さらにまた、本発明の光結合装置は、以上
のように、フォトダイオードにダミーフォトダイオード
を設け、それらに個別に対応する電流−電圧変換アンプ
の出力の差分を求めることで同相雑音信号を除去し、高
ＣＭＲ特性を得るようにした構成において、受信感度の
調整のために設けたオフセット回路による出力の不整合
を、フォトダイオードとダミーフォトダイオードとの面
積比を調整することでキャンセルする。
のように、フォトダイオードにダミーフォトダイオード
を設け、それらに個別に対応する電流−電圧変換アンプ
の出力の差分を求めることで同相雑音信号を除去し、高
ＣＭＲ特性を得るようにした構成において、受信感度の
調整のために設けたオフセット回路による出力の不整合
を、フォトダイオードとダミーフォトダイオードとの面
積比を調整することでキャンセルする。
【００４９】それゆえ、受信感度の調整を、問題なく行
うことができる。
うことができる。
【図１】本発明の実施の一形態の受光回路の電気的構成
を示すブロック図である。
を示すブロック図である。
【図２】本発明の実施の他の形態の受光回路の電気的構
成を示すブロック図である。
成を示すブロック図である。
【図３】前記図１および図２の受光回路における電流−
電圧変換アンプの周波数特性を示すグラフである。
電圧変換アンプの周波数特性を示すグラフである。
【図４】本発明の実施のさらに他の形態の受光回路の電
気的構成を示すブロック図である。
気的構成を示すブロック図である。
【図５】前記図４の受光回路におけるフォトダイオード
およびダミーフォトダイオードの形状を示す正面図であ
る。
およびダミーフォトダイオードの形状を示す正面図であ
る。
【図６】一般的なフォトカプラの構造を示す断面図であ
る。
る。
【図７】典型的な従来技術のフォトカプラの電気的構成
を示すブロック図である。
を示すブロック図である。
【図８】他の従来技術である受光回路の電気的構成を示
すブロック図である。
すブロック図である。
【図９】前記図８の受光回路におけるフォトダイオード
およびダミーフォトダイオードの形状を示す正面図であ
る。
およびダミーフォトダイオードの形状を示す正面図であ
る。
【図１０】フォトカプラへ印加されるノイズおよびそれ
によるフォトダイオードの出力波形を示す図である。
によるフォトダイオードの出力波形を示す図である。
１ フォトカプラ ２ １次側の端子 ３ 発光集積回路 ４ 受光集積回路 ５ ２次側の端子 ６，７ エポキシ樹脂 ３１，４１，５１ 受光回路 ３２ メタル配線 ３３ ヒステリシスコンパレータ ５２ オフセット回路 Ａ１，Ａ２ 電流−電圧変換アンプ Ｃ１，Ｃ２ コンデンサ Ｄ１，Ｄ１ａ フォトダイオード（受光素子） Ｄ２ ダミーフォトダイオード Ｑ１，Ｑ２ トランジスタ Ｒｌ，Ｒ２ 抵抗（第１の抵抗） Ｒ１ａ，Ｒ２ａ 抵抗（第２の抵抗） Ｚ１，Ｚ２；Ｚ１ａ，Ｚ２ａ インピーダンス可変回
路
路
Claims (3)
- 【請求項１】１次側回路では入力された電気信号を発光
素子で光信号に変換し、２次側回路では前記発光素子に
近接して対向配置される受光素子で受光した前記光信号
を電気信号に変換して出力するようにした光結合装置に
おいて、 前記２次側回路では、前記受光素子で光電変換された光
電流を増幅するための電流−電圧変換アンプの負帰還回
路に、入力光電流のレベルに対応してインピーダンスが
変化するインピーダンス可変手段を備え、該インピーダ
ンス可変手段によって、前記入力光電流のレベルが大き
くなる程、電流−電圧変換アンプのゲインを低下するこ
とを特徴とする光結合装置。 - 【請求項２】前記インピーダンス可変手段は、第１の抵
抗およびトランジスタの直列回路と、コンデンサとが前
記電流−電圧変換アンプの出力と負入力との間に相互に
並列に設けられるとともに、前記トランジスタのコレク
タとベースとの間に設けられる第２の抵抗を備えて構成
されることを特徴とする請求項１記載の光結合装置。 - 【請求項３】前記受光素子を同相雑音信号を除去するた
めにフォトダイオードとダミーフォトダイオードとで構
成し、それらに個別に対応する前記電流−電圧変換アン
プの内、フォトダイオード側の電流−電圧変換アンプの
出力に受信感度を調整するためのオフセット回路を設
け、 前記オフセット回路による電流−電圧変換アンプの出力
の不整合をキャンセルするように、前記フォトダイオー
ドとダミーフォトダイオードとを相互に異なる面積に形
成することを特徴とする請求項１または２記載の光結合
装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153082A JP3775574B2 (ja) | 2001-05-22 | 2001-05-22 | 光結合装置 |
| EP02009578A EP1261152A3 (en) | 2001-05-22 | 2002-04-26 | Optical coupling device and light-receiving circuit of same |
| US10/134,435 US6841771B2 (en) | 2001-05-22 | 2002-04-30 | Optical coupling device and light-receiving circuit of same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153082A JP3775574B2 (ja) | 2001-05-22 | 2001-05-22 | 光結合装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353495A true JP2002353495A (ja) | 2002-12-06 |
| JP3775574B2 JP3775574B2 (ja) | 2006-05-17 |
Family
ID=18997657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001153082A Expired - Lifetime JP3775574B2 (ja) | 2001-05-22 | 2001-05-22 | 光結合装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6841771B2 (ja) |
| EP (1) | EP1261152A3 (ja) |
| JP (1) | JP3775574B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007109944A (ja) * | 2005-10-14 | 2007-04-26 | Toshiba Corp | 受信装置 |
| JP2007115908A (ja) * | 2005-10-20 | 2007-05-10 | Nec Electronics Corp | 光結合装置 |
| US7605358B2 (en) | 2004-07-22 | 2009-10-20 | Hamamatsu Photonics K.K. | Photodetector having dual photodiode and gain adjusting amplifiers |
| KR100958028B1 (ko) | 2008-02-13 | 2010-05-17 | 삼성모바일디스플레이주식회사 | 광센서 및 그를 이용한 평판표시장치 |
| US10969244B2 (en) | 2018-03-23 | 2021-04-06 | Renesas Electronics Corporation | Semiconductor device |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7620330B2 (en) * | 2003-06-05 | 2009-11-17 | Tom Faska | Optical receiver device and method |
| US7406268B2 (en) | 2003-08-27 | 2008-07-29 | Avago Technologies Limited | Optical receiver circuit |
| US6952005B2 (en) * | 2003-12-19 | 2005-10-04 | Infineon Technologies Ag | Optical receiver circuit |
| US7421213B2 (en) * | 2003-12-19 | 2008-09-02 | Avago Technologies Limited | Optical receiver control device with a switchable bandwidth |
| US7263342B2 (en) * | 2004-08-30 | 2007-08-28 | Wilinx, Inc. | High frequency wireless receiver circuits and methods |
| DE502004007397D1 (de) * | 2004-10-15 | 2008-07-31 | Avago Tech Fiber Ip Sg Pte Ltd | Empfangsschaltung für eine optische Empfangseinrichtung |
| JP2006294682A (ja) * | 2005-04-06 | 2006-10-26 | Sharp Corp | 光電変換装置および電子機器 |
| JP4907914B2 (ja) * | 2005-07-12 | 2012-04-04 | 浜松ホトニクス株式会社 | 光検出回路 |
| US7363603B2 (en) * | 2005-09-13 | 2008-04-22 | International Business Machines Corporation | Method and system for case-splitting on nodes in a symbolic simulation framework |
| JP2007122841A (ja) * | 2005-10-31 | 2007-05-17 | Sharp Corp | 受光アンプ回路及び光ピックアップ装置 |
| US20070252125A1 (en) * | 2006-05-01 | 2007-11-01 | Jewett Cameron Lumber Corporation | Modular fencing system |
| US20080002993A1 (en) * | 2006-06-30 | 2008-01-03 | Kirkpatrick Peter E | Optical receiver with dual photodetector for common mode noise suppression |
| KR100972033B1 (ko) * | 2008-08-13 | 2010-07-23 | 한국전자통신연구원 | 전치 증폭기와 후치 증폭기가 단일로 집적된 기가비트 수동형 광 네트워크용 버스트 모드 수신기 |
| CN101769791B (zh) * | 2008-12-30 | 2011-11-09 | 达尔科技股份有限公司 | 一种线性光感应装置 |
| CN101776477B (zh) * | 2009-01-14 | 2012-07-18 | 达尔科技股份有限公司 | 光感应装置 |
| JP2012231272A (ja) * | 2011-04-26 | 2012-11-22 | Toshiba Corp | 受信回路 |
| JP5734784B2 (ja) | 2011-08-05 | 2015-06-17 | 株式会社東芝 | 光結合装置 |
| US9246450B2 (en) * | 2013-08-19 | 2016-01-26 | Texas Instruments Incorporated | Apparatus and method for testing of successful operation of transimpedance amplifiers |
| WO2018044190A1 (ru) * | 2016-08-31 | 2018-03-08 | Алексей Витальевич БЫКОВ | Оптически развязанный драйвер силового ключа с защитой от высоковольтной синфазной помехи. |
| JP7249185B2 (ja) * | 2019-03-26 | 2023-03-30 | セイコーグループ株式会社 | 光ラッチ回路及び電子装置 |
| GB2610887B (en) * | 2022-03-25 | 2023-12-27 | Hilight Semiconductor Ltd | Opto-electonic assemblies |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3902060A (en) * | 1972-04-04 | 1975-08-26 | Westinghouse Electric Corp | Self-optimizing biasing feedback for photo-electric transmission systems |
| US3978343A (en) * | 1975-06-30 | 1976-08-31 | National Semiconductor Corporation | Optically coupled isolator circuit having increased common mode rejection |
| JP2531070B2 (ja) * | 1992-11-18 | 1996-09-04 | 日本電気株式会社 | フォトカプラ |
| JP3005403B2 (ja) | 1993-10-05 | 2000-01-31 | 群馬日本電気株式会社 | 磁気ヘッド |
| JPH098563A (ja) * | 1995-06-20 | 1997-01-10 | Nec Miyagi Ltd | 光受信前置増幅器 |
| JP2689967B2 (ja) | 1995-09-22 | 1997-12-10 | 日本電気株式会社 | 受光集積回路 |
| JP2770810B2 (ja) | 1995-12-28 | 1998-07-02 | 日本電気株式会社 | 受光素子 |
| US5952883A (en) * | 1996-10-25 | 1999-09-14 | Nec Corporation | Circuit arrangement for amplifying an electrical signal converted from an optical signal |
| US5828178A (en) * | 1996-12-09 | 1998-10-27 | Tir Systems Ltd. | High intensity discharge lamp color |
| US5949085A (en) * | 1997-01-29 | 1999-09-07 | Xircom, Inc. | Ratiometric compensated optical isolation coupler |
| JPH11316245A (ja) * | 1998-05-01 | 1999-11-16 | Ando Electric Co Ltd | 電気光学サンプリングオシロスコープ |
| US6246284B1 (en) * | 2000-02-15 | 2001-06-12 | Oki Electric Industry Co., Ltd. | Negative feedback amplifier with automatic gain control function |
-
2001
- 2001-05-22 JP JP2001153082A patent/JP3775574B2/ja not_active Expired - Lifetime
-
2002
- 2002-04-26 EP EP02009578A patent/EP1261152A3/en not_active Withdrawn
- 2002-04-30 US US10/134,435 patent/US6841771B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7605358B2 (en) | 2004-07-22 | 2009-10-20 | Hamamatsu Photonics K.K. | Photodetector having dual photodiode and gain adjusting amplifiers |
| JP2007109944A (ja) * | 2005-10-14 | 2007-04-26 | Toshiba Corp | 受信装置 |
| JP4568205B2 (ja) * | 2005-10-14 | 2010-10-27 | 株式会社東芝 | 受信装置 |
| JP2007115908A (ja) * | 2005-10-20 | 2007-05-10 | Nec Electronics Corp | 光結合装置 |
| US7476890B2 (en) | 2005-10-20 | 2009-01-13 | Nec Electronics Corporation | Optical coupling device with a detecting element in the driver that provides uniform intensity of an optical signal |
| KR100958028B1 (ko) | 2008-02-13 | 2010-05-17 | 삼성모바일디스플레이주식회사 | 광센서 및 그를 이용한 평판표시장치 |
| US8749537B2 (en) | 2008-02-13 | 2014-06-10 | Samsung Display Co., Ltd. | Photo sensor and flat panel display device using thereof |
| US10969244B2 (en) | 2018-03-23 | 2021-04-06 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1261152A2 (en) | 2002-11-27 |
| US20020175272A1 (en) | 2002-11-28 |
| EP1261152A3 (en) | 2005-07-13 |
| JP3775574B2 (ja) | 2006-05-17 |
| US6841771B2 (en) | 2005-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3775574B2 (ja) | 光結合装置 | |
| JP4005401B2 (ja) | 増幅回路及び光通信装置 | |
| US7755020B2 (en) | Light receiving circuit and light coupling device | |
| US9054655B2 (en) | Transimpedance amplifier | |
| JP5459424B2 (ja) | 光受信回路用信号増幅器 | |
| CN106656061B (zh) | 一种跨阻放大器 | |
| CN102916655B (zh) | 光耦合装置 | |
| US6832054B2 (en) | High speed optical receiver implemented in one chip | |
| JP2016052016A (ja) | 光受信回路および光結合装置 | |
| US7262655B2 (en) | High bandwidth resistor | |
| US20040189387A1 (en) | Frequency characteristics-variable amplifying circuit and semiconductor integrated circuit device | |
| US20230011340A1 (en) | Receiver circuit for optical communication | |
| US20090084942A1 (en) | Light receiving circuit | |
| EP0525807B1 (en) | Opto-electronic integrated circuit | |
| US20130181771A1 (en) | Light receiving circuit and photo-coupling type insulated circuit | |
| JP7419770B2 (ja) | 光受信用回路および光受信器 | |
| EP0387416B1 (en) | Integrated light-receiving semiconductor device | |
| JP2003032050A (ja) | プリアンプ回路 | |
| JP4092243B2 (ja) | 光増幅回路 | |
| KR100509907B1 (ko) | 포토 다이오드 회로 | |
| JPH09260960A (ja) | 光受信用増幅器 | |
| KR102680754B1 (ko) | 테스트 회로를 포함하는 광전 소자 | |
| US20230291366A1 (en) | Transimpedance amplifier circuits and devices | |
| JPH0348522A (ja) | 光受信回路 | |
| JPH04225611A (ja) | 広ダイナミックレンジ受光回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051011 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |