JPS63163175A - 尖頭値保持回路 - Google Patents
尖頭値保持回路Info
- Publication number
- JPS63163175A JPS63163175A JP31086186A JP31086186A JPS63163175A JP S63163175 A JPS63163175 A JP S63163175A JP 31086186 A JP31086186 A JP 31086186A JP 31086186 A JP31086186 A JP 31086186A JP S63163175 A JPS63163175 A JP S63163175A
- Authority
- JP
- Japan
- Prior art keywords
- peak value
- voltage
- transistor
- value holding
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 238000010586 diagram Methods 0.000 description 7
- 230000001052 transient effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、尖頭値保持回路に関する。
第４図に従来の尖頭値保持回路の６例を示す。
本復未例は、電源１１を有し、入力端子３０に信号が入
力され、入力端子３０と尖頭値保持出力端子３１との電
位差がトランジスタ１が導通するに足シるベース、エミ
ッタ間電圧以上になるときトランジスタ１は導通する。
力され、入力端子３０と尖頭値保持出力端子３１との電
位差がトランジスタ１が導通するに足シるベース、エミ
ッタ間電圧以上になるときトランジスタ１は導通する。
トランジスタ２及びトランジスタ３は、トランジスタ３
のベースに接続される基準電圧源７の電圧とトランジス
タ２のベース電圧との電位差によって電流源９の電流を
トランジスタ２又はトランジスタ３に切シ替える電流ス
イッチを構成する。
のベースに接続される基準電圧源７の電圧とトランジス
タ２のベース電圧との電位差によって電流源９の電流を
トランジスタ２又はトランジスタ３に切シ替える電流ス
イッチを構成する。
トランジスタ４、ダイオード５及びダイオード６は入力
信号電圧をトランジスタ２．３の電流スイッチが基準電
圧源７と比較し得る電圧までレベルシフトする。電流源
１０はトランジスタ４、ダイオード５及びダイオード６
にバイアス電流を流すためにある。コンデンサ８は尖頭
値保持出力端子３１に接続され、トランジスタ１が導通
するときトランジスタ１からの電流によって充電され尖
頭値を保持する。
信号電圧をトランジスタ２．３の電流スイッチが基準電
圧源７と比較し得る電圧までレベルシフトする。電流源
１０はトランジスタ４、ダイオード５及びダイオード６
にバイアス電流を流すためにある。コンデンサ８は尖頭
値保持出力端子３１に接続され、トランジスタ１が導通
するときトランジスタ１からの電流によって充電され尖
頭値を保持する。
第５図は第４図の各部の波形を示す。入力端子３０の入
力信号がトランジスタ４．ダイオード５及びダイ万一ド
６によってレベルシフトされたトランジスタ２のペース
電圧を波形Ｓ５に示し、基準電圧源７の電圧を波形Ｓ５
と同電圧軸で波形Ｓ６に示し、尖頭値保持出力端子３１
の出力波形を波形Ｓ７に示し、トランジスタ２のコレク
タ電流波形を波形Ｓ８に示す。
力信号がトランジスタ４．ダイオード５及びダイ万一ド
６によってレベルシフトされたトランジスタ２のペース
電圧を波形Ｓ５に示し、基準電圧源７の電圧を波形Ｓ５
と同電圧軸で波形Ｓ６に示し、尖頭値保持出力端子３１
の出力波形を波形Ｓ７に示し、トランジスタ２のコレク
タ電流波形を波形Ｓ８に示す。
第４図及び第５図を用いて従来の尖頭値保持回路の動作
を説明する。第５図における時間Ｔ５においては、入力
端子３０の入力信号電圧が尖頭値保持出力端子３１の電
圧よシ高くなり、トランジスタ１は導通し、入力信号電
圧に比例してコンテンｖ８は充電される。第５図の時間
Ｔ５においてコンテン＋ｊ８の充電が完了し、時間Ｔ
６においてはトランジスタ１は非導通状態となり、コン
テン＋ｊ８に充電された電荷はトランジスタ２のコレク
タ電流として放電される。
を説明する。第５図における時間Ｔ５においては、入力
端子３０の入力信号電圧が尖頭値保持出力端子３１の電
圧よシ高くなり、トランジスタ１は導通し、入力信号電
圧に比例してコンテンｖ８は充電される。第５図の時間
Ｔ５においてコンテン＋ｊ８の充電が完了し、時間Ｔ
６においてはトランジスタ１は非導通状態となり、コン
テン＋ｊ８に充電された電荷はトランジスタ２のコレク
タ電流として放電される。
トランジスタ１の非導通時のエミッタから見たインピー
ダンスを”５ｏｆｆｓ ）ランジスタ２の導通時のコ
レクタから見たインピーダンスをＲ’ｃｏｎ、コンデン
サ８の容量をＣとし、時間Ｔ５に充電されたコンデンサ
８の両端の電圧のピーク値をＶｐ−。
ダンスを”５ｏｆｆｓ ）ランジスタ２の導通時のコ
レクタから見たインピーダンスをＲ’ｃｏｎ、コンデン
サ８の容量をＣとし、時間Ｔ５に充電されたコンデンサ
８の両端の電圧のピーク値をＶｐ−。
とすれば、コンテンｖ８の両端の電圧の過渡応答■Ｔ６
は、時間ｔの指数関数として式（１）で表わされるＯ 時間Ｔ７においては、トランジスタ１及びトランジスタ
２は非導通状態となシ、トランジスタ２の非導通時のコ
レクタから見たインピーダンスをＲｃｏｆｆとし、時間
Ｔ６までのコンテン＋ｊ８の両端の電圧を■６とすれば
、コンテン＋ｊ８の両端の電圧の過渡応答ＶＴ７は、式
（２）で表わされる。
は、時間ｔの指数関数として式（１）で表わされるＯ 時間Ｔ７においては、トランジスタ１及びトランジスタ
２は非導通状態となシ、トランジスタ２の非導通時のコ
レクタから見たインピーダンスをＲｃｏｆｆとし、時間
Ｔ６までのコンテン＋ｊ８の両端の電圧を■６とすれば
、コンテン＋ｊ８の両端の電圧の過渡応答ＶＴ７は、式
（２）で表わされる。
時間Ｔ８においては、トランジスタ１は非導通状態、ト
ランジスタ２は導通状態となシ、時間Ｔ７までのコンテ
ン＋ｊ８の両端の電圧をｖ７とすれば、コンテン＋ｊ８
の両端の電圧の過渡応答■Ｔ８は、時間Ｔ６の式（１）
と等しいｅｘｐ項の指数関数式（３）で表わされる。
ランジスタ２は導通状態となシ、時間Ｔ７までのコンテ
ン＋ｊ８の両端の電圧をｖ７とすれば、コンテン＋ｊ８
の両端の電圧の過渡応答■Ｔ８は、時間Ｔ６の式（１）
と等しいｅｘｐ項の指数関数式（３）で表わされる。
式（１）、式（２）及び式（３）は放電を表わしている
が、通常トランジスタのコレクタから見たインピーダン
スは導通時のＲ６ｏｎが数十Ωから数百Ω、非導通時の
Ｒ６ｏｆｆが数十にΩから数百にΩであり、式（４）に
示す関係が成シ立つ。
が、通常トランジスタのコレクタから見たインピーダン
スは導通時のＲ６ｏｎが数十Ωから数百Ω、非導通時の
Ｒ６ｏｆｆが数十にΩから数百にΩであり、式（４）に
示す関係が成シ立つ。
Ｒｃｏｆｆ ’：＞ Ｒｃｏｎ ・
・・・・・・・・（４）式（４１より、式（１）１式（
２）及び式（３）のｅｘｐ項は式（５）の関係になる。
・・・・・・・・（４）式（４１より、式（１）１式（
２）及び式（３）のｅｘｐ項は式（５）の関係になる。
Ｒｓｏｆｆ ／／ Ｒｃｏｎ−Ｃ＜＜ Ｒｓｏｆｆ ／
’ Ｒｃｏｆｆ・Ｃ・・・・・・・・・（５） 式（５）よシ、式＋１１、式（２）及び式（３）は式（
６）の関係になる。
’ Ｒｃｏｆｆ・Ｃ・・・・・・・・・（５） 式（５）よシ、式＋１１、式（２）及び式（３）は式（
６）の関係になる。
ＶＴ６ ＋ ＶＴ８ ）ＶＴ７ ・・
・・・・・・・（６）すなわち、時間Ｔ５の間にコンテ
ンｖ８に充電された電荷は、時間Ｔ７に放電される量に
対し、時間Ｔ６及び時間Ｔ８に放電される量が支配的で
ある。
・・・・・・・（６）すなわち、時間Ｔ５の間にコンテ
ンｖ８に充電された電荷は、時間Ｔ７に放電される量に
対し、時間Ｔ６及び時間Ｔ８に放電される量が支配的で
ある。
上述した従来の尖頭値保持回路は、時間Ｔ５にコンデン
サ８に充電された電荷が時間Ｔ６及び時間Ｔ８にトラン
ジスタ２が導通状態にあるために式（１）及び式（３）
で示す指数関数で放電し、尖頭値保持誤差が大きいとい
う欠点がある。
サ８に充電された電荷が時間Ｔ６及び時間Ｔ８にトラン
ジスタ２が導通状態にあるために式（１）及び式（３）
で示す指数関数で放電し、尖頭値保持誤差が大きいとい
う欠点がある。
上述した従来の尖頭値保持回路に対し、本発明は尖頭値
保持出力を基準電圧として用いることにより、放電に支
配的な時間を短かくし、尖頭値保持の放電による保持誤
差を減少させる独創的内容を有する。
保持出力を基準電圧として用いることにより、放電に支
配的な時間を短かくし、尖頭値保持の放電による保持誤
差を減少させる独創的内容を有する。
本発明の尖頭値保持回路は、入力信号の尖頭値保持用の
コンデンサと、前記入力信号の電位が前記コンデンサの
一方の電極の電位よシ高い時に前記コンデンサを充電さ
せる第１のスイッチと、前記コンデンサの一方の電極の
電位が前記入力信号の電位より高い時に前記第１のスイ
ッチを遮断させる第２のスイッチとを含み、前記コンデ
ンサの一方の電極から尖頭値保持出力を得ることを特徴
とする。
コンデンサと、前記入力信号の電位が前記コンデンサの
一方の電極の電位よシ高い時に前記コンデンサを充電さ
せる第１のスイッチと、前記コンデンサの一方の電極の
電位が前記入力信号の電位より高い時に前記第１のスイ
ッチを遮断させる第２のスイッチとを含み、前記コンデ
ンサの一方の電極から尖頭値保持出力を得ることを特徴
とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の回路接続図である。第
４図と同一構成要素には同一参照数字が付しである。
４図と同一構成要素には同一参照数字が付しである。
入力端子３０に信号が入力され、入力端子３０と尖頭値
保持出力端子３１との電位差がトランジスタ１が導通す
るに足シるベース、エミッタ間電圧以上になるとき、第
１のスイッチであるトランジスタ１は導通する。トラン
ジスタ２及びトランジスタ３は、電流スイッチを構成し
、尖頭値保持出力端子３１の電圧をトランジスタ１２、
ダイオード１３及び抵抗１４によってレベルシフトされ
た電圧と、入力端子３００Å力信号電圧をトランジスタ
４、ダイオード５及びダイオード６によってレベルシフ
トされた電圧との電位差によって電流源９の電流を第２
のスイッチであるトランジスタ２又はトランジスタ３に
切シ替える。電流源１０はトランジスタ４、ダイオード
５及びダイオード６にバイアス電流を流し、電流源１５
ばトランジスタ１２、ダイオード１３及び抵抗１４にバ
イアス電流を流すためにある。コンデン′＋ｊ８は尖頭
値保持出力端子３１に接続され、トランジスタ１が導通
時に充電され尖頭値を保持する。
保持出力端子３１との電位差がトランジスタ１が導通す
るに足シるベース、エミッタ間電圧以上になるとき、第
１のスイッチであるトランジスタ１は導通する。トラン
ジスタ２及びトランジスタ３は、電流スイッチを構成し
、尖頭値保持出力端子３１の電圧をトランジスタ１２、
ダイオード１３及び抵抗１４によってレベルシフトされ
た電圧と、入力端子３００Å力信号電圧をトランジスタ
４、ダイオード５及びダイオード６によってレベルシフ
トされた電圧との電位差によって電流源９の電流を第２
のスイッチであるトランジスタ２又はトランジスタ３に
切シ替える。電流源１０はトランジスタ４、ダイオード
５及びダイオード６にバイアス電流を流し、電流源１５
ばトランジスタ１２、ダイオード１３及び抵抗１４にバ
イアス電流を流すためにある。コンデン′＋ｊ８は尖頭
値保持出力端子３１に接続され、トランジスタ１が導通
時に充電され尖頭値を保持する。
第２図は第１図の各部の波形を示す。入力端子３０の入
力信号がトランジスタ４、ダイオード５及びダイオード
６によってレベルシフトされたトランジスタ２のベース
電圧波形を波形Ｓ１に示し、尖頭値保持出力波形が、ト
ランジスタ１２、ダイオード１３及び抵抗１４によって
レベルシフトされたトランジスタ３０ベース電圧波形を
波形Ｓ１と同電圧軸で波形Ｓ２に示す。波形Ｓ２で示さ
れるトランジスタ３のベース電圧は波形Ｓ１で示される
トランジスタ２のベース電圧に対し、トランジスタ２が
導通するに足ｐる電圧差になるよりに抵抗１４によって
調整する。波形Ｓ３に尖頭値保持出力端子３１の出力波
形を示し、トランジスタ２のコレクタ電流波形を波形Ｓ
４に示す。
力信号がトランジスタ４、ダイオード５及びダイオード
６によってレベルシフトされたトランジスタ２のベース
電圧波形を波形Ｓ１に示し、尖頭値保持出力波形が、ト
ランジスタ１２、ダイオード１３及び抵抗１４によって
レベルシフトされたトランジスタ３０ベース電圧波形を
波形Ｓ１と同電圧軸で波形Ｓ２に示す。波形Ｓ２で示さ
れるトランジスタ３のベース電圧は波形Ｓ１で示される
トランジスタ２のベース電圧に対し、トランジスタ２が
導通するに足ｐる電圧差になるよりに抵抗１４によって
調整する。波形Ｓ３に尖頭値保持出力端子３１の出力波
形を示し、トランジスタ２のコレクタ電流波形を波形Ｓ
４に示す。
第２図の時間ＴＩ、時間Ｔ２．時間Ｔ３及び時間Ｔ４に
おけるコンデンサ８の両端の電圧の過渡応答は、上述し
た従来技術の尖頭値保持回路についての第５図の時間Ｔ
５．時間Ｔ６．時間Ｔ７及び時間Ｔ８とそれぞれ等しい
ｅｘｐ項の指数関数で表わされる。
おけるコンデンサ８の両端の電圧の過渡応答は、上述し
た従来技術の尖頭値保持回路についての第５図の時間Ｔ
５．時間Ｔ６．時間Ｔ７及び時間Ｔ８とそれぞれ等しい
ｅｘｐ項の指数関数で表わされる。
本実施例の従来の尖頭値保持回路との相違点は、基準電
圧に第２図の波形Ｓ３で示される尖頭値保持出力電圧を
同図波形Ｓ２で示される電圧までレベルシフトした電圧
を用いることにより、基準電圧が第１図の尖頭値保持出
力端子３１の電位に追従する事にある。その結果、第２
図の時間Ｔ２及びＴ４は第５図の時間Ｔ６及びＴ８と比
べ短時間となシ、第１図のコンデンサ８からトランジス
タ２を放電経路とする電荷量が減少し、従来技術の欠点
を補い、尖頭値保持の放電による保持誤差を減少するこ
とができる。
圧に第２図の波形Ｓ３で示される尖頭値保持出力電圧を
同図波形Ｓ２で示される電圧までレベルシフトした電圧
を用いることにより、基準電圧が第１図の尖頭値保持出
力端子３１の電位に追従する事にある。その結果、第２
図の時間Ｔ２及びＴ４は第５図の時間Ｔ６及びＴ８と比
べ短時間となシ、第１図のコンデンサ８からトランジス
タ２を放電経路とする電荷量が減少し、従来技術の欠点
を補い、尖頭値保持の放電による保持誤差を減少するこ
とができる。
第３図は本発明の第２の実施例の回路接続図である。前
述の第１の実施例の第１図の回路の抵抗１４をダイオー
ド１６に置換えた回路構成となっている。第２図におい
て尖頭値保持出力端子３１の電圧をトランジスタ１２．
ダイオード１３及びダイオード１６によってレベルシフ
トして、その電圧をトランジスタ２．トランジスタ３及
び電流源９によって構成される電流スイッチの基準電圧
としている。回路動作は第１図に示す第１の実施例のと
同様で、従来の尖頭値保持回路と相異する効果も第１の
実施例１のと同様である。
述の第１の実施例の第１図の回路の抵抗１４をダイオー
ド１６に置換えた回路構成となっている。第２図におい
て尖頭値保持出力端子３１の電圧をトランジスタ１２．
ダイオード１３及びダイオード１６によってレベルシフ
トして、その電圧をトランジスタ２．トランジスタ３及
び電流源９によって構成される電流スイッチの基準電圧
としている。回路動作は第１図に示す第１の実施例のと
同様で、従来の尖頭値保持回路と相異する効果も第１の
実施例１のと同様である。
以上説明したように本発明は、尖頭値保持出力電圧を基
準にして第１のスイッチを連断することにより、尖頭値
保持の放電による保持誤差を減少させることができる効
果がある。
準にして第１のスイッチを連断することにより、尖頭値
保持の放電による保持誤差を減少させることができる効
果がある。
第１図および第２図はそれぞれ本発明の尖頭値保持回路
の第１の実施例の回路接続図、および波形図、第３図は
本発明の第２実施例の回路接続図、第４図および第５図
はそれぞれ従来の尖頭値保持回路の回路接続図および波
形図である。 １〜４・・・トランジスタ、５．６・・・ダイオード、
７・・・基準−電源、８・・・コンデンサ、９．１０・
・・電流源、１１・・・電源、１２・・・トランジスタ
、１３・・・ダイオード、１４・・・抵抗、１５・・・
電流源、１６・・・ダイオード、３０・・・入力端子、
３１・・・尖頭値保持出力端子。 代理人 弁理士 内 原 晋 −゛第１ 凹 一一一一一−−−−−−−−−−−−−−−−−一一一
−−−−−−→−１テｊ目酸４ 図 第５ 図 曽 ｐｒ￥ｒ問
の第１の実施例の回路接続図、および波形図、第３図は
本発明の第２実施例の回路接続図、第４図および第５図
はそれぞれ従来の尖頭値保持回路の回路接続図および波
形図である。 １〜４・・・トランジスタ、５．６・・・ダイオード、
７・・・基準−電源、８・・・コンデンサ、９．１０・
・・電流源、１１・・・電源、１２・・・トランジスタ
、１３・・・ダイオード、１４・・・抵抗、１５・・・
電流源、１６・・・ダイオード、３０・・・入力端子、
３１・・・尖頭値保持出力端子。 代理人 弁理士 内 原 晋 −゛第１ 凹 一一一一一−−−−−−−−−−−−−−−−−一一一
−−−−−−→−１テｊ目酸４ 図 第５ 図 曽 ｐｒ￥ｒ問
Claims (1)
- 入力信号の尖頭値保持用のコンデンサと、前記入力信号
の電位が前記コンデンサの一方の電極の電位より高い時
に前記コンデンサを充電させる第１のスイッチと、前記
コンデンサの一方の電極の電位が前記入力信号の電位よ
り高い時に前記第１のスイッチを遮断させる第２のスイ
ッチを含み、前記コンデンサの一方の電極から尖頭値保
持出力を得ることを特徴とする尖頭値保持回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31086186A JPS63163175A (ja) | 1986-12-25 | 1986-12-25 | 尖頭値保持回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31086186A JPS63163175A (ja) | 1986-12-25 | 1986-12-25 | 尖頭値保持回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63163175A true JPS63163175A (ja) | 1988-07-06 |
Family
ID=18010271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31086186A Pending JPS63163175A (ja) | 1986-12-25 | 1986-12-25 | 尖頭値保持回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63163175A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015065505A (ja) * | 2013-09-24 | 2015-04-09 | 住友電気工業株式会社 | 信号振幅検出回路 |
-
1986
- 1986-12-25 JP JP31086186A patent/JPS63163175A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015065505A (ja) * | 2013-09-24 | 2015-04-09 | 住友電気工業株式会社 | 信号振幅検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4151425A (en) | Voltage sequencing circuit for sequencing voltages to an electrical device | |
| US4885486A (en) | Darlington amplifier with high speed turnoff | |
| JPH02149013A (ja) | 発振回路 | |
| EP0239762A2 (en) | Buffer circuit | |
| KR940015786A (ko) | 낮은 공급 전압에서 동작가능한 아날로그 곱셈기 | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| JP2693874B2 (ja) | 遅延パルス発生回路 | |
| US4178558A (en) | DC Level clamping circuit | |
| US4602172A (en) | High input impedance circuit | |
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| US4001723A (en) | Oscillator circuits | |
| US3060330A (en) | Three-level inverter circuit | |
| JPS63163175A (ja) | 尖頭値保持回路 | |
| US6894574B2 (en) | CR oscillation circuit | |
| EP0463682B1 (en) | Latch circuit | |
| KR950022162A (ko) | 커패시터형 전압분배기 회로 | |
| EP0432472A2 (en) | Signal output circuit having bipolar transistor in output stage and arranged in CMOS semiconductor integrated circuit | |
| US4755739A (en) | Switched direct voltage converter | |
| EP0242018A2 (en) | Memory gate for error sampler | |
| JP2998258B2 (ja) | スイッチ回路 | |
| JPH07120935B2 (ja) | スイツチング回路 | |
| JPH036032Y2 (ja) | ||
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| JPS60251600A (ja) | サンプルホ−ルド回路 | |
| JP3768595B2 (ja) | サンプルホールド回路 |