JP2016103640A - レーザ駆動回路 - Google Patents
レーザ駆動回路 Download PDFInfo
- Publication number
- JP2016103640A JP2016103640A JP2015230959A JP2015230959A JP2016103640A JP 2016103640 A JP2016103640 A JP 2016103640A JP 2015230959 A JP2015230959 A JP 2015230959A JP 2015230959 A JP2015230959 A JP 2015230959A JP 2016103640 A JP2016103640 A JP 2016103640A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- current source
- differential
- differential input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/516—Details of coding or modulation
- H04B10/54—Intensity modulation
- H04B10/541—Digital intensity or amplitude modulation
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】リニアな光素子駆動回路を用いることなく、低電力、小回路規模でPAM信号光を生成することができるレーザ駆動回路を提供する。【解決手段】PAM信号発生器1Aは、差動ユニット10a,10bを備える。差動ユニット10aは、一方の電流端子が電流源12aに共通に接続された一対のトランジスタQ0、Q0Bを有し、一方のトランジスタQ0の制御端子が正相信号B0を受け、他方のトランジスタQ0Bの制御端子が逆相信号B0Bを受ける。差動ユニット10bは、一方の電流端子が電流源12bに共通に接続された一対のトランジスタQ1、Q1Bを有し、一方のトランジスタQ1の制御端子が正相信号B1を受け、他方のトランジスタQ1Bの制御端子が逆相信号B1Bを受ける。差動ユニット10a,10bでは、一方のトランジスタの他方の電流端子がVCSEL3のカソードに接続される。電流源12bは、電流源12aよりも大きな電流を供給する。【選択図】図1
Description
本発明は、レーザ駆動回路に関する。
特許文献1は、複数のセグメントに分割された変調器の動作により多値信号を生成する技術を開示する。特許文献2は、デジタル/アナログ変換器(D/Aコンバータ)によって多値変調信号を発生させる技術を開示する。
近年の光通信システムでは、伝送速度の高速化に伴い、従来のNRZ(Non Return to Zero)方式に代えて、多値振幅変調(Pulse Amplitude Modulation、以下PAMと称する)方式を用いた高度なシステムが求められている。レーザダイオードの直接変調を行う場合、または外部変調器を用いて間接変調を行う場合のいずれにおいても、NRZ方式では変調速度に限界があるからである。
従来のPAM方式では、電気的なPAM信号を光学的なPAM信号に変換する際に、例えばマルチビット型のD/Aコンバータで生成した信号をリニアな光素子駆動回路で変調することにより、多値信号を得る。しかしながら、通常、線形増幅器の動作点は、出力と入力との線形関係が得られる領域に設定される。出力と入力との非線形性は出力効率を低下させ、結果的に増幅器の電力消費を増加させるからである。
なお、特許文献2に開示される駆動回路は、サーモメータD/AコンバータによってPAM信号を生成する。その場合、各増幅器の線形動作は不要である。しかしながら、1つのバイナリ信号が多値信号に変換されるため、PAM信号を生成する回路規模は極めて大きくなる。例えば、3ビットのバイナリ信号は、8つのレベルを有するPAM信号に変換される。
また、特許文献1に開示される回路は、LD及び/又はモジュレータのような光デバイスを幾つかのセグメントに分割し、これらのセグメントを互いに異なる複数の信号によって変調することにより、PAM信号を生成する。このような回路によれば、特許文献2の回路と比較して回路規模を小さくすることができる。しかしながら、光デバイス及びドライバ回路を一体で設計する必要がある。従って、この回路に適用可能な光デバイスは、例えばマッハツェンダー変調器のような一般に高価なデバイスに限られてしまう。
本発明は、このような問題点に鑑みてなされたものであり、リニアな光素子駆動回路を用いることなく、低電力、小回路規模でPAM信号光を生成することができるレーザ駆動回路を提供することを目的とする。
上述した課題を解決するために、本発明の一実施形態に係るレーザ駆動回路は、レーザダイオードの駆動電流を互いに異なる複数のレベル間で変化させて多値変調を行うレーザ駆動回路であって、第1電流源と、それぞれの一方の電流端子が該第1電流源に共通に接続された一対の第1トランジスタと、を有し、一方の第1トランジスタの制御端子が第1差動入力信号の正相信号を受け、他方の第1トランジスタの制御端子が第1差動入力信号の逆相信号を受け、一方の第1トランジスタの他方の電流端子がレーザダイオードのカソードに電気的に接続される第1差動ユニットと、第1電流源が供給する電流よりも大きな電流を供給する第2電流源と、それぞれの一方の電流端子が該第2電流源に共通に接続された一対の第2トランジスタと、を有し、一方の第2トランジスタの制御端子が第2差動入力信号の正相信号を受け、他方の第2トランジスタの制御端子が第2差動入力信号の逆相信号を受け、一方の第2トランジスタの他方の電流端子がレーザダイオードのカソードに電気的に接続される第2差動ユニットと、を備える。
本発明によるレーザ駆動回路によれば、リニアな光素子駆動回路を用いることなく、低電力、小回路規模でPAM信号光を生成することができる。
[本願発明の実施形態の説明]
最初に、本発明の実施形態の内容を列記して説明する。本発明の一実施形態に係るレーザ駆動回路は、レーザダイオードの駆動電流を互いに異なる複数のレベル間で変化させて多値変調を行うレーザ駆動回路であって、第1電流源と、それぞれの一方の電流端子が該第1電流源に共通に接続された一対の第1トランジスタと、を有し、一方の第1トランジスタの制御端子が第1差動入力信号の正相信号を受け、他方の第1トランジスタの制御端子が第1差動入力信号の逆相信号を受け、一方の第1トランジスタの他方の電流端子がレーザダイオードのカソードに電気的に接続される第1差動ユニットと、第1電流源が供給する電流よりも大きな電流を供給する第2電流源と、それぞれの一方の電流端子が該第2電流源に共通に接続された一対の第2トランジスタと、を有し、一方の第2トランジスタの制御端子が第2差動入力信号の正相信号を受け、他方の第2トランジスタの制御端子が第2差動入力信号の逆相信号を受け、一方の第2トランジスタの他方の電流端子がレーザダイオードのカソードに電気的に接続される第2差動ユニットと、を備える。
最初に、本発明の実施形態の内容を列記して説明する。本発明の一実施形態に係るレーザ駆動回路は、レーザダイオードの駆動電流を互いに異なる複数のレベル間で変化させて多値変調を行うレーザ駆動回路であって、第1電流源と、それぞれの一方の電流端子が該第1電流源に共通に接続された一対の第1トランジスタと、を有し、一方の第1トランジスタの制御端子が第1差動入力信号の正相信号を受け、他方の第1トランジスタの制御端子が第1差動入力信号の逆相信号を受け、一方の第1トランジスタの他方の電流端子がレーザダイオードのカソードに電気的に接続される第1差動ユニットと、第1電流源が供給する電流よりも大きな電流を供給する第2電流源と、それぞれの一方の電流端子が該第2電流源に共通に接続された一対の第2トランジスタと、を有し、一方の第2トランジスタの制御端子が第2差動入力信号の正相信号を受け、他方の第2トランジスタの制御端子が第2差動入力信号の逆相信号を受け、一方の第2トランジスタの他方の電流端子がレーザダイオードのカソードに電気的に接続される第2差動ユニットと、を備える。
上記のレーザ駆動回路では、第1差動入力信号がハイレベルであり、第2差動入力信号がローレベルである場合には、一方の第1トランジスタが導通し、一方の第2トランジスタが非導通状態になるので、第1電流源によって規定される第1の駆動電流がレーザダイオードを流れる。また、第1差動入力信号がローレベルであり、第2差動入力信号がハイレベルである場合には、一方の第1トランジスタが非導通状態になり、一方の第2トランジスタが導通するので、第2電流源によって規定される、第1の駆動信号よりも大きな第2の駆動電流がレーザダイオードを流れる。更に、第1差動入力信号及び第2差動信号の双方がハイレベルである場合には、一方の第1トランジスタ、及び一方の第2トランジスタの双方が導通するので、第1電流源及び第2電流源の各電流を重畳した第3の駆動電流がレーザダイオードを流れる。このように、上記のレーザ駆動回路によれば、基本的に一対のトランジスタ及び電流源によって構成される第1及び第2の差動ユニットによりPAM信号を生成できるので、リニアな光素子駆動回路を用いることなく、低電力、小回路規模でPAM信号光を生成することができる。
上記のレーザ駆動回路において、第2電流源が供給する電流の大きさは、第1電流源が供給する電流の大きさの2倍であることが好ましい。これにより、各レベルの光強度の間隔が等しい4レベルのPAM信号を好適に生成できる。
上記のレーザ駆動回路は、一方の第1トランジスタ及び一方の第2トランジスタの双方が導通する場合に、レーザダイオードに付加電流を供給する補償ユニットを更に備えることが好ましい。これにより、レーザダイオードが有するI−L特性の非線形性を簡易な構成でもって補償することができる。この場合、補償ユニットは、第1差動入力信号及び第2差動入力信号それぞれの逆相信号に基づいて付加電流を供給することが好ましい。これにより、補償ユニットの回路構成をより単純にすることができる。
上記のレーザ駆動回路において、他方の第1トランジスタの他方の電流端子は、第1模擬ダイオードを介してレーザダイオードのアノードに電気的に接続され、他方の第2トランジスタの他方の電流端子は、第2模擬ダイオードを介してレーザダイオードのアノードに電気的に接続されることが好ましい。これにより、第1差動ユニット及び第2差動ユニットそれぞれの動作特性を均一化し、バランス良く動作させることができる。
上記のレーザ駆動回路は、第1電流源が供給する電流及び第2電流源が供給する電流よりも大きな電流を供給する第3電流源と、それぞれの一方の電流端子が該第3電流源に共通に接続された一対の第3トランジスタと、を有し、一方の第3トランジスタの制御端子が第3差動入力信号の正相信号を受け、他方の第3トランジスタの制御端子が第3差動入力信号の逆相信号を受け、一方の第3トランジスタの他方の電流端子がレーザダイオードのカソードに電気的に接続される第3差動ユニットを更に備えてもよい。
上記のレーザ駆動回路において、第2電流源が供給する電流の大きさは、第1電流源が供給する電流の大きさの2倍であり、第3電流源が供給する電流の大きさは、第2電流源が供給するの電流の大きさの2倍であることが好ましい。これにより、各レベルの光強度の間隔が等しい8レベルのPAM信号を好適に生成できる。
上記のレーザ駆動回路は、一方の第1トランジスタが非導通状態になり、一方の第2トランジスタ及び一方の第3トランジスタが導通状態になる場合に、レーザダイオードに第1付加電流を供給する第1補償ユニットと、一方の第1トランジスタ、一方の第2トランジスタ、及び一方の第3トランジスタの全てが導通状態になる場合に、レーザダイオードに第2付加電流を供給する第2補償ユニットとを更に備えることが好ましい。これにより、レーザダイオードが有するI−L特性の非線形性を簡易な構成でもって補償することができる。この場合、第1補償ユニットは、第2差動入力信号及び第3差動入力信号それぞれの逆相信号に基づいて第1付加電流を供給し、第2補償ユニットは、第1差動入力信号、第2差動入力信号、及び第3差動入力信号それぞれの逆相信号に基づいて第2付加電流を供給することが好ましい。これにより、第1補償ユニット及び第2補償ユニットの回路構成をより単純にすることができる。
上記のレーザ駆動回路において、他方の第1トランジスタの他方の電流端子は、第1模擬ダイオードを介してレーザダイオードのアノードに電気的に接続され、他方の第2トランジスタの他方の電流端子は、第2模擬ダイオードを介してレーザダイオードのアノードに電気的に接続され、他方の第3トランジスタの他方の電流端子は、第3模擬ダイオードを介してレーザダイオードのアノードに電気的に接続されることが好ましい。これにより、第1差動ユニット、第2差動ユニット及び第3差動ユニットそれぞれの動作特性を均一化し、バランス良く動作させることができる。
上記のレーザ駆動回路は、レーザダイオードのカソードに電気的に接続され、レーザダイオードのバイアス電流を供給するバイアス電流源を更に備えてもよい。これにより、レーザダイオードを流れる駆動電流の中間電流値を容易に制御することができる。
[本願発明の実施形態の詳細]
本発明の実施形態に係るレーザ駆動回路の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
本発明の実施形態に係るレーザ駆動回路の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
(第1実施形態)
図1は、本発明の第1実施形態によるレーザ駆動回路として、PAM信号発生器1Aの回路図を示す。図1に示されるPAM信号発生器1Aは、垂直共振器面発光型レーザダイオード3(以下、VCSELと称する)の駆動電流IVCSELを互いに異なる複数のレベル間で変化させて多値変調を行う回路であって、第1差動ユニット10a及び第2差動ユニット10bを有する。差動ユニット10aは、第1電流源12a、差動増幅器AMP0及び一対の第1トランジスタQ0,Q0Bを含む。差動ユニット10bは、第2電流源12b、差動増幅器AMP1及び一対の第2トランジスタQ1,Q1Bを含む。差動ユニット10a及び10bは、電源電圧VCCを供給する電源線13と接地点GNDとの間に並列に配置されている。また、差動ユニット10a及び10bは、共通のVCSEL3に対してそれぞれ直列に接続されている。
図1は、本発明の第1実施形態によるレーザ駆動回路として、PAM信号発生器1Aの回路図を示す。図1に示されるPAM信号発生器1Aは、垂直共振器面発光型レーザダイオード3(以下、VCSELと称する)の駆動電流IVCSELを互いに異なる複数のレベル間で変化させて多値変調を行う回路であって、第1差動ユニット10a及び第2差動ユニット10bを有する。差動ユニット10aは、第1電流源12a、差動増幅器AMP0及び一対の第1トランジスタQ0,Q0Bを含む。差動ユニット10bは、第2電流源12b、差動増幅器AMP1及び一対の第2トランジスタQ1,Q1Bを含む。差動ユニット10a及び10bは、電源電圧VCCを供給する電源線13と接地点GNDとの間に並列に配置されている。また、差動ユニット10a及び10bは、共通のVCSEL3に対してそれぞれ直列に接続されている。
具体的には、第1差動ユニット10aは、第1差動入力信号(正相信号B0及び逆相信号B0B)を受ける。正相信号B0は、一方のトランジスタQ0のベース(制御端子)に入力される。逆相信号B0Bは、他方のトランジスタQ0Bのベースに入力される。一対の第1トランジスタQ0,Q0Bの各エミッタ(一方の電流端子)は、第1の電流IB0を供給する第1電流源12aに共通に接続されており、第1電流源12aを介して接地されている。一方のトランジスタQ0のコレクタ(他方の電流端子)は、VCSEL3のカソードに電気的に接続され、電源線13からVCSEL3を介して提供される電源電圧VCCによってバイアスされている。他方のトランジスタQ0Bのコレクタは、第1模擬ダイオードD0を介してVCSEL3のアノードに電気的に接続され、電源線13から第1模擬ダイオードD0を介して提供される電源電圧VCCによってバイアスされている。
第2差動ユニット10bは、第2差動入力信号(正相信号B1及び逆相信号B1B)を受ける。正相信号B1は、一方のトランジスタQ1のベース(制御端子)に入力される。逆相信号B1Bは、他方のトランジスタQ1Bのベースに入力される。一対の第2トランジスタQ1,Q1Bの各エミッタ(一方の電流端子)は、第2の電流IB1を供給する第2電流源12bに共通に接続されており、第2電流源12bを介して接地されている。一方のトランジスタQ1のコレクタ(他方の電流端子)は、VCSEL3のカソードに電気的に接続され、電源線13からVCSEL3を介して提供される電源電圧VCCによってバイアスされている。他方のトランジスタQ1Bのコレクタは、第2模擬ダイオードD1を介してVCSEL3のアノードに電気的に接続され、電源線13から第2模擬ダイオードD1を介して提供される電源電圧VCCによってバイアスされている。
故に、模擬ダイオードD0,D1がVCSEL3のレーザダイオードと実質的に同じ特性を有する場合に、2つの差動ユニット10a,10bは互いに完全な対称形となる。つまり、2つの差動ユニット10a,10bは、VCSEL3に対してそれぞれ直列に接続されながらも、電源電圧VCCを提供する電源線13と接地点GNDとの間に並列に接続される。従って、PAM信号発生器1Aは、例えば、第1差動入力信号と第2差動入力信号とをそれぞれ互いに入れ替えた場合に、それらの入力信号を入れ替えない場合と原理的に全く同じ動作を行う。なお、VCSEL3を流れるバイアス電流IBIASを供給するバイアス電流源25が、VCSEL3を介して電源線13に接続されている。VCSEL3のカソードはバイアス電流源25を介して接地される。
図1に示されるPAM信号発生器1Aの特徴は、2つの電流源12a,12bが、互いに大きさが異なる電流IB0,IB1をそれぞれ供給するということである。従って、第1の差動ユニット10aのみがハイレベル信号を受ける場合に、PAM信号発生器1Aにより駆動されるVCSEL3は第1の光出力を発生することができる。そして、第2の差動ユニット10bのみがハイレベル信号を受ける場合に、VCSEL3は第1の光出力と異なる第2の光出力を発生することができる。更に、差動ユニット10a,10bが双方ともにハイレベル信号を受ける場合に、VCSEL3は第3の光出力を発生することができる。下の表1は、上記の関係を概略的に示す。なお、表中のLはローレベルを表し、Hはハイレベルを表す。
図2は、VCSEL3の出力パワーPfと、VCSEL3を流れる電流IVCSELとの関係を概略的に示す。この関係は、I−L特性と呼ばれる。なお、図2では、第2の電流IB1が第1の電流IB0よりも大きいと仮定している。好ましくは、第2の電流IB1は第1の電流IB0の2倍である。
2つの入力信号B0,B1が共にローレベルである場合、VCSEL3にはバイアス電流IBIASのみが流れ、光信号出力パワーは最小となる。これは「00」の論理レベルに対応する。第1の入力信号B0のみがハイレベルに変化すると、バイアス電流IBIASと電流IB0との和(IBIAS+IB0)がVCSEL3を流れ、「01」の論理レベルに対応する2番目に小さい光出力パワーが得られる。第2の入力信号B1のみがハイレベルに変化すると、バイアス電流IBIASと電流IB1との和(IBIAS+IB1)がVCSEL3を流れ、「10」の論理レベルに対応する3番目に小さい光出力パワーが得られる。最後に、第1及び第2の入力信号B0,B1の双方がハイレベルとなった場合に、バイアス電流IBIAS、電流IB0、及び電流IB1の総和(IBIAS+IB0+IB1)がVCSEL3を流れ、「11」の論理レベルに対応する最大の出力パワーを有する光信号が生成される。このように、図1に示されるPAM信号発生器1Aは、4つの識別可能な電流によってPAM信号を生成でき、また、「00」、「01」、「10」および「11」の論理レベルに対応する4つの識別可能な振幅を有する光信号を生成できる。すなわち、単一のVCSEL3によって、4つの論理レベルに対応する光信号を生成できる。
以上に説明した本実施形態のPAM信号発生器1Aによれば、基本的に一対のトランジスタ及び電流源によって構成される第1及び第2の差動ユニット10a,10bによりPAM信号を生成できるので、リニアな光素子駆動回路を用いることなく、低電力、小回路規模でPAM信号光を生成することができる。また、本実施形態のように、電流IB1の大きさは、電流IB0の大きさの2倍であることが好ましい。これにより、各レベルの光強度の間隔が等しい4レベルのPAM信号を好適に生成できる。
また、本実施形態のように、トランジスタQ0Bのコレクタ(他方の電流端子)は模擬ダイオードD0を介してVCSEL3のアノードに電気的に接続され、トランジスタQ1Bのコレクタは模擬ダイオードD1を介してVCSEL3のアノードに電気的に接続されることが好ましい。これにより、差動ユニット10a及び10bそれぞれの動作特性を均一化し、バランス良く動作させることができる。
また、本実施形態のように、PAM信号発生器1Aは、VCSEL3のカソードに電気的に接続され、VCSEL3のバイアス電流IBIASを供給するバイアス電流源25を更に備えてもよい。これにより、VCSEL3を流れる駆動電流の中間電流値を容易に制御することができる。
(第2実施形態)
図3は、本発明の第2実施形態に係るレーザ駆動回路としての別のPAM信号発生器1Bの回路図を示す。第1実施形態のPAM信号発生器1Aでは、VCSEL3の光出力パワーが、駆動電流の大きさに従って線形に増加すると仮定される。すなわち、図2に示されるI−L特性の傾きが線形になる。この傾きは、スロープ効率と呼ばれる。スロープ効率は、或る駆動電流の範囲内では定数として近似される。
図3は、本発明の第2実施形態に係るレーザ駆動回路としての別のPAM信号発生器1Bの回路図を示す。第1実施形態のPAM信号発生器1Aでは、VCSEL3の光出力パワーが、駆動電流の大きさに従って線形に増加すると仮定される。すなわち、図2に示されるI−L特性の傾きが線形になる。この傾きは、スロープ効率と呼ばれる。スロープ効率は、或る駆動電流の範囲内では定数として近似される。
しかしながら、実際のVCSEL3では、I−L特性が非線形曲線となる。駆動電流の更に大きい領域では、スロープ効率が小さくなるからである。従って、光出力の「11」の論理レベルは、「10」の論理レベルに対応する光出力により近くなる。図3に示されるPAM信号発生器1Bは、VCSEL3のI−L特性のこのような非線形性を補正できる。
すなわち、図3に示されるPAM信号発生器1Bは、補償ユニット20aを更に含む。補償ユニット20aは、トランジスタQ0及びトランジスタQ1の双方が導通する場合に、VCSEL3に付加電流IANDを供給する。本実施形態の補償ユニット20aは、NORゲート21および対トランジスタQ2,Q2Bから成る差動ユニットを含んでいる。補償ユニット20aは、差動ユニット10a,10bと並列に接続される。補償ユニット20aの一方のトランジスタQ2のコレクタ(他方の電流端子)は、電源電圧VCCからVCSEL3を介してバイアスされる。そして、他方のトランジスタQ2Bのコレクタは、電源電圧VCCから模擬ダイオードD2を介してバイアスされる。対トランジスタQ2及びQ2Bの各エミッタ(一方の電流端子)は、付加電流IANDを供給する電流源22aを介して接地されている。補償ユニット20aの特徴は、逆相信号B0B,B1Bに基づいて、付加電流IANDを供給することである。具体的には、トランジスタQ2,Q2Bが各差動入力信号の逆相信号B0BおよびB1BをNORゲート21を介して受け、VCSEL3を介してバイアスされたトランジスタQ2が、NORゲート21の負論理出力によって駆動される。すなわち、このトランジスタQ2は、2つの入力端がそれぞれ差動信号の逆相入力に接続されたNORゲート21によって駆動される。この回路構成は、負論理入力を受けるNANDゲートの正論理出力によってトランジスタQ2が駆動される回路構成と等価である。すなわち、NANDゲートの入力信号B0B,B1Bが共にローレベルになる場合にのみ、トランジスタQ2は導通する。言い換えれば、入力信号B0,B1が共にハイレベルになる場合にのみ、トランジスタQ2は導通する。このことは、入力信号B0,B1がハイレベルになる場合にのみ、補償ユニット20aがバイアス電流IANDをVCSEL3に供給することを意味する。下の表2は、図3に示されるPAM信号発生器1Bの真理値表と、VCSEL3を流れる合計の電流量とを概略的に示す。
図4は、VCSEL3のI−L特性と、補償ユニット20aから供給される付加電流IANDを考慮した、VCSEL3を流れる電流IVCSELの大きさとを示す。VCSEL3を流れる電流IVCSELが大きい領域においてVCSEL3の光出力パワーPfが飽和しているにもかかわらず、補償ユニット20aから供給される付加電流IANDがこの飽和を効果的に補償する。そして、光出力パワーPfにおいて、隣り合う2つの論理レベル「10」と「11」における互いに区別可能な大きな差が確保される。
図5は、図3に示されたレーザ駆動回路からの変形例として、PAM信号発生器の別の回路図を示す。図5に示されるPAM信号発生器1Cは、図3に示されたPAM信号発生器と同じ機能を有するが、NORゲートが省略されている。すなわち、図5に示された回路は、図1に示されたPAM信号発生器1Aに加えて、補償ユニット20bを更に含む。補償ユニット20bは、対トランジスタQ2、Q2Ba及びQ2Bbと、付加電流IANDを供給する電流源22aとを含む差動増幅器を有する。トランジスタQ2は参照電圧VCOMをそのベース(制御端子)に受けるとともに、そのコレクタ(他方の電流端子)はVCSEL3を介して電源電圧VCCによってバイアスされている。他方の対トランジスタQ2Ba及びQ2Bbのそれぞれのコレクタもまた、電源電圧VCCによってバイアスされているが、しかしそれは模擬ダイオードD2aおよびD2bをそれぞれ介してである。
対トランジスタQ2、Q2Ba及びQ2Bbの各エミッタ(一方の電流端子)は、電流IANDを供給する電流源22aを介して接地されている。図5に示された本変形例のPAM信号発生器1Cの特徴は、対トランジスタQ2Ba及びQ2Bbそれぞれが差動増幅器AMP0及びAMP1それぞれの逆相出力を受けることである。
補償ユニット20bの機能について説明する。補償ユニット20bにおいて、対トランジスタQ2Ba及びQ2Bbへの逆相入力のうち少なくとも一方がハイレベルとなったとき、付加電流IANDが模擬ダイオードD2a及び/又はD2bを流れる。そして、正相トランジスタQ2には付加電流IANDが実質的に流れない。このことは、追加の電流がVCSEL3を流れないことを意味する。言い換えれば、付加電流IANDは、逆相トランジスタQ2Ba及びQ2Bbの双方が非導通状態となったときにのみ正相トランジスタQ2に流れる。逆相トランジスタQ2Ba及びQ2Bbが差動増幅器AMP0及びAMP1それぞれの逆相出力を受けるので、正相トランジスタQ2は、正相入力B0及びB1の双方がハイレベルとなったときにのみ、付加電流IANDを流すために導通状態となる。このように、付加電流(補償電流)IANDは、2つの正相入力B0及びB1がハイレベルになったときにのみ、電流IVCSELの大きい領域においてVCSEL3の出力光パワーPfを補償するために、VCSEL3を流れる。この補償は、隣接する2つの論理レベル「10」及び「11」を区別するために、出力光パワーPfの大きな差を確保する。
以上に説明した本実施形態によれば、VCSEL3が有するI−L特性の非線形性を簡易な構成でもって補償することができる。また、補償ユニット20a及び20bは、第1差動入力信号及び第2差動入力信号それぞれの逆相信号B0B,B1Bに基づいて付加電流IANDを供給するので、補償ユニット20a及び20bの回路構成をより単純にすることができる。
(第3実施形態)
本発明は、添付の図面を参照しながら好ましい実施形態と共に完全に記述されているが、様々な変化や修正が当業者にとって明らかであることが理解される。
本発明は、添付の図面を参照しながら好ましい実施形態と共に完全に記述されているが、様々な変化や修正が当業者にとって明らかであることが理解される。
例えば、上記各実施形態は、2つの論理信号のためのPAM信号発生器、すなわち4つの区別可能な光レベルを発生するPAM信号発生器に的を絞って記載された。しかしながら、本発明のPAM信号発生器の概念は、3ビット(すなわち、8つの出力レベル)を有する論理信号に拡張され得る。図6は、3ビットの論理信号を8つの出力レベルに変換するPAM信号発生器(レーザ駆動回路)1Dの回路図である。図6に示されるPAM信号発生器1Dは、VCSEL3に対して共通に直列接続された差動ユニット10a、10b及び10cを備える。第3差動ユニット10cは、第1差動ユニット10a及び第2差動ユニット10bと同様に、一対の第3トランジスタQ2及びQ2Bと、VCSEL3への電流IB2を発生する電流源12cとを備える。第3差動ユニット10cは、第3差動入力信号(正相信号B2及び逆相信号B2B)を受ける。正相信号B2は、一方のトランジスタQ2のベース(制御端子)に入力される。逆相信号B2Bは、他方のトランジスタQ2Bのベースに入力される。一対の第3トランジスタQ2,Q2Bの各エミッタ(一方の電流端子)は、第3の電流IB2を供給する第3電流源12cに共通に接続されており、第3電流源12cを介して接地されている。一方のトランジスタQ2のコレクタ(他方の電流端子)は、VCSEL3のカソードに電気的に接続されており、電源線13からVCSEL3を介して提供される電源電圧VCCによってバイアスされている。他方のトランジスタQ2Bのコレクタは、第3模擬ダイオードD3を介してVCSEL3のアノードに電気的に接続されており、電源線13から第3模擬ダイオードD3を介して提供される電源電圧VCCによってバイアスされている。電流IB0〜IB2の大きさは、以下の説明においてIB0<IB1<IB2とされる。各差動ユニット10a〜10cは、入力B0〜B2がハイレベルであるときにのみ、電流IB0〜IB2を供給できる。下の表3は、VCSEL3を流れる電流IVCSELと、各ビットの可能な組合せとの関係を示す。
図7は、図6に示されるPAM信号発生器1Dにより駆動されるVCSEL3のI−L特性を示す。なお、図7では、VCSEL3が出力飽和を示さないものとする。
既に述べているとおり、各電流IB0〜IB2がIB0<IB1<IB2の関係を満たすとみなされるとき、VCSEL3の光学出力パワーPfは8つの論理レベルを与えることができる。具体的には、第2の電流IB1は第1の電流IB0の2倍の大きさを有する。そして、第3の電流IB2は、第2の電流IB1の2倍の大きさを有する。しかしながら、電流IB0〜IB2の関係はこれに限定されない。そして、IB1>IB0且つIB2>IB1+IB0の条件が満たされる限り、VCSEL3は識別可能な8つのレベルを有する光学出力パワーPfを発生させることができる。
PAM信号発生器1Dが3ビットの入力信号を受信して8つの識別可能な駆動電流IVCSELを発生させる場合であっても、VCSEL3の出力飽和によって生じる非線形性の補償を行うことができる。図8は、補償ユニットを有し、識別可能な8つの出力レベルを生成するPAM信号発生器(レーザ駆動回路)1Eの回路図である。既に述べているとおり、VCSEL3の光学出力パワーが飽和を示すので、図8に示されるPAM信号発生器1Eは第1補償ユニット20c及び第2補償ユニット20dを備える。一方の補償ユニット20cは、IB1+IB2に対応する出力レベルを補償する為に設けられる。そして、他方の補償ユニット20dは、IB0+IB1+IB2に対応する出力レベルを補償する為に設けられる。すなわち、第1補償ユニット20cは、トランジスタQ0が非導通状態になり、トランジスタQ1及びトランジスタQ2が導通する場合に、VCSEL3に第1付加電流IAND0を供給する。第2補償ユニット20dは、トランジスタQ0,Q1,及びQ2の全てが導通する場合に、VCSEL3に第2付加電流IAND1を供給する。下の表4は、VCSEL3を流れる電流IVCSELと、各ビットの可能な組合せとの関係を示す。
図9は、VCSELのI−L特性と、補償ユニット20c,20dから供給される付加電流IAND0及びIAND1を考慮した、VCSEL3を流れる電流の大きさとを示す。駆動電流IVCSELの大きい領域においてVCSEL3の光出力パワーPfが飽和しているにもかかわらず、補償ユニット20c,20dから供給される付加電流IAND0及びIAND1がこの飽和を効果的に補償する。そして、隣り合う2つの論理レベルにおける互いに区別可能な大きな差は、論理レベル「101」と「110」との間の光出力パワー、及び論理レベル「110」と「111」との間の光出力パワーを確保する。
補償ユニット20cは、NORゲート21bと、NORゲート21bの後段に設けられたトランジスタQ3及びQ3Bとを含む。トランジスタQ3およびQ3Bの各エミッタ(一方の電流端子)は、電流IAND0を供給する電流源22bを介して接地されている。補償ユニット20cは、逆相信号B1B及びB2Bに基づいて付加電流IAND0を供給する。具体的には、NORゲート21bはPAM信号発生器1Eへの逆相入力B1B及びB2Bを受け、その正相出力(B1BとB2Bとの論理和)によってトランジスタQ3Bの駆動を行う。これにより、NORゲート21bの少なくとも一つの入力がハイレベルになったときに付加電流IAND0が模擬ダイオードD3を流れる。これは、逆相入力B1B,B2Bの双方がローレベルになったとき(すなわち、正相入力B1及びB2の双方がハイレベルになったとき)にのみ、付加電流IAND0がVCSEL3を流れることを意味する。従って、図8のPAM信号発生器1Eは、入力「110」の組合せに対応して、IBIAS+IB1+IB2+IAND0の駆動電流をVCSEL3に生じさせる。NORゲート21c、対トランジスタQ4及びQ4B、及び電流IAND0を供給する電流源22cを含む他方の補償ユニット20dは、上記と同様に動作する。補償ユニット20dは、逆相信号B0B、B1B及びB2Bに基づいて付加電流IAND0を供給する。具体的には、ゲート21cは、その逆相入力B0B,B1B及びB2Bがローレベルになったとき(すなわち、3つの正相入力B0〜B2がハイレベルになったとき)にのみ、その逆相出力がハイレベルとなる。この補償ユニット20dは、電流IB0、IB1、IB2およびIAND0に加えて、他の付加電流IAND1をVCSEL3へ供給する。このように、IB0+IB1+IB2の駆動電流に対応する光学出力パワーPfの飽和は、付加電流IAND0およびIAND1によって補償されることができる。光学出力パワーPfの飽和は、IB0+IB1+IB2の駆動電流においてより大きくなる。従って、他方の補償電流IAND1は、好ましくは一方の補償電流IAND0よりも大きい。なお、電流IB0+IB1が電流IB2よりも小さいので、図8に示されるPAM信号発生器1Eでは、電流IB0+IB1のための補償ユニットが省略されている。
図10は、8つの識別可能な論理レベルによるVCSEL3への駆動電流IVCSELを発生させることができる別のPAM信号発生器(レーザ駆動回路)1Fの回路図である。このPAM信号発生器1Fは、VCSEL3の出力光パワーの飽和のための補償ユニット20e,20fを備える。なお、図10に示される回路は、図8に示された回路に対応する。すなわち、図10に示される補償ユニット20e,20fでは、図8に示された2つのNORゲート21b及び21cが除かれ、2つの差動ユニットが設けられている。一方の差動ユニットは3つのトランジスタQ3〜Q3Bbと、電流源22bとを有し、他方の差動ユニットは4つのトランジスタQ4〜Q4Bcと、電流源22cとを含む。各駆動電流IB1+IB2およびIB0+IB1+IB2に付加電流IAND0及びIAND1を加えるための仕組みは、図8の回路と同様である。すなわち、トランジスタQ3Ba及びQ3Bbがローレベルの信号を受けたとき(2つの増幅器AMP1及びAMP2の逆相出力がローレベルになったこと、及びそれぞれの正相入力B1及びB2がハイレベルになったことを意味する)、トランジスタQ3のみが、付加電流IAND0をVCSEL3に流すために導通する。他方の補償ユニット20fにおいては、3つのトランジスタQ4Ba〜Q4Bc全てが非導通状態になったとき(すなわち、アンプAMP0〜AMP2の逆相出力がローレベルになったとき、言い換えれば、それぞれの正相入力B0〜B2がハイレベルになったとき)、トランジスタQ4のみが導通状態となり、そこに付加電流IAND1が流れる。
このように、2つの正相入力B1及びB2がハイレベルになる場合(「110」または「111」の状態に対応する)にのみ、付加電流IAND0が供給される。そして、3つの入力B0〜B2全てがハイレベルになる場合(「111」の状態に対応する)にのみ、他方の付加電流IAND1が供給される。
以上に説明した本実施形態のPAM信号発生器1D〜1Fによれば、基本的に一対のトランジスタ及び電流源によって構成される差動ユニット10a〜10cによりPAM信号を生成できるので、リニアな光素子駆動回路を用いることなく、低電力、小回路規模でPAM信号光を生成することができる。また、本実施形態のように、電流IB1の大きさは、電流IB0の大きさの2倍であり、電流IB2の大きさは、電流IB1の大きさの2倍であることが好ましい。これにより、各レベルの光強度の間隔が等しい8レベルのPAM信号を好適に生成できる。
また、PAM信号発生器1E及び1Fのように、補償ユニット20c及び20d(若しくは20e及び20f)が更に設けられることが好ましい。これにより、VCSEL3が有するI−L特性の非線形性を簡易な構成でもって補償することができる。また、補償ユニット20c〜20fは、第1差動入力信号ないし第3差動入力信号それぞれの逆相信号B0B,B1B,B2Bに基づいて付加電流IAND0,IAND1を供給するので、補償ユニット20c〜20fの回路構成をより単純にすることができる。
また、本実施形態のように、トランジスタQ0Bのコレクタ(他方の電流端子)は模擬ダイオードD0を介して提供される電源電圧VCCによってバイアスされ、トランジスタQ1Bのコレクタは模擬ダイオードD1を介して提供される電源電圧VCCによってバイアスされ、トランジスタQ2Bのコレクタは模擬ダイオードD2を介して提供される電源電圧VCCによってバイアスされることが好ましい。これにより、差動ユニット10a〜10cそれぞれの動作特性を均一化し、バランス良く動作させることができる。
以上に述べた本発明の各実施形態は、あらゆる点において、例示的であり限定的ではないと考えられるべきである。添付される特許請求の範囲及びその均等物により本発明の範囲は決定される。
1A〜1F…信号発生器、3…垂直共振器面発光型レーザダイオード(VCSEL)、10a,10b,10c…差動ユニット、12a,12b,12c…電流源、13…電源線、20a〜20f…補償ユニット、21,21b,21c…NORゲート、22a〜22c…電流源、25…バイアス電流源、AMP0,AMP1,AMP2…差動増幅器(アンプ)、B0,B1,B2…正相入力信号、B0B,B1B,B2B…逆相入力信号、D0,D1,D2…模擬ダイオード、GND…接地点、IAND,IAND0,IAND1…付加電流(補償電流)、IB0,IB1,IB2…電流、IBIAS…バイアス電流、IVCSEL…駆動電流。
Claims (11)
- レーザダイオードの駆動電流を互いに異なる複数のレベル間で変化させて多値変調を行うレーザ駆動回路であって、
第1電流源と、それぞれの一方の電流端子が該第1電流源に共通に接続された一対の第1トランジスタと、を有し、一方の前記第1トランジスタの制御端子が第1差動入力信号の正相信号を受け、他方の前記第1トランジスタの制御端子が前記第1差動入力信号の逆相信号を受け、前記一方の第1トランジスタの他方の電流端子が前記レーザダイオードのカソードに電気的に接続される第1差動ユニットと、
前記第1電流源が供給する電流よりも大きな電流を供給する第2電流源と、それぞれの一方の電流端子が該第2電流源に共通に接続された一対の第2トランジスタと、を有し、一方の前記第2トランジスタの制御端子が第2差動入力信号の正相信号を受け、他方の前記第2トランジスタの制御端子が前記第2差動入力信号の逆相信号を受け、前記一方の第2トランジスタの他方の電流端子が前記レーザダイオードのカソードに電気的に接続される第2差動ユニットと、を備える、レーザ駆動回路。 - 前記第2電流源が供給する電流の大きさは、前記第1電流源が供給する電流の大きさの2倍である、請求項1に記載のレーザ駆動回路。
- 前記一方の第1トランジスタ及び前記一方の第2トランジスタの双方が導通する場合に、前記レーザダイオードに付加電流を供給する補償ユニットを更に備える、請求項1または2に記載のレーザ駆動回路。
- 前記補償ユニットは、前記第1差動入力信号及び前記第2差動入力信号それぞれの逆相信号に基づいて前記付加電流を供給する、請求項3に記載のレーザ駆動回路。
- 前記他方の第1トランジスタの他方の電流端子は、第1模擬ダイオードを介して前記レーザダイオードのアノードに電気的に接続され、
前記他方の第2トランジスタの他方の電流端子は、第2模擬ダイオードを介して前記レーザダイオードのアノードに電気的に接続される、請求項1〜4のいずれか一項に記載のレーザ駆動回路。 - 前記第1電流源が供給する電流及び前記第2電流源が供給する電流よりも大きな電流を供給する第3電流源と、それぞれの一方の電流端子が該第3電流源に共通に接続された一対の第3トランジスタと、を有し、一方の前記第3トランジスタの制御端子が第3差動入力信号の正相信号を受け、他方の前記第3トランジスタの制御端子が前記第3差動入力信号の逆相信号を受け、前記一方の第3トランジスタの他方の電流端子が前記レーザダイオードのカソードに電気的に接続される第3差動ユニットを更に備える、請求項1に記載のレーザ駆動回路。
- 前記第2電流源が供給する電流の大きさは、前記第1電流源が供給する電流の大きさの2倍であり、
前記第3電流源が供給する電流の大きさは、前記第2電流源が供給する電流の大きさの2倍である、請求項6に記載のレーザ駆動回路。 - 前記一方の第1トランジスタが非導通状態になり、前記一方の第2トランジスタ及び前記一方の第3トランジスタが導通状態になる場合に、前記レーザダイオードに第1付加電流を供給する第1補償ユニットと、
前記一方の第1トランジスタ、前記一方の第2トランジスタ、及び前記一方の第3トランジスタの全てが導通状態になる場合に、前記レーザダイオードに第2付加電流を供給する第2補償ユニットと、を更に備える、請求項6または7に記載のレーザ駆動回路。 - 前記第1補償ユニットは、前記第2差動入力信号及び前記第3差動入力信号それぞれの逆相信号に基づいて前記第1付加電流を供給し、
前記第2補償ユニットは、前記第1差動入力信号、前記第2差動入力信号、及び前記第3差動入力信号それぞれの逆相信号に基づいて前記第2付加電流を供給する、請求項8に記載のレーザ駆動回路。 - 前記他方の第1トランジスタの他方の電流端子は、第1模擬ダイオードを介して前記レーザダイオードのアノードに電気的に接続され、
前記他方の第2トランジスタの他方の電流端子は、第2模擬ダイオードを介して前記レーザダイオードのアノードに電気的に接続され、
前記他方の第3トランジスタの他方の電流端子は、第3模擬ダイオードを介して前記レーザダイオードのアノードに電気的に接続される、請求項6〜9のいずれか一項に記載のレーザ駆動回路。 - 前記レーザダイオードのカソードに電気的に接続され、前記レーザダイオードのバイアス電流を供給するバイアス電流源を更に備える、請求項1〜10のいずれか一項に記載のレーザ駆動回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462085409P | 2014-11-28 | 2014-11-28 | |
US62/085,409 | 2014-11-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016103640A true JP2016103640A (ja) | 2016-06-02 |
Family
ID=56079863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015230959A Pending JP2016103640A (ja) | 2014-11-28 | 2015-11-26 | レーザ駆動回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9705601B2 (ja) |
JP (1) | JP2016103640A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9705601B2 (en) * | 2014-11-28 | 2017-07-11 | Sumitomo Electric Industries, Ltd. | Driver for pulse amplitude modulation and optical transmitter implementing the same |
KR102036539B1 (ko) * | 2016-07-20 | 2019-10-28 | 전자부품연구원 | 고효율 광신호 전송을 위한 펄스진폭변조 기반 광송신기 |
FR3067532B1 (fr) * | 2017-06-12 | 2019-06-21 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Emetteur a modulation m-pam pour systeme de communication optique sans fil |
US20220190554A1 (en) * | 2020-12-16 | 2022-06-16 | Macom Technology Solutions Holdings, Inc. | Pam driver with distributed modulation current setpoint feedback |
CN113541812B (zh) * | 2021-07-15 | 2022-06-14 | 苏州大学 | 一种无线光通信数据传输装置及方法 |
US11398934B1 (en) * | 2021-09-18 | 2022-07-26 | Xilinx, Inc. | Ultra-high-speed PAM-N CMOS inverter serial link |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62216284A (ja) * | 1986-03-03 | 1987-09-22 | Fujitsu Ltd | 半導体レ−ザ駆動回路 |
JPH0521877A (ja) * | 1991-04-02 | 1993-01-29 | Sony Corp | レーザダイオードドライバ |
JPH0541554A (ja) * | 1991-08-06 | 1993-02-19 | Fujitsu Ltd | レーザダイオード駆動回路 |
US20020167693A1 (en) * | 2000-12-21 | 2002-11-14 | Quellan, Inc. | Increasing data throughput in optical fiber transmission systems |
JP2008113386A (ja) * | 2006-10-31 | 2008-05-15 | Matsushita Electric Ind Co Ltd | 光送信器、光受信器、及び光伝送システム |
JP2013183147A (ja) * | 2012-03-05 | 2013-09-12 | Hitachi Ltd | レーザーダイオード駆動装置および駆動方法、並びにそれを用いた光伝送システム |
WO2014045440A1 (ja) * | 2012-09-24 | 2014-03-27 | 株式会社島津製作所 | 半導体レーザ駆動回路 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4703471A (en) * | 1985-01-02 | 1987-10-27 | General Electric Company | Monolithically integrated electro-optical multiplexer/demultiplexer |
US6151149A (en) * | 1998-04-04 | 2000-11-21 | Sigmatel, Inc | Method and apparatus for pulse pattern modulation |
JP3984741B2 (ja) | 1998-11-26 | 2007-10-03 | キヤノン株式会社 | 半導体レーザ駆動回路 |
JP2001326569A (ja) * | 2000-05-16 | 2001-11-22 | Toshiba Corp | Led駆動回路及び光送信モジュール |
US6373346B1 (en) * | 2000-11-27 | 2002-04-16 | Sirenza Microdevices, Inc. | Laser driver pre-emphasis and de-emphasis method and/or architecture with tuning and duty cycle control |
US6480067B1 (en) * | 2000-11-27 | 2002-11-12 | Sirenza Microdevices, Inc. | Peaking control for wideband laser driver applications |
US7742701B2 (en) * | 2005-03-16 | 2010-06-22 | Michael George Taylor | Coherent optical channel substitution |
US7907852B2 (en) * | 2006-01-25 | 2011-03-15 | Panasonic Corporation | Optical transmitter circuit |
JP4982260B2 (ja) * | 2006-06-20 | 2012-07-25 | パナソニック株式会社 | パルス変調回路 |
US7613400B2 (en) * | 2006-06-30 | 2009-11-03 | Intel Corporation | Multi-level optical data communication circuit |
US8238014B2 (en) * | 2008-09-08 | 2012-08-07 | Luxtera Inc. | Method and circuit for encoding multi-level pulse amplitude modulated signals using integrated optoelectronic devices |
JP2012195885A (ja) * | 2011-03-17 | 2012-10-11 | Fujitsu Ltd | 信号整形回路 |
US9136948B2 (en) * | 2011-07-27 | 2015-09-15 | Cisco Technology, Inc. | Electrical modulator driver circuit for generating multi-level drive signals for QAM optical transmission |
US8983291B1 (en) * | 2012-07-30 | 2015-03-17 | Inphi Corporation | Optical PAM modulation with dual drive mach zehnder modulators and low complexity electrical signaling |
US9094130B2 (en) * | 2013-04-24 | 2015-07-28 | Broadcom Corporation | Linearization of optical intensity modulation systems |
US9166704B1 (en) * | 2013-07-17 | 2015-10-20 | Inphi Corporation | Integrated control for silicon photonics |
US9246598B2 (en) * | 2014-02-06 | 2016-01-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Efficient pulse amplitude modulation integrated circuit architecture and partition |
JP6413265B2 (ja) * | 2014-03-12 | 2018-10-31 | 住友電気工業株式会社 | 光変調器駆動回路 |
US9331875B2 (en) * | 2014-04-04 | 2016-05-03 | Nxgen Partners Ip, Llc | System and method for communication using orbital angular momentum with multiple layer overlay modulation |
US9705601B2 (en) * | 2014-11-28 | 2017-07-11 | Sumitomo Electric Industries, Ltd. | Driver for pulse amplitude modulation and optical transmitter implementing the same |
-
2015
- 2015-11-25 US US14/952,276 patent/US9705601B2/en active Active
- 2015-11-26 JP JP2015230959A patent/JP2016103640A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62216284A (ja) * | 1986-03-03 | 1987-09-22 | Fujitsu Ltd | 半導体レ−ザ駆動回路 |
JPH0521877A (ja) * | 1991-04-02 | 1993-01-29 | Sony Corp | レーザダイオードドライバ |
JPH0541554A (ja) * | 1991-08-06 | 1993-02-19 | Fujitsu Ltd | レーザダイオード駆動回路 |
US20020167693A1 (en) * | 2000-12-21 | 2002-11-14 | Quellan, Inc. | Increasing data throughput in optical fiber transmission systems |
JP2008113386A (ja) * | 2006-10-31 | 2008-05-15 | Matsushita Electric Ind Co Ltd | 光送信器、光受信器、及び光伝送システム |
JP2013183147A (ja) * | 2012-03-05 | 2013-09-12 | Hitachi Ltd | レーザーダイオード駆動装置および駆動方法、並びにそれを用いた光伝送システム |
WO2014045440A1 (ja) * | 2012-09-24 | 2014-03-27 | 株式会社島津製作所 | 半導体レーザ駆動回路 |
Non-Patent Citations (1)
Title |
---|
LI, CHUNG-SHENG ET AL.: ""Differential Board/Backplane Optical Interconnects for High-Speed Digital Systems Part I: Theory"", JOURNAL OF LIGHTWAVE TECHNOLOGY, vol. 11, no. 7, JPN6018050360, July 1993 (1993-07-01), pages 1234 - 1249, XP000402592 * |
Also Published As
Publication number | Publication date |
---|---|
US9705601B2 (en) | 2017-07-11 |
US20160156417A1 (en) | 2016-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016103640A (ja) | レーザ駆動回路 | |
US10374716B2 (en) | Digital optical modulator for programmable n-quadrature amplitude modulation generation | |
US20070075886A1 (en) | Transmitting and receiving device and transmitting device and receiving device | |
KR100725994B1 (ko) | 저전력 멀티-레벨 펄스 진폭 변조 드라이버 및 상기드라이버를 포함하는 반도체 장치 | |
US10673535B2 (en) | Optical receiver with three data slicers and one edge slicer | |
US10587255B2 (en) | Multi-level output driver with adjustable pre-distortion capability | |
JP6243286B2 (ja) | ディジタル/アナログ変換回路および光送信器 | |
US20090245813A1 (en) | Modulator driver with multi-channel active alignment | |
US10348536B2 (en) | Data transmission device for modulating amplitude of PAM-4 signal using toggle serializer and method of operating the same | |
EP3574585B1 (en) | Threshold adjustment compensation of asymmetrical optical noise | |
JP6046288B1 (ja) | 電流出力回路及び光送信器 | |
JP6998691B2 (ja) | 光送信モジュール | |
JP5841035B2 (ja) | ディジタル/アナログ変換器 | |
US9136948B2 (en) | Electrical modulator driver circuit for generating multi-level drive signals for QAM optical transmission | |
US9143154B2 (en) | Method and device for converting a digital signal into optical pulses | |
US20180341125A1 (en) | Driver for optical modulator | |
JP2016122898A (ja) | Dmlドライバおよび送信フロントエンド | |
JP2021071616A (ja) | 光送信機、光トランシーバモジュール、及び光変調方法 | |
JP6491129B2 (ja) | 駆動回路および光送信器 | |
KR102036539B1 (ko) | 고효율 광신호 전송을 위한 펄스진폭변조 기반 광송신기 | |
US9270378B2 (en) | CML output driver | |
JP2015065505A (ja) | 信号振幅検出回路 | |
US9001925B1 (en) | Digital architecture for encoding a return-to-zero differential phase shift keying waveform | |
US20220231645A1 (en) | Driver amplifier | |
US20040047428A1 (en) | Transmitter for outputting differential signals of different voltage levels |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190702 |