JP2003152478A - 可変利得増幅器 - Google Patents

Abstract

(57)【要約】 【課題】 入力される差動信号の周波数特性を安定さ
せ、可変利得増幅器の利得の制御範囲を拡大する。 【解決手段】 本発明の可変利得増幅器は、差動信号Ｓ
ａ、Ｓｂに所望のオフセットを持たせた信号Ｓ１、Ｓ２
を生成するオフセット電圧発生回路１０Ａ、１０Ｂと、
差動信号Ｓａ、Ｓｂの周波数特性を劣化させた信号Ｓ
３、Ｓ４を生成する周波数劣化回路２０Ａ、２０Ｂと、
電源電圧Ｖｃｃを受ける電源ノードと接地電圧ＧＮＤを
受ける接地ノードとの間に接続された信号Ｓ１〜Ｓ４を
それぞれのゲートに受けるＭＯＳトランジスタＭ１〜Ｍ
４と、電源ノードと接地ノードとの間に接続されたＭＯ
ＳトランジスタＭ１〜Ｍ４のそれぞれにバイアス電流を
供給する電流源Ｉｏ、１５ａ及び１５ｂと、電流加算値
Ｉａと電流加算値Ｉｂとの差分値を出力する出力ノード
１３とを備える

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、可変利得増幅器に
おける利得制御範囲を拡大することに関する。

【０００２】

【従来の技術】近年、システムオンチップと呼ばれる、
すべての信号処理を一つのＬＳＩで構成する技術が普及
し始めている。これは、デジタル技術の進歩とＣＭＯＳ
プロセスの微細化技術に寄与するところが大きい。しか
しながら、ＬＳＩへの入力信号の大半はアナログ信号で
ある。そのため、アナログ信号をデジタル信号に変換す
るまでに、デジタル信号への変換に適した信号レベルへ
増幅あるいは減衰させる可変利得増幅器が必要である。

【０００３】従来、このような可変利得増幅器は、アナ
ログ信号処理に適したバイポーラトランジスタを用いて
構成していた。しかしながら、システムオンチップを実
現するためには、高集積化及び微細化が可能なＭＯＳト
ランジスタを用いて可変利得増幅器を構成することが不
可欠である。そして、ＭＯＳトランジスタを用いた可変
利得増幅器は種々提案されており、例えば（IEEE JOURN
AL OF SOLID-STATE CIRCUITS,Vol25,No1,Feb 1990）
や、この応用として（特開平10-22416）がある。

【０００４】図３は、上記例の基本構成を具体的に示し
た可変利得増幅器の回路図である。

【０００５】図３において、ＭＯＳトランジスタＭ１、
Ｍ２、Ｍ３、及びＭ４は、各々のソース電極が共通接続
され、定電流源Ｉｏによって直流バイアスされている。
ＭＯＳトランジスタＭ１及びＭ４のドレイン電極は、カ
レントミラー回路１５の基準側電流源１５ａに共通接続
されている。ＭＯＳトランジスタＭ２及びＭ３のドレイ
ン電極は、カレントミラー回路１５の出力側電流源１５
ｂ及び可変利得増幅器の出力端子１１に接続されてい
る。また、ＭＯＳトランジスタＭ３、Ｍ４のゲートは、
それぞれ入力端子１２、１３に接続されている。入力端
子１２には交流信号が入力され、入力端子１３には、そ
の交流信号に対して相対的に負極性を有する信号が入力
される。

【０００６】オフセット電圧発生回路１０Ａ、１０Ｂ
は、それぞれ入力端子１２、１３から入力される信号に
対し直流オフセット電圧を発生させるための回路であ
る。つまり、このオフセット電圧発生回路１０Ａ、１０
Ｂは、それぞれ定電圧源Ｖｃによって直流バイアスが与
えられ一定の電流を発生するＭＯＳトランジスタＭ５、
Ｍ６と、この電流を電圧に変換するための抵抗Ｒ１、Ｒ
２とによってそれぞれ構成されている。ＭＯＳトランジ
スタＭ１、Ｍ２には、それぞれオフセット電圧発生回路
１０Ａ、１０Ｂによって入力信号から直流オフセット電
圧分をシフトした信号が入力される。また、正電源端子
Ｖｃｃは正の電圧を印加するのに対し、負電源端子ＧＮ
Ｄは正電源端子Ｖｃｃの電圧に対して相対的に負の電圧
を印加する。

【０００７】次に、可変利得増幅器の動作について説明
する。

【０００８】前提条件として、各ＭＯＳトランジスタＭ
１〜Ｍ４は飽和領域で動作しているものとする。また、
基板電位はソース電位Ｖｂと同電位であるとして基板バ
イアス効果はなく、短チャネル効果も考慮しないものと
する。したがって、各ＭＯＳトランジスタのドレイン電
流Ｉｄｓは、一般に、＜数１＞で与えられる。

【０００９】＜数１＞ Ｉｄｓ＝Ｋ（Ｖｇｓ−Ｖｔ０）² ここで、Ｋ＝（１／２）μＣｏｘＷ／Ｌはトランスコン
ダクタンス定数、μはチャネルのキャリア移動度、Ｃｏ
ｘはゲート容量、Ｗはゲート幅、Ｌはゲート長、Ｖｇｓ
はゲートとソース間の電位差、及びＶｔ０は閾値電圧を
意味する。

【００１０】また、ＭＯＳトランジスタＭ５及びＭ６に
おいて、Ｋの値が等しいとすると、ゲート−ソース間電
圧Ｖｇｓの値は等しいのでドレイン電流Ｉｄｓの値も等
しい。そして、このときのドレイン電流の値をＩｃとす
る。ドレイン電流Ｉｃはそれぞれ抵抗Ｒ１、Ｒ２へ流
れ、それぞれの抵抗値をＲとすると抵抗Ｒ１、Ｒ２にお
ける電圧降下Ｖｃｔｒは、それぞれＶｃｔｒ＝Ｒ×Ｉｃ
である。

【００１１】次に、入力端子１２、１３にそれぞれ入力
される信号の直流成分をＶａ、交流成分をＶｉｎとする
と、まず、ＭＯＳトランジスタＭ３のゲート電圧ＶＧＭ
３は、＜数２＞で与えられる。

【００１２】＜数２＞ ＶＧＭ３＝Ｖａ＋（１／２）Ｖｉｎ 一方、ＭＯＳトランジスタＭ４のゲート電圧ＶＧＭ４は
＜数３＞で与えられる。

【００１３】＜数３＞ ＶＧＭ４＝Ｖａ−（１／２）Ｖｉｎ 同様に、ＭＯＳトランジスタＭ１、Ｍ２のそれぞれのゲ
ート電圧ＶＧＭ１、ＶＧＭ２は、＜数４＞及び＜数５＞
で与えられる。

【００１４】＜数４＞ ＶＧＭ１＝Ｖａ＋（１／２）Ｖｉｎ−Ｖｃｔｒ ＜数５＞ ＶＧＭ２＝Ｖａ−（１／２）Ｖｉｎ−Ｖｃｔｒ また、共通接続されたソース電位はＶｂであり、＜数１
＞〜＜数５＞を用いると、各ＭＯＳトランジスタＭ１〜
Ｍ４のドレイン電流Ｉｄ１〜Ｉｄ４は、＜数６＞〜＜数
９＞で与えられる。

【００１５】＜数６＞ Ｉｄ１＝Ｋ｛Ｖａ＋（１／２）Ｖｉｎ−Ｖｃｔｒ−Ｖｂ
−Ｖｔ０｝² ＜数７＞ Ｉｄ２＝Ｋ｛Ｖａ−（１／２）Ｖｉｎ−Ｖｃｔｒ−Ｖｂ
−Ｖｔ０｝² ＜数８＞ Ｉｄ３＝Ｋ｛Ｖａ＋（１／２）Ｖｉｎ−Ｖｂ−Ｖｔ０｝
² ＜数９＞ Ｉｄ４＝Ｋ｛Ｖａ−（１／２）Ｖｉｎ−Ｖｂ−Ｖｔ０｝
² そして、これらのドレイン電流Ｉｄ１〜Ｉｄ４はカレン
トミラー回路１５によって減算されるため、出力端子１
１から出力される電流Ｉｏｕｔは、図３及び図４から明
らかなように、Ｉｏｕｔ＝Ｉａ−Ｉｂであるので、＜数
１０＞で与えられる。

【００１６】＜数１０＞ Ｉｏｕｔ＝（Ｉｄ１＋Ｉｄ４）−（Ｉｄ２＋Ｉｄ３） この＜数１０＞に＜数６＞〜＜数９＞を代入すると、電
流Ｉｏｕｔは＜数１１＞で表される。

【００１７】＜数１１＞ Ｉｏｕｔ＝−２Ｋ×Ｖｃｔｒ×Ｖｉｎ したがって、出力電流ＩｏｕｔはＶｃｔｒによって制御
できることを意味している。また、出力端子１１にイン
ピーダンス素子を接続することによって出力電流Ｉｏｕ
ｔは電圧信号となるため、可変利得増幅器を構成するこ
とができる。

【００１８】しかしながら、＜数１１＞は理想的な状態
で導出したものであり、実際には電流源を構成するＭＯ
ＳトランジスタＭ５及びＭ６のドレイン電極には寄生容
量が存在する。

【００１９】図４は、これを加味した等価回路を示す図
である。入力端子１２、１３から入力される信号は、そ
れぞれ、抵抗Ｒ１と寄生容量１７、抵抗Ｒ２と寄生容量
１８とによってそれぞれ形成される寄生ローパスフィル
ターを通過することになるので、高周波領域において交
流成分の減衰が生じることとなる。このときの減衰係数
をａとすると、＜数６＞〜＜数９＞は、それぞれ＜数１
２＞〜＜数１５＞に書き換えることができる。

【００２０】＜数１２＞ Ｉｄ１＝Ｋ｛Ｖａ＋（ａ／２）Ｖｉｎ−Ｖｃｔｒ−Ｖｂ
−Ｖｔ０｝² ＜数１３＞ Ｉｄ２＝Ｋ｛Ｖａ−（ａ／２）Ｖｉｎ−Ｖｃｔｒ−Ｖｂ
−Ｖｔ０｝² ＜数１４＞ Ｉｄ３＝Ｋ｛Ｖａ＋（１／２）Ｖｉｎ−Ｖｂ−Ｖｔ０｝
² ＜数１５＞ Ｉｄ４＝Ｋ｛Ｖａ−（１／２）Ｖｉｎ−Ｖｂ−Ｖｔ０｝
² また、上記＜数１２＞〜＜数１５＞を用いて出力電流Ｉ
ｏｕｔを求めると、＜数１６＞となる。

【００２１】＜数１６＞ Ｉｏｕｔ＝−２Ｋ×Ｖｃｔｒ×Ｖｉｎ×[ａ｛１−（Ｖ
ｇｓ３−Ｖｔ０）／Ｖｃｔｒ｝＋（Ｖｇｓ３−Ｖｔ０）
／Ｖｃｔｒ] ここで、Ｖｇｓ３＝Ｖｇｓ４であり、それぞれ交流信号
の入力がない場合のＭＯＳトランジスタＭ３及びＭ４の
ゲート−ソース間電圧である。また、Ｖｇｓ３＝Ｖｇｓ
１＋Ｖｃｔｒである。したがって、（Ｖｇｓ３−Ｖｔ
０）／Ｖｃｔｒ≧１となるので、ａ＝１（減衰がないと
き）であれば出力電流Ｉｏｕｔは理想状態のときの＜数
１１＞と同一の式になる。

【００２２】つまり、＜数１６＞における[ａ｛１−
（Ｖｇｓ３−Ｖｔ０）／Ｖｃｔｒ｝＋（Ｖｇｓ３−Ｖｔ
０）／Ｖｃｔｒ]の項が、交流成分の減衰の発生を示す
項となり、ＭＯＳトランジスタＭ１及びＭ２への入力信
号が寄生ローパスフィルターを通過することによって交
流成分の減衰が生じる。そして、減衰量が大きくなる
（ａが小さくなる）に従って、理想状態における利得か
らのずれが生じ、理想状態に比べて利得が上昇する。ま
た、このずれ量はＶｃｔｒが小さいほど大きくなるた
め、このずれ量が影響を及ぼさない狭い範囲で可変利得
増幅器の利得を選択しなければならない。

【００２３】

【発明が解決しようとする課題】上述のように、直流オ
フセット電圧を発生させるための抵抗及び電流源の寄生
容量によって寄生ローパスフィルターが形成されるた
め、高周波数領域において理想状態に比べて利得が上昇
するピーキング現象が発生し、特に利得が小さくなる領
域においてこの現象は顕著となる。したがって、この現
象によって可変利得増幅器における利得の制御範囲が狭
くなる。

【００２４】この影響を低減するためには、直流オフセ
ット電圧発生用の抵抗値を小さくすることによって、寄
生ローパスフィルターの遮断周波数をより高周波数領域
に移動させる方法が考えられる。しかしながら、必要な
オフセット電圧は一定であるため、抵抗に流す電流値が
大きくなると消費電流の増加を招くことになる。また、
電流値を大きくすると、電流源を構成するトランジスタ
のサイズを大きくする必要性が生じて寄生容量値も大き
くなる。その結果、寄生ローパスフィルターの遮断周波
数を高周波数領域に移動することができない。

【００２５】そこで、本発明の目的は、消費電流の増加
を招くことなく周波数特性の安定化を図り、可変利得増
幅器の利得制御範囲を拡大することである。

【００２６】

【課題を解決するための手段】上記課題を解決するため
に、請求項１に係る発明は、差動信号の一方に所望のオ
フセットを持たせた第１の信号を生成する第１のオフセ
ット発生回路と、前記差動信号の他方に所望のオフセッ
トを持たせた第２の信号を生成する第２のオフセット発
生回路と、前記差動信号の一方の周波数特性を劣化させ
た第３の信号を生成する第１の周波数劣化回路と、前記
差動信号の他方の周波数特性を劣化させた第４の信号を
生成する第２の周波数劣化回路と、電源電圧を受ける電
源ノードと接地電圧を受ける接地ノードとの間に接続さ
れ、前記第１の信号をゲートに受ける第１のＭＯＳトラ
ンジスタと、前記電源ノードと前記接地ノードとの間に
前記第１のＭＯＳトランジスタと並列に接続され、前記
第２の信号をゲートに受ける第２のＭＯＳトランジスタ
と、前記電源ノードと前記接地ノードとの間に接続さ
れ、前記第３の信号をゲートに受ける第３のＭＯＳトラ
ンジスタと、前記電源ノードと前記接地ノードとの間に
前記第２のＭＯＳトランジスタと並列に接続され、前記
第４の信号をゲートに受ける第４のＭＯＳトランジスタ
と、前記電源ノードと前記接地ノードとの間に前記第１
のＭＯＳトランジスタに直列に接続され、前記第１のＭ
ＯＳトランジスタにバイアス電流を供給する第１の電流
源と、前記電源ノードと前記接地ノードとの間に前記第
２のＭＯＳトランジスタに直列に接続され、前記第２の
ＭＯＳトランジスタにバイアス電流を供給する第２の電
流源と、前記電源ノードと前記接地ノードとの間に前記
第３のＭＯＳトランジスタに直列に接続され、前記第３
のＭＯＳトランジスタにバイアス電流を供給する第３の
電流源と、前記電源ノードと前記接地ノードとの間に前
記第４のＭＯＳトランジスタに直列に接続され、前記第
４のＭＯＳトランジスタにバイアス電流を供給する第４
の電流源と、前記第１及び第４のＭＯＳトランジスタに
流れる電流加算値と、前記第２及び第３のＭＯＳトラン
ジスタに流れる電流加算値との差分値を出力する出力ノ
ードとを備えるものである。

【００２７】請求項１の発明によると、オフセット発生
回路を通過する差動信号に対して所望のオフセットを持
たせることによって生じる周波数特性の劣化を、オフセ
ット発生回路を通過しない差動信号に与える周波数劣化
回路を設ける。このため、消費電流の増加を招くことな
く入力される差動信号の周波数特性が安定し、その結
果、利得の増加が抑制され可変利得増幅器の利得制御範
囲を拡大することができる。

【００２８】また、請求項２の発明は、請求１記載の可
変利得増器において、前記第１のオフセット発生回路
は、前記差動信号の一方を受ける第１の入力ノードに接
続された第１の抵抗と、前記接地ノードと前記第１の抵
抗との間に接続され、所定のバイアス電圧をゲートに受
ける第５のＭＯＳトランジスタとを含み、前記第２のオ
フセット発生回路は、前記差動信号の他方を受ける第２
の入力ノードに接続された第２の抵抗と、前記接地ノー
ドと前記第２の抵抗との間に接続され、所定のバイアス
電圧をゲートに受ける第６のＭＯＳトランジスタとを含
み、前記第１の周波数劣化回路は、前記第１の入力ノー
ドと前記第３のＭＯＳトランジスタのゲートとの間に接
続された第３の抵抗と、当該ゲートと前記第３の抵抗と
の間にドレインが接続され、ソース及びゲートが前記接
地ノードに接続された第７のＭＯＳトランジスタとを含
み、前記第２の周波数劣化回路は、前記第２の入力ノー
ドと前記第４のＭＯＳトランジスタのゲートとの間に接
続された第４の抵抗と、当該ゲートと前記第４の抵抗と
の間にドレインが接続され、ソース及びゲートが前記接
地ノードに接続された第８のＭＯＳトランジスタとを含
むものとする。

【００２９】また、請求項３の発明は、請求項１記載の
可変利得増幅器において、前記第１の周波数劣化回路に
よって生成された第１の信号の周波数特性は、前記第１
のオフセット発生回路によって生成された第２の信号の
周波数特性と同じであり、前記第２の周波数劣化回路に
よって生成された第４の信号の周波数特性は、前記第２
のオフセット発生回路によって生成された第３の信号の
周波数特性と同じであるものとする。

【００３０】また、請求項４の発明は、請求項２記載の
可変利得増幅器において、前記第１の抵抗と前記第３の
抵抗は、同じ抵抗値を有し、前記第２の抵抗と前記第４
の抵抗は、同じ抵抗値を有し、前記第５のＭＯＳトラン
ジスタと前記第７のＭＯＳトランジスタは、同じサイズ
であり、前記第６のＭＯＳトランジスタと前記第８のＭ
ＯＳトランジスタは、同じサイズであるものとする。

【００３１】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。

【００３２】図１は、本実施形態における可変利得増幅
器の回路構成例を示す図である。図１において、ＭＯＳ
トランジスタＭ１（第１のＭＯＳトランジスタに対
応）、Ｍ２（第２のＭＯＳトランジスタに対応）、Ｍ３
（第３のＭＯＳトランジスタに対応）、及びＭ４（第４
のＭＯＳトランジスタに対応）は、各々のソース電極が
共通接続され、定電流源Ｉｏ（第１〜第４の電流源に対
応）によって直流バイアスされている。ＭＯＳトランジ
スタＭ１及びＭ４のドレイン電極は共通接続され、カレ
ントミラー回路１５の基準側電流源１５ａ（第１及び第
４の電流源に対応）に接続されている。ＭＯＳトランジ
スタＭ２びＭ３のドレイン電極は共通接続され、カレン
トミラー回路１５の出力側電流源１５ｂ（第２及び第３
の電流源に対応）と可変利得増幅器の出力端子１１（出
力ノードに対応）に接続されている。

【００３３】ＭＯＳトランジスタＭ３及びＭ４のゲート
には、それぞれ、抵抗Ｒ３（第３の抵抗に対応）及びＲ
４（第４の抵抗に対応）を介して入力端子１２（第１の
入力ノードに対応）及び１３（第２の入力ノードに対
応）が接続されるとともに、ゲート電極及びソース電極
が接地されたＭＯＳトランジスタＭ７（第７のＭＯＳト
ランジスタに対応）及びＭ８（第８のＭＯＳトランジス
タに対応）のドレイン電極が接続されている。入力端子
１２には交流信号Ｓａ（差動信号の一方）が入力され、
入力端子１３にはその交流信号に対して相対的に負極性
を有する信号Ｓｂ（差動信号の他方）が入力される。な
お、ＭＯＳトランジスタＭ７と抵抗Ｒ３とを有する回路
２０Ａが第１の周波数劣化回路に相当し、ＭＯＳトラン
ジスタＭ８と抵抗Ｒ４とを有する回路２０Ｂが第２の周
波数劣化回路に相当する。

【００３４】オフセット電圧発生回路１０Ａ（第１のオ
フセット発生回路）、１０Ｂ（第２のオフセット発生回
路）は、入力端子１２、１３からそれぞれ入力される信
号Ｓａ、Ｓｂに直流オフセット電圧を持たせてＭＯＳト
ランジスタＭ１、Ｍ２にそれぞれ入力される信号Ｓ１
（第１の入力信号に対応）、Ｓ２（第２の入力信号に対
応）を生成する。つまり、このオフセット電圧発生回路
１０Ａ、１０Ｂは、それぞれ定電圧源Ｖｃによって直流
バイアスが与えられ一定の電流を発生するＭＯＳトラン
ジスタＭ５（第５のＭＯＳトランジスタに対応）、Ｍ６
（第６のＭＯＳトランジスタに対応）と、この電流を電
圧に変換するための抵抗Ｒ１（第１の抵抗に対応）、Ｒ
２（第２の抵抗に対応）とによってそれぞれ構成されて
いる。ＭＯＳトランジスタＭ１、Ｍ２には、それぞれオ
フセット電圧発生回路１０Ａ、１０Ｂによって入力信号
Ｓａ、Ｓｂから直流オフセット電圧分をシフトした信号
が入力される。また、正電源端子Ｖｃｃ（電源ノード）
は正の電圧を印加するのに対し、負電源端子ＧＮＤ（接
地ノード）は正電源端子Ｖｃｃの電圧に対して相対的に
負の電圧を印加する。

【００３５】また、オフセット電圧発生回路１０Ａ、１
０Ｂとそれぞれ同じ周波数特性を持つ回路である第１の
周波数劣化回路２０Ａ、第２の周波数劣化回路２０Ｂ
は、オフセット電圧発生回路１０Ａ、１０Ｂにおいてそ
れぞれ発生する周波数特性の劣化を招いた成分と同じ成
分を入力信号Ｓａ、Ｓｂに与えて、ＭＯＳトランジスタ
Ｍ３、Ｍ４への入力信号Ｓ３（第３の入力信号に対
応）、Ｓ４（第４の入力信号に対応）を生成する。

【００３６】次に、可変利得増幅器の動作について説明
する。

【００３７】前提条件として、各ＭＯＳトランジスタＭ
１〜Ｍ８は飽和領域で動作しているものとする。また、
基板電位はソース電位Ｖｂと同電位であるとして基板バ
イアス効果はなく、短チャネル効果も考慮しないものと
する。したがって、各ＭＯＳトランジスタのドレイン電
流Ｉｄｓは、従来例と同様に、＜数１７＞で与えられ
る。

【００３８】＜数１７＞ Ｉｄｓ＝Ｋ（Ｖｇｓ−Ｖｔ０）² で表される。ここで、Ｋ＝（１／２）μＣｏｘＷ／Ｌは
トランスコンダクタンス定数、μはチャネルのキャリア
移動度、Ｃｏｘはゲート容量、Ｗはゲート幅、Ｌはゲー
ト長、Ｖｇｓはゲートとソース間の電位差、及びＶｔ０
は閾値電圧を意味する。

【００３９】また、ＭＯＳトランジスタＭ５及びＭ６に
おいて、Ｋの値が等しいとすると、ゲート−ソース間電
圧Ｖｇｓの値は等しいので、ドレイン電流Ｉｄｓの値も
等しい。そしてこのときのドレイン電流の値をＩｃとす
る。ドレイン電流Ｉｃは、それぞれ抵抗Ｒ１、Ｒ２へ流
れ、抵抗値をＲとすると抵抗Ｒ１、Ｒ２における電圧降
下Ｖｃｔｒは、それぞれＶｃｔｒ＝Ｒ×Ｉｃである。一
方、ＭＯＳトランジスタＭ７及びＭ８におけるゲート−
ソース間電圧Ｖｇｓはそれぞれ零であるため、両トラン
ジスタのドレイン電流Ｉｄｓは流れず、抵抗Ｒ３、Ｒ４
の電圧降下も零である。

【００４０】図２は、図１に示した可変利得増幅器にお
けるＭＯＳトランジスタＭ５、Ｍ６、Ｍ７、及びＭ８を
等価回路で表した回路図である。

【００４１】ＭＯＳトランジスタＭ５及びＭ６は、それ
ぞれ、定電流源２１及びドレイン電極からみたインピー
ダンス（寄生容量）１７、定電流源２２及びインピーダ
ンス（寄生容量１８）によって表される。また、ＭＯＳ
トランジスタＭ７及びＭ８は、遮断状態であるのでそれ
ぞれ寄生容量２３、２４のみによって表される。図２か
ら明らかなように、入力端子１２から入力された信号Ｓ
ａが抵抗Ｒ１と寄生容量１７とによって形成される寄生
ローパスフィルターを通過することによって生成された
入力信号Ｓ１は、ＭＯＳトランジスタＭ１のゲートに入
力される。

【００４２】一方、ＭＯＳトランジスタＭ２への入力信
号Ｓ２は、入力端子１３から入力され、抵抗Ｒ２と寄生
容量１８とによって形成される寄生ローパスフィルター
を通過して入力される。同様にして、ＭＯＳトランジス
タＭ３及びＭ４への入力信号Ｓ３及びＳ４は、入力端子
１２及び１３からそれぞれ入力された信号Ｓａ及びＳｂ
が、それぞれ、抵抗Ｒ３と寄生容量２３、抵抗Ｒ４と寄
生容量２４とによって形成される寄生ローパスフィルタ
ーを通過して減衰された後に入力されることになる。こ
れらの場合における寄生ローパスパスフィルターによる
減衰係数をａとする。また、抵抗Ｒ１〜Ｒ４の抵抗値が
等しく、ＭＯＳトランジスタＭ５〜Ｍ８のトランジスタ
のサイズが等しいとすると、寄生容量２１〜２４も等し
くなるため、入力端子１２及び１３からＭＯＳトランジ
スタＭ１〜Ｍ４までにおいて生じる信号Ｓａ及びＳｂの
減衰量はすべて等しくなり、減衰係数はすべてａで表す
ことができる。

【００４３】以上を踏まえて本実施形態における可変利
得増幅器の動作について式で表しながら説明する。

【００４４】入力端子１２に入力される信号Ｓａの直流
成分をＶａとし、交流成分をＶｉｎとすると、ＭＯＳト
ランジスタＭ３のゲート電圧ＶＧＭ３は、＜数１８＞で
与えられる。

【００４５】＜数１８＞ ＶＧＭ３＝Ｖａ＋（ａ／２）Ｖｉｎ 一方、ＭＯＳトランジスタＭ４のゲート電圧ＶＧＭ４
は、＜数１９＞で与えられる。

【００４６】＜数１９＞ ＶＧＭ４＝Ｖａ−（ａ／２）Ｖｉｎ 同様にして、ＭＯＳトランジスタＭ１、Ｍ２のゲート電
圧ＶＧＭ１、ＶＧＭ２は、それぞれ＜数２０＞、＜数２
１＞で与えられる。

【００４７】＜数２０＞ ＶＧＭ１＝Ｖａ＋（ａ／２）Ｖｉｎ−Ｖｃｔｒ ＜数２１＞ ＶＧＭ２＝Ｖａ−（ａ／２）Ｖｉｎ−Ｖｃｔｒ また、共通接続されたソース電位はＶｂであり、＜数１
８＞〜＜数２２＞を用いると、各ＭＯＳトランジスタＭ
１〜Ｍ４のドレイン電流Ｉｄ１、Ｉｄ２、Ｉｄ３、及び
Ｉｄ４は、＜数２２＞〜＜数２５＞で与えられる。

【００４８】＜数２２＞ Ｉｄ１＝Ｋ｛Ｖａ＋（ａ／２）Ｖｉｎ−Ｖｃｔｒ−Ｖｂ
−Ｖｔ０｝² ＜数２３＞ Ｉｄ２＝Ｋ｛Ｖａ−（ａ／２）Ｖｉｎ−Ｖｃｔｒ−Ｖｂ
−Ｖｔ０｝² ＜数２４＞ Ｉｄ３＝Ｋ｛Ｖａ＋（ａ／２）Ｖｉｎ−Ｖｂ−Ｖｔ０｝
² ＜数２５＞ Ｉｄ４＝Ｋ｛Ｖａ−（ａ／２）Ｖｉｎ−Ｖｂ−Ｖｔ０｝
² そして、これらの各ドレイン電流Ｉｄ１〜Ｉｄ４はカレ
ントミラー回路１５によって減算されるため、出力端子
１１から出力される電流Ｉｏｕｔは、図１及び図２から
明らかなように、Ｉｏｕｔ＝Ｉａ−Ｉｂであるので、＜
数２６＞で与えられる。

【００４９】＜数２６＞ Ｉｏｕｔ＝（Ｉｄｓ１＋Ｉｄｓ４）−（Ｉｄｓ２＋Ｉｄ
ｓ３） この＜数２６＞へ＜数２２＞〜＜数２５＞を代入する
と、電流Ｉｏｕｔは、＜数２７＞で表される。

【００５０】＜数２７＞ Ｉｏｕｔ＝−２Ｋ×Ｖｃｔｒ×ａ×Ｖｉｎ したがって、従来例と同様に、出力電流ＩｏｕｔはＶｃ
ｔｒによって制御でき、利得制御信号であるＶｃｔｒの
値に比例した出力電流が得られることになる。そしてこ
の場合、＜数２７＞においては、上記従来例の＜数１６
＞で示したようなＶｃｔｒの値に応じて変化する交流成
分の減衰の発生を示す項は現われていない。すなわち、
入力信号の周波数特性が安定して利得の上昇が発生しな
いため、可変利得増幅器の利得範囲を拡大することがで
きる。

【００５１】また、本実施形態ではＮ型ＭＯＳトラジス
タを用いた可変利得増幅器の場合について説明したが、
本実施形態はこれに限る趣旨ではなく、Ｐ型ＭＯＳトラ
ンジスタを用いた場合であっても、本発明は同様に実施
可能である。

【００５２】また、本実施形態ではＭＯＳトランジスタ
Ｍ１〜Ｍ４が共通接続されたソース電圧Ｖｂは、入力電
圧によって決定される回路構成になっているが、本実施
例はこれに限る趣旨ではなく、この共通接続がなされる
部分を負電源端子のように交流的に接地されたところに
接続した回路である場合であっても、本発明は同様に実
施可能である。

【００５３】以上のように、本実施形態に係る可変利得
増幅回路は、オフセット発生回路１０Ａ及び１０Ｂを通
過する差動信号に対して所望のオフセットを持たせるこ
とによって生じる周波数特性の劣化を、オフセット発生
回路１０Ａ及び１０Ｂを通過しない差動信号に与える周
波数劣化回路２０Ａ及び２０Ｂを設ける。このため、Ｍ
ＯＳトランジスタＭ１、Ｍ２へそれぞれ入力される信号
Ｓ１、Ｓ２の周波数特性と、ＭＯＳトランジスタＭ３、
Ｍ４へそれぞれ入力される信号Ｓ３、Ｓ４との周波数特
性が安定し、利得の上昇が抑制されるので、消費電力の
増加を招くことなく利得の制御範囲を拡大することがで
きる。

【００５４】

【発明の効果】上述のように、本発明によると、利得を
可変させるために必要なオフセット電圧発生回路おいて
生じる周波数特性の劣化を、オフセット電圧発生回路を
通過しないＭＯＳトランジスタへの入力信号にも加える
ことによって、各ＭＯＳトランジスタへの入力信号の周
波数特性を安定させることがでるき。このため、消費電
力の増加を招くことなく利得の制御範囲を拡大すること
ができる。

【図面の簡単な説明】

【図１】 本発明の実施形態における可変利得増幅器の
構成例を示す回路図である。

【図２】 図１に示す可変利得増幅器におけるオフセッ
ト電圧発生回路を等価回路で示した回路図である。

【図３】 従来の可変利得増幅器の構成例を示す回路図
である。

【図４】 図３に示す可変利得増幅器におけるオフセッ
ト電圧発生回路を等価回路で示した回路図である。

【符号の説明】

Ｍ１〜Ｍ８ ＭＯＳトランジスタ １１ 出力端子（出力ノード） １２ 入力端子（第１の入力ノード） １３ 入力端子（第２の入力ノード） １５ カレントミラー回路 １５ａ 基準側電流源（第１及び第４の電流源） １５ｂ 出力側電流源（第２及び第３の電流源） ２１、２２ 定電流源 １７、１８、２３、２４ 寄生容量 Ｖｃｃ 正電源端子（電源ノード） ＧＮＤ 負電源端子（接地ノード） Ｖｂ ソース電位（第１〜第４の電流源） Ｖｃ 定電圧源 Ｒ１〜Ｒ４ 抵抗（第１〜第４の抵抗） Ｉａ ＭＯＳトランジスタＭ１及びＭ４の各々
に流れる電流の加算値 Ｉｂ ＭＯＳトランジスタＭ２及びＭ３の各々
に流れる電流の加算値 １０Ａ オフセット電圧発生回路（第１のオフセ
ット発生回路） １０Ｂ オフセット電圧発生回路（第２のオフセ
ット発生回路） ２０Ａ 周波数劣化回路（第１の周波数劣化回
路） ２０Ｂ 周波数劣化回路（第２の周波数劣化回
路）

フロントページの続き Ｆターム(参考） 5J091 AA01 AA12 CA13 CA62 CA64 FA08 FA09 FP09 GP01 HA10 HA25 HA29 KA02 KA05 KA09 KA47 MA19 MA21 TA01 5J100 AA03 AA16 AA17 AA20 BA06 BB02 BB21 BC02 CA18 CA21 DA06 EA02 5J500 AA01 AA12 AC13 AC62 AC64 AF08 AF09 AH10 AH25 AH29 AK02 AK05 AK09 AK47 AM19 AM21 AT01 PF09 PG01

Claims (4)

【特許請求の範囲】
1. 【請求項１】 差動信号の一方に所望のオフセットを持
   たせた第１の信号を生成する第１のオフセット発生回路
   と、 前記差動信号の他方に所望のオフセットを持たせた第２
   の信号を生成する第２のオフセット発生回路と、 前記差動信号の一方の周波数特性を劣化させた第３の信
   号を生成する第１の周波数劣化回路と、 前記差動信号の他方の周波数特性を劣化させた第４の信
   号を生成する第２の周波数劣化回路と、 電源電圧を受ける電源ノードと接地電圧を受ける接地ノ
   ードとの間に接続され、前記第１の信号をゲートに受け
   る第１のＭＯＳトランジスタと、 前記電源ノードと前記接地ノードとの間に前記第１のＭ
   ＯＳトランジスタと並列に接続され、前記第２の信号を
   ゲートに受ける第２のＭＯＳトランジスタと、 前記電源ノードと前記接地ノードとの間に接続され、前
   記第３の信号をゲートに受ける第３のＭＯＳトランジス
   タと、 前記電源ノードと前記接地ノードとの間に前記第３のＭ
   ＯＳトランジスタと並列に接続され、前記第４の信号を
   ゲートに受ける第４のＭＯＳトランジスタと、 前記電源ノードと前記接地ノードとの間に前記第１のＭ
   ＯＳトランジスタに直列に接続され、前記第１のＭＯＳ
   トランジスタにバイアス電流を供給する第１の電流源
   と、 前記電源ノードと前記接地ノードとの間に前記第２のＭ
   ＯＳトランジスタに直列に接続され、前記第２のＭＯＳ
   トランジスタにバイアス電流を供給する第２の電流源
   と、 前記電源ノードと前記接地ノードとの間に前記第３のＭ
   ＯＳトランジスタに直列に接続され、前記第３のＭＯＳ
   トランジスタにバイアス電流を供給する第３の電流源
   と、 前記電源ノードと前記接地ノードとの間に前記第４のＭ
   ＯＳトランジスタに直列に接続され、前記第４のＭＯＳ
   トランジスタにバイアス電流を供給する第４の電流源
   と、 前記第１及び第４のＭＯＳトランジスタに流れる電流加
   算値と、前記第２及び第３のＭＯＳトランジスタに流れ
   る電流加算値との差分値を出力する出力ノードとを備え
   ることを特徴とする可変利得増幅器。
2. 【請求項２】 請求１記載の可変利得増幅器において、 前記第１のオフセット発生回路は、前記差動信号の一方
   を受ける第１の入力ノードに接続された第１の抵抗と、
   前記接地ノードと前記第１の抵抗との間に接続され、所
   定のバイアス電圧をゲートに受ける第５のＭＯＳトラン
   ジスタとを含み、 前記第２のオフセット発生回路は、前記差動信号の他方
   を受ける第２の入力ノードに接続された第２の抵抗と、
   前記接地ノードと前記第２の抵抗との間に接続され、所
   定のバイアス電圧をゲートに受ける第６のＭＯＳトラン
   ジスタとを含み、 前記第１の周波数劣化回路は、前記第１の入力ノードと
   前記第３のＭＯＳトランジスタのゲートとの間に接続さ
   れた第３の抵抗と、当該ゲートと前記第３の抵抗との間
   にドレインが接続され、ソース及びゲートが前記接地ノ
   ードに接続された第７のＭＯＳトランジスタとを含み、 前記第２の周波数劣化回路は、前記第２の入力ノードと
   前記第４のＭＯＳトランジスタのゲートとの間に接続さ
   れた第４の抵抗と、当該ゲートと前記第４の抵抗との間
   にドレインが接続され、ソース及びゲートが前記接地ノ
   ードに接続された第８のＭＯＳトランジスタとを含むこ
   とを特徴とする可変利得増幅器。
3. 【請求項３】 請求項１記載の可変利得増幅器におい
   て、 前記第１の周波数劣化回路によって生成された第３の信
   号の周波数特性は、前記第１のオフセット発生回路によ
   って生成された第１の信号の周波数特性と同じであり、 前記第２の周波数劣化回路によって生成された第４の信
   号の周波数特性は、前記第２のオフセット発生回路によ
   って生成された第２の信号の周波数特性と同じであるこ
   とを特徴とする可変利得増幅器。
4. 【請求項４】 請求項２記載の可変利得増幅器におい
   て、 前記第１の抵抗と前記第３の抵抗は、同じ抵抗値を有
   し、 前記第２の抵抗と前記第４の抵抗は、同じ抵抗値を有
   し、 前記第５のＭＯＳトランジスタと前記第７のＭＯＳトラ
   ンジスタは、同じサイズであり、 前記第６のＭＯＳトランジスタと前記第８のＭＯＳトラ
   ンジスタは、同じサイズであることを特徴とする可変利
   得増幅器。