CN115459727A - 伪电阻电路、rc滤波电路、电流镜电路及芯片 - Google Patents

伪电阻电路、rc滤波电路、电流镜电路及芯片 Download PDF

Info

Publication number
CN115459727A
CN115459727A CN202211143851.2A CN202211143851A CN115459727A CN 115459727 A CN115459727 A CN 115459727A CN 202211143851 A CN202211143851 A CN 202211143851A CN 115459727 A CN115459727 A CN 115459727A
Authority
CN
China
Prior art keywords
circuit
mos transistor
resistor
current
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211143851.2A
Other languages
English (en)
Inventor
陈志远
张�林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3Peak Inc
Original Assignee
3Peak Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3Peak Inc filed Critical 3Peak Inc
Priority to CN202211143851.2A priority Critical patent/CN115459727A/zh
Publication of CN115459727A publication Critical patent/CN115459727A/zh
Priority to PCT/CN2023/119352 priority patent/WO2024061153A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明公开了一种伪电阻电路、RC滤波电路、电流镜电路及芯片，伪电阻电路包括：第一MOS管以及偏置电路。偏置电路给第一MOS管的栅极和源极之间提供用于使得第一MOS管工作于亚阈值区的偏置电压，并通过调节该偏置电压以调节第一MOS管的阻值。本发明的伪电阻电路、RC滤波电路、电流镜电路及芯片，可以用较小的面积代价得到一个高阻值的电阻，这样一方面可以降低电阻的面积，另一方面为了实现相同的RC时间常数，可以将电容值取小，从而降低电容的面积。此外，该伪电阻的阻值受工艺‑电压‑温度(PVT)的影响较小，保证在工艺‑电压‑温度(PVT)变化的时候，该RC滤波器的滤波效果不会有大的变化。

Description

伪电阻电路、RC滤波电路、电流镜电路及芯片
技术领域
本发明是关于集成电路领域，特别是关于一种伪电阻电路、RC滤波电路、电流镜电路及芯片。
背景技术
对于芯片里的低噪声电路，经常需要一个RC滤波器来滤除来自偏置电流/电压等的噪声。为了实现更好的滤波效果，往往需要较大的电阻和电容，这意味着需要较大的芯片面积，成本较高。
同时，如果电阻可以用较小的面积代价来做到一个高阻值电阻，我们可以将电阻值取大以及电容值取小来实现一个相同滤波效果的RC滤波器，这意味着RC滤波器的整体面积可以极大的减小。因此，一种小面积、大阻值的电阻方案对于低噪声电路是非常有价值的。
图1为常用的RC滤波器电路，在半导体工艺中，通常采用多晶硅或者有源区来做电阻，这样的电阻方案的电阻阻值较小，而且半导体工艺水平限制了电阻最小的宽度，意味着面积效率不高，这样的RC滤波器会占用一个较大的芯片面积。
图2为用线性区的金属-氧化物-半导体(MOS)管来做电阻，为提高电阻阻值，需要多个MOS管串联，这样依然需要较大的芯片面积来实现一个高阻值电阻。
图3为用亚阈值区的MOS管来做电阻，在稳定状态下，该MOS管的栅-源电压几乎为0V，导致该电阻阻值巨大(～100GΩ)，这样大的一个电阻对漏电流相当敏感，且在PVT下的阻值的变化较大。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种伪电阻电路、RC滤波电路、电流镜电路及芯片，其能够用较小的面积代价得到一个高阻值的电阻，且该电阻的阻值受工艺-电压-温度(PVT)的影响较小。
为实现上述目的，本发明的实施例提供了一种伪电阻电路，包括：第一MOS管以及偏置电路。
所述偏置电路与第一MOS管的栅极和源极相连以给第一MOS管的栅极和源极之间提供用于使得第一MOS管工作于亚阈值区的偏置电压，并通过调节该偏置电压以调节第一MOS管的阻值；
所述偏置电路包括依次相连的第二MOS管、电阻和第一电流源。
在本发明的一个或多个实施例中，所述第二MOS管的源极与第一MOS管的源极相连，所述第二MOS管的漏极与电阻的第一端和第一MOS管的栅极相连，所述电阻的第二端与第二MOS管的栅极相连并且该连接点通过第一电流源与地电压或电源电压相连。
在本发明的一个或多个实施例中，所述第一MOS管的源极和衬底短接，和/或所述第二MOS管的源极和衬底短接。
在本发明的一个或多个实施例中，所述电阻包括无源电阻或有源电阻。
本发明还公开了一种RC滤波电路，包括所述的伪电阻电路以及与伪电阻电路相连的电容。
本发明还公开了一种电流镜电路，包括所述的RC滤波电路以及输入电路和输出电路，所述输入电路与外部电路相连以接收外部电路提供的输入电流，所述RC滤波电路与输入电路相连以对输入电流进行滤波，所述输出电路与RC滤波电路相连以复制输入电流并输出。
在本发明的一个或多个实施例中，所述输入电路包括第三MOS管，所述输出电路包括第四MOS管，所述第三MOS管的栅极和漏极短接且与外部电路相连，所述第三MOS管的栅极和RC滤波电路的第一端相连，所述第四MOS管的栅极与RC滤波电路的第二端相连。
在本发明的一个或多个实施例中，所述电流镜电路还包括第二电流源，所述第二电流源的第一端与电源电压、外部电路的第一端相连，所述第二电流源的第二端与外部电路第二端、第三MOS管的栅极和漏极相连，所述第二电流源用于提供与第一电流源提供的偏置电流相同的电流。
在本发明的一个或多个实施例中，所述外部电路提供的输入电流远大于RC滤波电路中的第一电流源提供的偏置电流。
本发明还公开了一种芯片，包括所述的伪电阻电路、所述的RC滤波电路和/或所述的电流镜电路。
与现有技术相比，根据本发明的伪电阻电路、RC滤波电路、电流镜电路及芯片，通过第一MOS管作为伪电阻并通过偏置电路给第一MOS管的栅极和源极之间提供用于使得第一MOS管工作于亚阈值区的偏置电压，并通过调节该偏置电压以调节第一MOS管的阻值，从而可以用较小的面积代价得到一个高阻值的电阻，这样一方面可以降低电阻的面积，另一方面为了实现相同的RC时间常数，可以将电容值取小，从而降低电容的面积。此外，该伪电阻的阻值受工艺-电压-温度(PVT)的影响较小，保证在工艺-电压-温度(PVT)变化的时候，该RC滤波器的滤波效果不会有大的变化。通过采用该伪电阻的方案，伪电阻的阻值可以很容易通过设置参数来达到一个合理的阻值，不至于阻值太小恶化滤波效果，也不至于太大而对漏电流非常敏感。
附图说明
图1是现有技术一的RC滤波器电路的电路原理图。
图2是现有技术二的采用伪电阻的RC滤波器的电路原理图。
图3是现有技术三的采用伪电阻的RC滤波器的电路原理图。
图4是根据本发明实施例一的伪电阻电路的电路原理图。
图5是根据本发明实施例二的伪电阻电路的电路原理图。
图6是根据本发明实施例三的RC滤波电路的电路原理图。
图7是根据本发明实施例四的电流镜电路的电路原理图。
具体实施方式
下面结合附图，对本发明的具体实施例进行详细描述，但应当理解本发明的保护范围并不受具体实施例的限制。
除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件，或与另一元件“相连”，或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
下面结合附图和实施例对本发明进一步说明。
实施例1
如图4所示，一种伪电阻电路，包括：第一MOS管M1以及偏置电路10，在本实施例中，第一MOS管M1为P沟道MOS管。
偏置电路10与第一MOS管M1的栅极和源极相连以给第一MOS管M1的栅极和源极之间提供用于使得第一MOS管M1工作于亚阈值区的偏置电压，并通过调节该偏置电压以调节第一MOS管M1的阻值，即确定了第一MOS管M1的栅-源电压就确定了第一MOS管M1的阻值。
如图4所示，偏置电路10包括第二MOS管M2、电阻R1和第一电流源A1。第二MOS管M2的源极与第一MOS管M1的源极相连，第二MOS管M2的漏极与电阻R1的第一端和第一MOS管M1的栅极相连，电阻R1的第二端与第二MOS管M2的栅极相连并且该连接点通过第一电流源A1与地电压相连。
在本实施例中，第二MOS管M2为P沟道MOS管。电阻R1为poly电阻，在其他实施例中，电阻R1可以为其他无源电阻或有源电阻。
在本实施例中，第一MOS管M1的栅-源电压等于第二MOS管M2的栅-源电压减去电阻R1上的电压，从而通过调节第二MOS管M2的栅-源电压或者电阻R1上的电压可以很方便地调节第一MOS管M1的阻值；即
|VgsM1|＝|VgsM2|-I1*R1 (1)，
|VgsM1|为第一MOS管M1的栅-源电压，|VgsM2|为第二MOS管M2的栅-源电压，I1为第一电流源A1给第二MOS管M2和电阻R1提供的偏置电流，R1为电阻R1的阻值。
若需增大第一MOS管M1的阻值，则需要减小|VgsM1|，可以通过增大I1*R1的值，或者也可以设定第一MOS管M1和第二MOS管M2的宽长比，第一MOS管M1的宽长比越小，第一MOS管M1的阻值越大，第二MOS管M2的宽长比越大，第一MOS管M1的阻值大。
在本实施例中，第一电流源A1可以是采用一个N沟道MOS管来实现或者其他可以充当实际电流源的电路结构来实现。
在本实施例中，为了减小漏电流，可以将第一MOS管M1的源极和衬底短接以及将第二MOS管M2的源极和衬底短接。
由公式(1)可得：
|VdsatM1|+|VthM1|＝|VdsatM2|+|VthM2|-I1*R1 (2)，
其中，|VdsatM1|为第一MOS管M1的饱和电压，|VthM1|为第一MOS管M1的阈值电压，|VdsatM2|为第二MOS管M2的饱和电压，|VthM2|为第二MOS管M2的阈值电压。
在本实施例中，第一MOS管M1的阈值电压|VthM1|和第二MOS管M2的阈值电压|VthM2|近似相等，在半导体工艺中，同一类型MOS管的阈值电压受工艺的影响具有一致性，因在公式(2)的两侧，所以第一MOS管M1的阈值电压|VthM1|随第二MOS管M2的阈值电压|VthM2|受工艺的影响可以相互抵消，由公式(2)可得：
|VdsatM2|＝|VdsatM1|+I1*R1 (3)。
第一MOS管M1的饱和电压|VdsatM2|和第二MOS管M2的饱和电压|VdsatM2|受工艺-电压-温度(PVT)的影响小。同时，I1由带隙基准电路提供的基准电压除以一电阻而得，电阻R1与该电阻成比例而能够将电阻所受到的工艺-电压-温度(PVT)的影响也抵消。
基于上述分析，通过提供给第一MOS管M1的栅极和源极之间的偏置电压为与第一MOS管M1的阈值电压|VthM1|相关的电压，从而使得偏置电路10能够跟踪第一MOS管M1的阈值电压|VthM1|随工艺-电压-温度(PVT)的变化，最终可使得在工艺-电压-温度(PVT)变化时，第一MOS管M1的阻值变化的较小。避免了在第一MOS管M1的栅极和漏极之间施加一固定电压(此时第一MOS管M1处于亚阈值区)来让第一MOS管M1作为大电阻，在不同的工艺-电压-温度(PVT)下，导致第一MOS管M1的阻值变化较大、不稳定的问题。
实施例2
如图5所示，本实施例和实施例1的区别在于，第一MOS管M1为N沟道MOS管，第二MOS管M2为N沟道MOS管。对应的，偏置电路10内的连接方式也进行相应的改变。
具体的，第二MOS管M2的源极与第一MOS管M1的源极相连，第二MOS管M2的漏极与电阻R1的第一端和第一MOS管M1的栅极相连，电阻R1的第二端与第二MOS管M2的栅极相连并且该连接点通过第一电流源A1与电源电压相连。
实施例3
如图6所示，本实施例公开了一种RC滤波电路，包括伪电阻电路以及与伪电阻电路相连的电容C1。电容C1的第一端与第一MOS管M1的漏极相连，电容C1的第二端与地电压相连。
实施例4
如图7所示，本实施例公开了一种电流镜电路，包括如图6所示的RC滤波电路以及输入电路和输出电路，输入电路与外部电路20相连以接收外部电路20提供的输入电流I2，RC滤波电路与输入电路相连以对输入电流I2进行滤波，输出电路与RC滤波电路相连以复制输入电流I2并输出。
在本实施例中，输入电路包括第三MOS管M3，输出电路包括第四MOS管M4。在其他实施例中，输入电路和输出电路可以组成多层cascade结构。
在本实施例中，第三MOS管M3和第四MOS管M4均为NMOS管。
具体的，第三MOS管M3的栅极和漏极相连且与第一MOS管M1的源极以及外部电路20相连，外部电路20可以是电流镜、电流源或者其他结构的电路。第三MOS管M3的漏极用于接收外部电路20提供的输入电流I2，第三MOS管M3的源极与地电压相连。第四MOS管M4的栅极与电容C1的第一端以及第一MOS管M1的漏极相连，电容C1的第二端与地电压相连，第四MOS管的源极与地电压相连，第四MOS管M4的漏极用于输出电流。
通过RC滤波电路可以将高频噪声等通过电容C1过滤，而对于低频信号，则可以认为第三MOS管和第四MOS管的栅极短接在一起。
在其他实施例中，第三MOS管M3和第四MOS管M4可以均为PMOS管，对应的，可以采用图5所示的RC滤波电路。
在本实施例中，电流镜电路还包括第二电流源A2，第二电流源A2的第一端与电源电压相连，第二电流源A2的第二端与第三MOS管M3的栅极和漏极相连，第二电流源A2用于提供与第一电流源A1提供的偏置电流I1相同的电流。
通常对于电流镜电路来讲，希望外部电路20的输入电流I2可以被电流镜电路尽可能精确复制，而对于伪电阻电路内存在的第一电流源A1，其产生的偏置电流I1会成为电流镜电路镜像的一个误差来源。
所以设置第二电流源A2，在本实施例的电流镜电路与外部电路20相连时，通过第二电流源A2产生的电流I1对第一电流源A1产生的偏置电流I1进行补偿，使得外部电路20的输入电流I2能被电流镜电路精确复制。
在其他实施例中，可以使外部电路20提供的输入电流I2远大于RC滤波电路中的第一电流源A1提供的偏置电流I1，从而减小偏置电流I1带来的误差。
实施例5
本实施例公开了一种芯片，包括伪电阻电路、RC滤波电路和/或电流镜电路。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (10)

1.一种伪电阻电路，其特征在于，包括：
第一MOS管；以及
偏置电路，与第一MOS管的栅极和源极相连以给第一MOS管的栅极和源极之间提供用于使得第一MOS管工作于亚阈值区的偏置电压，并通过调节该偏置电压以调节第一MOS管的阻值；
所述偏置电路包括依次相连的第二MOS管、电阻和第一电流源。
2.如权利要求1所述的伪电阻电路，其特征在于，所述第二MOS管的源极与第一MOS管的源极相连，所述第二MOS管的漏极与电阻的第一端和第一MOS管的栅极相连，所述电阻的第二端与第二MOS管的栅极相连并且该连接点通过第一电流源与地电压或电源电压相连。
3.如权利要求1所述的伪电阻电路，其特征在于，所述第一MOS管的源极和衬底短接，和/或所述第二MOS管的源极和衬底短接。
4.如权利要求1所述的伪电阻电路，其特征在于，所述电阻包括无源电阻或有源电阻。
5.一种RC滤波电路，其特征在于，包括如权利要求1～4任一项所述的伪电阻电路以及与伪电阻电路相连的电容。
6.一种电流镜电路，其特征在于，包括如权利要求5所述的RC滤波电路以及输入电路和输出电路，所述输入电路与外部电路相连以接收外部电路提供的输入电流，所述RC滤波电路与输入电路相连以对输入电流进行滤波，所述输出电路与RC滤波电路相连以复制输入电流并输出。
7.如权利要求6所述的电流镜电路，其特征在于，所述输入电路包括第三MOS管，所述输出电路包括第四MOS管，所述第三MOS管的栅极和漏极短接且与外部电路相连，所述第三MOS管的栅极和RC滤波电路的第一端相连，所述第四MOS管的栅极与RC滤波电路的第二端相连。
8.如权利要求7所述的电流镜电路，其特征在于，所述电流镜电路还包括第二电流源，所述第二电流源的第一端与电源电压、外部电路的第一端相连，所述第二电流源的第二端与外部电路第二端、第三MOS管的栅极和漏极相连，所述第二电流源用于提供与第一电流源提供的偏置电流相同的电流。
9.如权利要求7所述的电流镜电路，其特征在于，所述外部电路提供的输入电流远大于RC滤波电路中的第一电流源提供的偏置电流。
10.一种芯片，其特征在于，包括如权利要求1～4任一项所述的伪电阻电路、如权利要求5所述的RC滤波电路和/或如权利要求6～9任一项所述的电流镜电路。
CN202211143851.2A 2022-09-20 2022-09-20 伪电阻电路、rc滤波电路、电流镜电路及芯片 Pending CN115459727A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211143851.2A CN115459727A (zh) 2022-09-20 2022-09-20 伪电阻电路、rc滤波电路、电流镜电路及芯片
PCT/CN2023/119352 WO2024061153A1 (zh) 2022-09-20 2023-09-18 伪电阻电路、rc滤波电路、电流镜电路及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211143851.2A CN115459727A (zh) 2022-09-20 2022-09-20 伪电阻电路、rc滤波电路、电流镜电路及芯片

Publications (1)

Publication Number Publication Date
CN115459727A true CN115459727A (zh) 2022-12-09

Family

ID=84304529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211143851.2A Pending CN115459727A (zh) 2022-09-20 2022-09-20 伪电阻电路、rc滤波电路、电流镜电路及芯片

Country Status (2)

Country Link
CN (1) CN115459727A (zh)
WO (1) WO2024061153A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024061153A1 (zh) * 2022-09-20 2024-03-28 思瑞浦微电子科技（苏州）股份有限公司 伪电阻电路、rc滤波电路、电流镜电路及芯片

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021435A (ja) * 2008-07-11 2010-01-28 Panasonic Corp Ｍｏｓトランジスタ抵抗器、フィルタおよび集積回路
US8710904B2 (en) * 2012-08-14 2014-04-29 Texas Instruments Incorporated MOS resistor apparatus and methods
US10128823B2 (en) * 2014-12-10 2018-11-13 Qualcomm Incorporated Subthreshold metal oxide semiconductor for large resistance
CN106527558B (zh) * 2016-12-23 2018-08-07 长沙景美集成电路设计有限公司 一种低功耗的与绝对温度成正比的电流源电路
CN216531251U (zh) * 2021-12-03 2022-05-13 桂林电子科技大学 一种高线性度低谐波失真伪电阻电路
CN115459727A (zh) * 2022-09-20 2022-12-09 思瑞浦微电子科技（苏州）股份有限公司 伪电阻电路、rc滤波电路、电流镜电路及芯片

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024061153A1 (zh) * 2022-09-20 2024-03-28 思瑞浦微电子科技（苏州）股份有限公司 伪电阻电路、rc滤波电路、电流镜电路及芯片

Also Published As

Publication number Publication date
WO2024061153A1 (zh) 2024-03-28

Similar Documents

Publication Publication Date Title
JP4188931B2 (ja) 演算増幅器及び演算増幅器のオフセット電圧キャンセル方法
JPH0113766B2 (zh)
KR101070031B1 (ko) 기준 전류 발생 회로
EP3231088B1 (en) Subthreshold metal oxide semiconductor for large resistance
JP2004086750A (ja) バンドギャップ回路
US6882216B2 (en) On-chip high-pass filter with large time constant
US6472932B2 (en) Transconductor and filter circuit
WO2024061153A1 (zh) 伪电阻电路、rc滤波电路、电流镜电路及芯片
US7068090B2 (en) Amplifier circuit
KR0163728B1 (ko) 바이모오스로 이루어진 정전압 발생회로
KR100331400B1 (ko) 반도체회로
JP4674299B2 (ja) 反転増幅器及びこれを有する水晶発振器
US6392465B1 (en) Sub-threshold CMOS integrator
CN111800101A (zh) 用于运算放大器的转换升压电路
US7696791B2 (en) High-speed amplitude detector with a digital output
JP3613232B2 (ja) 増幅回路
JP4055123B2 (ja) 演算増幅器
KR100668455B1 (ko) 가변 이득 증폭기
JPH118534A (ja) 半導体集積回路
CN109643137A (zh) 低压参考电流电路
KR100338340B1 (ko) 연산 증폭기
US11646706B2 (en) Common-source differential power amplifier and electronic device including the same
JP3047828B2 (ja) コンパレータ回路
JP5203809B2 (ja) 電流ミラー回路
EP0420183B1 (en) Push-pull circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination