KR100423494B1 - 교차쌍 구조의 트랜스 컨덕터 - Google Patents

교차쌍 구조의 트랜스 컨덕터 Download PDF

Info

Publication number
KR100423494B1
KR100423494B1 KR10-2002-0012222A KR20020012222A KR100423494B1 KR 100423494 B1 KR100423494 B1 KR 100423494B1 KR 20020012222 A KR20020012222 A KR 20020012222A KR 100423494 B1 KR100423494 B1 KR 100423494B1
Authority
KR
South Korea
Prior art keywords
terminal
transconductor
mos transistor
bipolar transistor
source
Prior art date
Application number
KR10-2002-0012222A
Other languages
English (en)
Other versions
KR20030072930A (ko
Inventor
이정원
조계옥
이정은
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0012222A priority Critical patent/KR100423494B1/ko
Priority to US10/359,252 priority patent/US6707322B2/en
Priority to JP2003055088A priority patent/JP3814256B2/ja
Publication of KR20030072930A publication Critical patent/KR20030072930A/ko
Application granted granted Critical
Publication of KR100423494B1 publication Critical patent/KR100423494B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/4578—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with BiFET transistors as the active amplifying circuit
    • H03F3/45784—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with BiFET transistors as the active amplifying circuit by using feedback means
    • H03F3/45789—Measuring at the loading circuit of the differential amplifier
    • H03F3/45807—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
    • H03F3/45282—Long tailed pairs
    • H03F3/45286—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

교차쌍 구조의 트랜스컨덕터가 개시된다. 교차쌍 구조의 트랜스컨덕터는 전류원으로부터 입력전압에 대응되는 전류를 출력단을 통해 출력하는 트랜스컨덕터에 있어서, 전압원에 드레인과 소오스단을 통해 상호 직렬상으로 접속된 제1 및 제2 MOS 트랜지스터, 컬렉터 단자를 통해 출력전류를 제공하도록 전류원과 접속되되, 에미터 단자가 제2 MOS 트랜지스터의 게이트단자와 접속된 제1 바이폴라 트랜지스터와, 제1 바이폴라 트랜지스터와 직렬상으로 접속되되 그 베이스단자가 제1 MOS트랜지스터와 제2 MOS트랜지스터 사이의 노드에 접속된 제2 바이폴라 트랜지스터와, 게이트단이 외부 신호 입력단이 되며 제2 바이폴라 트랜지스터의 에미터 단자에 그 드레인 단자가 접속된 제3 MOS트랜지스터를 구비하며, 제1 바이폴라 트랜지스터의 베이스단자에는 기준전압 바이어스 전압원이 공급되고, 제1 MOS 트랜지스터의 게이트단에는 트랜스 컨덕턴스 조정용으로 인가되는 제어전압원이 인가된다. 이러한 교차쌍 구조의 트랜스컨덕터에 의하면, 바이폴라 트랜지스터에 의한 교차쌍 구조에 비하여 소비 전력이 저감되고, 선형성 및 넓은 범위의 동작 주파수를 제공한다. 이러한 트랜스컨덕터를 가변 증폭기, 필터 등 다양한 회로에 적용하면 보다 향상된 특성을 갖는 회로를 구현할 수 있다.

Description

교차쌍 구조의 트랜스컨덕터{Transconductor}
본 발명은 트랜스컨덕터에 관한 것으로서, 상세하게는 소자의 안정성을 확보하기 위한 입력 신호 제한 범위를 확장시킨 트랜스컨덕터에 관한 것이다.
입력신호의 크기에 대응되는 전류신호를 출력할 수 있는 트랜스컨덕터는 가변 증폭기, 필터 등의 기본 회로소자로 이용된다.
이러한 트랜스컨덕터 회로는 다양하게 알려져 있다.
논문("A 20-MHz sixth-order BiCMOS parasitic insensitive continuous-time filter and second-order equalizer optimized for disc-drive read channels", IEEE J, Solid-State Circuits, vol.28, pp.462-470, April.1993)에는 BiCMOS 소자를 이용한 트랜스컨덕터가 개시되어 있다.
상기 논문에 개시된 트랜스컨덕터 회로가 도 1에 도시되어 있다.
도 1에 도시된 트랜스컨덕터는 MOS 트랜지스터(M1)의 드레인-소오스간 전압을 제어전압(Vc)과 연동시켜 일정 전압으로 유지하여 트랜스 컨덕턴스를 얻도록 되어 있다.
그런데 이러한 구조의 트랜스컨덕터 회로는 입력 신호(Vi)의 크기에 따라 바이폴라 트랜지스터(Q2)의 베이스를 통해 흐르는 전류가 변동되고, 그에 따라 바이폴라 트랜지스터(Q2)의 베이스-에미터 간의 전압도 변동된다. 그 결과, MOS트랜지스터(M1)의 드레인-소오스간 전압이 변동되어 트랜스 컨덕턴스가 일정하게 유지되지 않는 단점이 있다.
한편, 또 다른 논문(WYSZYNSKI, A."low voltage CMOS and BiCMOS triode transconductors and integrators with gain-enhanced linearity and output impedance", Electron. Lett., 1994, 30, pp211-213)에 개시된 트랜스컨덕터 회로가 도 2에 도시되어 있다.
도 2에 도시된 트랜스컨덕터 회로는 OP앰프를 이용한 피드백(feedback)구조를 적용하고 있다. 그런데, 상기 트랜스컨덕터 회로에 적용된 앰프는 전력 소비량이 많고, 공통모드 입력신호 범위 제한(CMR;Common-Mode Range)으로 인하여 MOS트랜지스터(M1)의 의 드레인 전압을 문턱전압(threshold voltage)보다 낮게 할 수 없어 트랜스 컨덕턴스의 가변범위가 제한되는 단점이 있다. 또한 피드백 구조는 근본적으로 저주파 폴(Pole)이 발생되기 때문에 고주파용으로는 적합하지 않은 단점이 있다.
피드백 구조를 적용한 또 다른 논문(P. Likittanapong, A. Worapshet and C. Toumazou, Linear CMOS triode transconductor for low voltage applications, Electronics Letters, 11th June 1998, vol. 34, No.12)에 개시된 트랜스컨덕터가 도 3에 도시되어 있다.
도 3에 도시된 트랜스컨덕터도 저주파 폴(Pole)이 발생되기 때문에 고주파용 회로에 적용할 수 없는 단점이 있다.
또 다른 논문(Fuji Yang, Christian C., A Low-Distortion BiCMOS Seventh-Order Bessel Filter Operationg at 2.5V Supply, IEEE J. Solid-State Circuits,vol. 31, No. 3, March 1996)에는 교차쌍 구조를 적용한 트랜스컨덕터가 개시되어 있다. 이 논문에 개시된 트랜스컨덕터가 도 4에 도시되어 있다.
도 4에 도시된 트랜스컨덕터는 MOS 트랜지스터(M1)의 드레인 전압을 일정하게 할 수 있고, 피드백 구조를 적용하지 않아 입력신호의 주파수에 대한 제약이 완화되어 고주파용으로도 사용할 수 있는 장점이 있다. 그런데, 도시된 회로에서 바이플라 트랜지스터(Q4)의 베이스-에미터 전압(VBE4)을 구해보면 다음과 같다.
여기서, VBE1은 바이폴라 트랜지스터(Q1)의 베이스-에미터 간 전압이다.
위 수학식1을 통해 알 수 있는 바와 같이 Vref에 인가되는 바이어스 전압에 따라 에미터 단자가 접지된 바이폴라 트랜지스터(Q4)의 베이스-에미터 간 전압(VBE4)이 가변된다. 따라서, Vref에 높은 전압 예컨대, 1.5V(Volt)이상을 인가하면, 바이폴라 트랜지스터(Q4)에 과도한 전류가 흐르게 되어 소자가 파손될 수 있다. 따라서, 이러한 트랜스컨덕터 회로는 저전압용 이외에는 적용할 수 없는 단점이 있다.
본 발명은 상기와 같은 문제점들을 개선하기 위하여 창안된 것으로서, 선형성을 유지하면서도 동작 주파수 범위가 넓고, 고전압에서도 동작할 수 있는 트랜스컨덕터를 제공하는데 그 목적이 있다.
도 1은 종래의 트랜스컨덕터 회로의 제1 예를 나타내 보인 회로도이고,
도 2는 종래의 트랜스컨덕터 회로의 제2 예를 나타내 보인 회로도이고,
도 3은 종래의 트랜스컨덕터 회로의 제3 예를 나타내 보인 회로도이고,
도 4는 종래의 트랜스컨덕터 회로의 제4 예를 나타내 보인 회로도이고,
도 5는 본 발명의 제1 실시예에 따른 트랜스컨덕터를 나타내 보인 회로도이고,
도 6은 본 발명의 제2 실시예에 따른 공통모드 차동 트랜스컨덕터를 나타내 보인 회로도이고,
도 7은 본 발명의 제3 실시예에 따른 다입력 트랜스컨덕터를 나타내 보인 회로도이고,
도 8은 입력 신호 크기에 따른 트랜스 컨덕턴스를 도 6의 트랜스컨덕터 회로와 비교하기 위한 종래의 트랜스컨덕터를 나타내 보인 회로도이고,
도 9는 도 8의 트랜스컨덕터 회로와 도 6의 트랜스컨덕터 회로의 입력신호 크기에 따른 트랜스 컨덕턴스를 비교하여 나타내 보인 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11: 전류원
상기의 목적은 본 발명에 따라, 전류원으로부터 입력전압에 대응되는 전류를 출력단을 통해 출력하는 트랜스컨덕터에 있어서, 전압원에 드레인과 소오스단을 통해 상호 직렬상으로 접속된 제1 및 제2 MOS 트랜지스터와; 컬렉터 단자를 통해 출력전류를 제공하도록 상기 전류원과 접속되되, 에미터 단자가 상기 제2 MOS 트랜지스터의 게이트단자와 접속된 제1 바이폴라 트랜지스터와; 상기 제1 바이폴라 트랜지스터와 직렬상으로 접속되되 그 베이스단자가 상기 제1 MOS트랜지스터와 제2 MOS트랜지스터 사이의 노드에 접속된 제2 바이폴라 트랜지스터와; 게이트단이 외부 신호 입력단이 되며 상기 제2 바이폴라 트랜지스터의 에미터 단자에 그 드레인 단자가 접속된 제3 MOS트랜지스터;를 구비하며, 상기 제1 바이폴라 트랜지스터의 베이스단자에는 기준전압 바이어스 전압원이 공급되고, 상기 제1 MOS 트랜지스터의 게이트단에는 트랜스 컨덕턴스 조정용으로 인가되는 제어전압원이 인가된다.
상기 제1 바이폴라 트랜지스터의 베이스단자에 공급되는 기준 바이어스 전압원과; 상기 제1 MOS트랜지스터의 베이스단에 트랜스컨덕턴스 조정용으로 인가되는 제어 전압원;을 구비한다.
상기 제어 전압원은 상기 기준바이어스전압원에 상기 제3 MOS트랜지스터의 게이트-소오스간에 유지하고자 하는 전압을 더한 전압을 상기 제1 MOS트랜지스터의 베이스단에 인가하는 것이 바람직하다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예에 따른 트랜스컨덕터를 보다 상세하게 설명한다.
도 5는 본 발명의 바람직한 실시예에 따른 트랜스컨덕터를 나타내 보인 회로도이다.
도면을 참조하면, 트랜스컨덕터는 전압원인 공급전원(Vcc)과 그라운드 사이에 드레인과 소오스 단을 통해 상호 직렬상으로 제1 MOS트랜지스터(M3)와 제2 MOS트랜지스터(M4)가 접속되어 있다.
또한, 공급전원(Vcc)과 접속된 전류원(11)으로부터 제1 바이폴라 트랜지스터 (Q1)및 제2 바이플라 트랜지스터(Q2)가 직렬상으로 결합되고 있고, 제2 바이폴라 트랜지스터(Q2)의 에미터단자에 제3 MOS트랜지스터(M5)가 결합되어 있다.
제1 MOS트랜지스터(M3)와 제2 MOS트랜지스터(M4)가 상호 접속된 제1 노드(A)는 제2 바이폴라 트랜지스터(Q2)의 베이스단에 접속되어 있고, 제1 바이폴라 트랜지스터(Q1)와 제2 바이폴라 트랜지스터(Q2)가 상호 접속된 제2 노드(B)는 제2 MOS트랜지스터(M4)의 게이트단에 접속되어 있다.
제1 바이폴라 트랜지스터(Q1)의 베이스단에는 기준 바이어스 전압(Vref)이 인가된다. 제1 MOS 트랜지스터(M3)의 게이트에는 제3 MOS 트랜지스터(M5)의 드레인-소스간 전압을 결정하기 위한 트랜스 컨덕턴스 조정용 제어 전압원(Vref + ΔV)이 접속되어 있다. 제1 MOS 트랜지스터(M3)의 게이트에 인가되는 제어전압원과 제1 바이폴라 트랜지스터(Q1)의 베이스단에 인가되는 기준전압과의 차(ΔV)가 제3 MOS 트랜지스터(M5)의 드레인-소스간 전압을 결정하게 된다.
이러한, 교차쌍 구조를 갖는 트랜스컨덕터는 제3 MOS 트랜지스터(M5)의 게이트-소오스간 전압이 입력전압(Vi)의 크기와 관계없이 상기 차전압(ΔV)의 전위로 일정하게 유지된다.
즉, 제3 MOS트랜지스터(M5)의 게이트에 입력되는 신호(Vi)의 변동에 대응되는 출력전류(Io)의 변동은 제1 바이폴라 트랜지스터(Q1)의 에미터 및 제2 MOS 트랜지스터(M3)의 게이트에 영향을 미쳐 제1 MOS 트랜지스터(M3)의 소오스 전류가 변동된다. 그 결과 변동된 제1 MOS트랜지스터(M3)의 소오스 전압이 제2 바이폴라 트랜지스터(Q2)에 인가되어 제3 MOS 트랜지스터(M5)의 드레인 전압의 변동이 억제된다.
여기서 제3 MOS트랜지스터(M5)의 드레인-소오스 간 전압(VDS5)은
와 같이 되고, 입력신호(Vi)에 따른 드레인-소오스 간 전압(VDS5)의 변화분( ΔVDS5)을 구해보면,
와 같이 된다.
위 수학식 3에서 드레인-소오스 간 전압(VDS5)의 변화분( ΔVDS3)이 영(zero)이 되는 조건(ΔVDS5=0)을 구해보면,
이 된다.
바이폴라 트랜지스터의 베이스 전류 및 MOS 트랜지스터의 채널 길이 변조(channel length modulation) 인자를 무시하고, 베이스-에미터간 전압변동분(ΔVBE)및 게이트-소오스간 전압변동분(ΔVGS)을 서로 상이한 두 컬렉터 전류(ic, ic') 및 드레인 전류(ID, iD')에 관한 식으로 표현하면 다음과 같다.
여기서, is는 포화전류, ic, ic'은 바이폴라 트랜지스터의 컬렉터 전류, iD, iD'은 MOS 트랜지스터의 드레인 전류, VT, VTH는 각각 바이폴라 트랜지스터와 MOS 트랜지스터의 문턱전압, k는 MOS 트랜지스터의 전류식 상수를 나타낸다. 또한, 위 첨자를 생략한 것과 위 첨자(')를 부여한은 각각 변동 전, 후의 전류를 나타낸다.
수학식 5 및 수학식 6의 조건을 수학식 4에 적용하면, 다음과 같은 관계식을 얻는다.
여기서, 첨자 1, 2, 3, 4는 각각 제1 바이폴라 트랜지스터(Q1), 제2 바이폴라 트랜지터(Q2), 제1 MOS트랜지스터(M3), 제2 MOS트랜지스터(M4)와 관계되는 인자임을 나타낸다.
바이폴라 트랜지스터의 베이스 전류를 무시하면, i2= i1, i4=i3가 되고, 이로부터 수학식 7 및 수학식 8을 각각 만족하기 위한 조건은 제1 MOS트랜지스터(M3)의 전류 상수(k3)와 제2 MOS트랜지스터(M4)의 전류 상수(k4)가 같아야 한다.
따라서, 익히 알고 있는 바와 같이 전류 상수(k)는 MOS 트랜지스터의 채널 폭(W) 및 길이(L)의 비에 의해 결정됨을 감안하면, 제1 및 제2 MOS트랜지스터(M3)(M4)의 크기비를 일치시키면 트랜스컨덕터의 비선형성은 제거된다.
한편, 제2 MOS 트랜지스터(M4)의 드레인 전류(i4)는
가 되고, 위 수학식9를 통해 알 수 있는 바와 같이 제2 MOS 트랜지스터(M4)의 크기, 즉, 전류상수(K4)를 조절함으로써, 제2 MOS 트랜지스터(M4)의 드레인 전류를 적절하게 조정할 수 있다.
한편, 도 5에 도시된 트랜스컨덕터를 이용한 셀프 바이어스 완전 차동 트랜스컨덕터를 구현한 예가 도 6에 도시되어 있다.
도면을 통해 알 수 있는 바와 같이 도 5의 기본 트랜스컨덕터 회로가 병렬상으로 접속되어 있다. 따라서, 차동 입력단에 입력되는 신호의 차(Vin -Vip)에 대응되는 출력 전류가 두 출력단(gmon)(gmop)을 통해 출력된다.
도면에서 제어전원(Vc)에는 도 5를 통해 설명된 제어전원(Vref+ΔV)에 대응되는 전원을 인가하면 된다.
한편, 공통모드 피드백(CMFB; Common-mode feedback)바이어스 방식에 의한 다입력 트랜스컨덕터를 도 5의 기본 트랜스컨덕터를 이용하여 구현할 수 있고, 그 일예가 도 7에 도시되어 있다.
한편, 입력신호의 크기에 따른 트랜스 컨덕턴스의 값을 도 6의 차동 트랜스컨덕터회로와 도 8에 도시된 또 다른 종래의 트랜스컨덕터 회로와 시뮬레이션에 의해 비교한 결과가 도 9에 도시되어 있다. 도면에서 영문자 Proposed Ⅰ으로 표시한 그래프가 도 6의 회로의 트랜스 컨덕턴스 값이고, 영문자 Basic으로 표시한 그래프가 도 8의 회로의 트랜스 컨덕턴스 값이다. 도면을 통해 알 수 있는 바와 같이 본발명의 트랜스컨덕터 회로가 종래의 트랜스컨덕터 회로보다 입력신호의 크기에 따른 변동은 개선되었다. 그런데 입력신호의 영향이 완전히 제거되지 않았다. 이러한 결과는 MOS 트랜지스터의 채널길이변조(channel length modulation) 인자에 원인이 있다. 따라서, MOS트랜지스터 상호간의 게이트-소오스 전압이 일치하도록 MOS트랜지스터의 크기 즉, 채널길이와 폭을 조정하면, 영문자 Proposed ⅠⅠ로 표시된 그래프와 같이 특성을 개선할 수 있다.
이상에서 설명된 바와 같이 본 발명에 따른 트랜스컨덕터는 바이폴라 트랜지스터에 의한 교차쌍 구조에 비하여 소비 전력이 저감되고, 선형성 및 넓은 범위의 동작 주파수를 제공한다. 이러한 트랜스컨덕터를 가변 증폭기, 필터 등 다양한 회로에 적용하면 보다 향상된 특성을 갖는 회로를 구현할 수 있다.

Claims (3)

  1. 전류원으로부터 입력전압에 대응되는 전류를 출력단을 통해 출력하는 트랜스컨덕터에 있어서,
    전압원에 드레인과 소오스단을 통해 상호 직렬상으로 접속된 제1 및 제2 MOS 트랜지스터와;
    컬렉터 단자를 통해 출력전류를 제공하도록 상기 전류원과 접속되되, 에미터 단자가 상기 제2 MOS 트랜지스터의 게이트단자와 접속된 제1 바이폴라 트랜지스터와;
    상기 제1 바이폴라 트랜지스터와 직렬상으로 접속되되 그 베이스단자가 상기 제1 MOS트랜지스터와 제2 MOS트랜지스터 사이의 노드에 접속된 제2 바이폴라 트랜지스터와;
    게이트단이 외부 신호 입력단이 되며 상기 제2 바이폴라 트랜지스터의 에미터 단자에 그 드레인 단자가 접속된 제3 MOS트랜지스터;를 구비하며,
    상기 제1 바이폴라 트랜지스터의 베이스단자에는 기준전압 바이어스 전압원이 공급되고, 상기 제1 MOS 트랜지스터의 게이트단에는 트랜스 컨덕턴스 조정용으로 인가되는 제어전압원이 인가되는 것을 특징으로 하는 교차쌍 구조의 트랜스컨덕터.
  2. 제1항에 있어서, 상기 제1 바이폴라 트랜지스터의 베이스단자에 공급되는 기준 바이어스 전압원과;
    상기 제1 MOS트랜지스터의 베이스단에 트랜스컨덕턴스 조정용으로 인가되는 제어 전압원;을 구비하는 것을 특징으로 하는 교차쌍 구조의 트랜스컨덕터.
  3. 제2항에 있어서, 상기 제어 전압원은 상기 기준바이어스전압원에 상기 제3 MOS트랜지스터의 게이트-소오스간에 유지하고자 하는 전압을 더한 전압을 상기 제1 MOS트랜지스터의 베이스단에 인가하도록 된 것을 특징으로 하는 교차쌍 구조의 트랜스컨덕터.
KR10-2002-0012222A 2002-03-07 2002-03-07 교차쌍 구조의 트랜스 컨덕터 KR100423494B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0012222A KR100423494B1 (ko) 2002-03-07 2002-03-07 교차쌍 구조의 트랜스 컨덕터
US10/359,252 US6707322B2 (en) 2002-03-07 2003-02-06 Transconductor having structure of crossing pairs
JP2003055088A JP3814256B2 (ja) 2002-03-07 2003-03-03 交差対構造のトランスコンダクタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0012222A KR100423494B1 (ko) 2002-03-07 2002-03-07 교차쌍 구조의 트랜스 컨덕터

Publications (2)

Publication Number Publication Date
KR20030072930A KR20030072930A (ko) 2003-09-19
KR100423494B1 true KR100423494B1 (ko) 2004-03-18

Family

ID=27786003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0012222A KR100423494B1 (ko) 2002-03-07 2002-03-07 교차쌍 구조의 트랜스 컨덕터

Country Status (3)

Country Link
US (1) US6707322B2 (ko)
JP (1) JP3814256B2 (ko)
KR (1) KR100423494B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618354B1 (ko) 2005-02-04 2006-08-31 삼성전자주식회사 교차 연결된 트랜지스터를 이용하는 초광대역 필터

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838925B1 (en) * 2003-10-07 2005-01-04 American Power Conversion Corporation Three level inverter
KR100638487B1 (ko) * 2004-11-11 2006-10-26 삼성전자주식회사 공통모드 피드백 회로를 구비한 상보형 트랜스컨덕턴스증폭기 및 트랜스컨덕턴스 증폭방법
US7863945B2 (en) * 2005-07-05 2011-01-04 Nec Corporation Current converting method, transconductance amplifier and filter circuit using the same
WO2019032899A1 (en) * 2017-08-09 2019-02-14 Planar Systems, Inc. CLOCK SIGNAL SYNTHESIS CIRCUITS AND ASSOCIATED METHODS FOR GENERATING CLOCK SIGNALS REFRIGERATING DISPLAY SCREEN CONTENT

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010025263A (ko) * 2000-11-29 2001-04-06 차형우 바이폴라 저전압 고선형 트랜스컨덕터
KR20010038195A (ko) * 1999-10-22 2001-05-15 박종섭 교차쌍 출력 차동 로직 회로

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2944398B2 (ja) * 1993-07-05 1999-09-06 日本電気株式会社 Ｍｏｓ差動電圧電流変換回路
GB2345600B (en) * 1999-01-09 2003-07-30 Mitel Semiconductor Ltd Voltage to current converter
US6369618B1 (en) * 1999-02-12 2002-04-09 Texas Instruments Incorporated Temperature and process independent exponential voltage-to-current converter circuit
US6577170B1 (en) * 2001-11-27 2003-06-10 Vladimir I. Prodanov CMOS transconductor with increased dynamic range
TWI260857B (en) * 2002-05-15 2006-08-21 Ind Tech Res Inst High linearily CMOS transconductor circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010038195A (ko) * 1999-10-22 2001-05-15 박종섭 교차쌍 출력 차동 로직 회로
KR20010025263A (ko) * 2000-11-29 2001-04-06 차형우 바이폴라 저전압 고선형 트랜스컨덕터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618354B1 (ko) 2005-02-04 2006-08-31 삼성전자주식회사 교차 연결된 트랜지스터를 이용하는 초광대역 필터

Also Published As

Publication number Publication date
US20030169080A1 (en) 2003-09-11
KR20030072930A (ko) 2003-09-19
US6707322B2 (en) 2004-03-16
JP2003273665A (ja) 2003-09-26
JP3814256B2 (ja) 2006-08-23

Similar Documents

Publication Publication Date Title
US20010026192A1 (en) Differential amplifier and filter circuit using the same
US6891433B2 (en) Low voltage high gain amplifier circuits
WO2000020942A1 (en) Current mirror utilizing amplifier to match operating voltages of input and output transconductance devices
US5028881A (en) Highly linear operational transconductance amplifier with low transconductance
JP3534375B2 (ja) 差動回路を含む電子回路
KR0177511B1 (ko) 선형 cmos 출력단
US20090184752A1 (en) Bias circuit
US6362682B2 (en) Common-mode feedback circuit and method
JPH10303664A (ja) 可変利得増幅器
US20030006834A1 (en) Transconductor and filter circuit
CN110794911A (zh) 一种缓冲近地电压的cmos缓冲器
KR100576716B1 (ko) 출력 전류의 왜곡이 보상된 트랜스컨덕터 회로
US6788143B1 (en) Cascode stage for an operational amplifier
KR100423494B1 (ko) 교차쌍 구조의 트랜스 컨덕터
EP0655831A1 (en) High performance transconductance operational amplifier, of the CMOS integrated type
JP3959040B2 (ja) チューニング回路付きトランスコンダクタ
CN115498970A (zh) 放大电路、差分放大电路和放大器
KR100582545B1 (ko) 출력 전류의 왜곡이 보상된 트랜스컨덕터 회로
CN113411055A (zh) 偏置电流控制装置、射频放大器、电子设备及芯片
JPH1065461A (ja) 差動増幅回路
US20020079966A1 (en) Differential amplifier having active load device scaling
JP3724697B2 (ja) 可変利得増幅回路
CN111431489B (zh) 一种共模反馈电路和差分放大器
JP6964880B2 (ja) コンダクタンスアンプ
US6756840B1 (en) Circuit and method for mirroring current

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130221

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150212

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee