JP6964880B2

JP6964880B2 - コンダクタンスアンプ

Info

Publication number: JP6964880B2
Application number: JP2018012233A
Authority: JP
Inventors: 洋一諸島
Original assignee: 株式会社エー・エス・オー
Priority date: 2018-01-29
Filing date: 2018-01-29
Publication date: 2021-11-10
Anticipated expiration: 2038-01-29
Also published as: JP2019134215A

Description

本発明は、コンダクタンスアンプ回路に関する。

ローパスフィルタ（LPF)の実装、研究は多数存在してきた。例えばコンダクタンスアンプを用いたアクティブフィルタが特許文献１として挙げられる。コンダクタンスアンプについてはこれまでも数多くの研究がなされてきたが、いずれも十分に大きい入力電圧及び出力電流を想定したものであった。

特許第３５９１１６２号公報

コンダクタンスアンプには、ＭＯＳトランジスタを使用したカレントミラー回路を使用するが、ゲート・ソース間電圧やドレイン・ソース間電圧と、ドレイン電流の対応関係は、遮断領域、非飽和領域、飽和領域の間で変化する。遮断領域ではドレイン電流は流れず、通常は飽和領域でのドレイン電流値が想定されている。そこで、その間の非飽和領域、線形領域を含む幅広いレンジでの利用に供されるコンダクタンスアンプが求められてきたが、精度に問題があった。

カレントミラー回路に用いるＭＯＳトランジスタでは、入力電流の値に応じた電圧が入力側回路のゲート-ソース間に発生する。この電圧は出力側回路のゲート-ソース間にコピーされ、これに応じたドレイン電流が出力電流となる。出力側回路のドレイン電圧が外部要因で決定されるのに対し、入力側回路では入力電流で決定される。したがって両回路のドレイン電圧差が出力電流の誤差要因となり、特に出力側回路のドレイン電圧が低い非飽和領域ではこの誤差は非常に大きくなる。そのため出力側回路はある程度以上のドレイン電圧が保証された飽和領域でしか良好な電流コピー精度が得られない。本発明は、広レンジかつ高精度でアンプのコンダクタンス（Ｇｍ）を可変できる全差動コンダクタンスアンプを構成することにより、高精度で中心周波数選択幅の広いフィルタ回路の実現を目的とする。

本発明に係るコンダクタンスアンプは、第１の共通ゲートトランジスタ対を有し、一方のトランジスタに接続された電流源を有し、当該電流源が非反転入力端子に接続され、反転入力端子を他のトランジスタからの出力に接続し、出力端子を前記第１の共通ゲートトランジスタ対のゲートに入力するオペアンプを有する第１のカレントミラー回路と、差動増幅回路を構成する第１の入力差動対のトランジスタを有し、前記第１のカレントミラー回路の前記他のトランジスタからの電流を受け、前記第１の入力差動対の信号間に電位差を与えることにより、前記第１の入力差動対の信号間の電位差を電流に変換する電流供給部と、前記差動増幅回路を構成する前記第１の入力差動対の回路からそれぞれ非反転入力端子に接続される２つのオペアンプと、それぞれ第２の共通ゲートトランジスタ対を有し、前記２つのオペアンプの前記非反転入力端子からそれぞれ一方のトランジスタに接続され、前記２つのオペアンプの反転入力端子からそれぞれ他のトランジスタに接続され、前記２つのオペアンプの出力端子からそれぞれ第２の共通ゲートトランジスタ対のゲートに接続される第２のカレントミラー回路を２つ備え、前記第２の共通ゲートトランジスタ対で構成されるカレントミラー回路のそれぞれ他のトランジスタから出力を得る。

本発明によれば、コンダクタンスアンプに用いられるカレントミラー回路のドレイン電流について、幅広い出力範囲にわたって高い電流コピー精度を実現することができた。従って、非常に低いＧｍ値が求められる超低周波数領域でも、高い精度での調節を実現することができる。

本実施の形態に係る全差動Ｇｍアンプである。本実施の形態に係る全差動Ｇｍアンプの基本回路である。本実施の形態に係る全差動Ｇｍアンプの可変方法を説明する。ＭＯＳトランジスタのゲート・ソース間電圧対ドレイン電流の関係を示すグラフである。ＭＯＳトランジスタのドレイン・ソース間電圧対ドレイン電流の関係を示すグラフである。カレントミラー回路の基本構成を示す。本実施の形態で用いるカレントミラー回路の改良部分を示す。本実施の形態に係る全差動Ｇｍアンプの改良回路である。

図１は、本実施の形態に係る全差動Ｇｍアンプである。本回路の左側が入力で、中点電圧ＶＣＯＭとともに、ＩＮＮとＩＮＰの両端子から、電圧を入力し、ＯＵＴＮとＯＵＴＰから出力電圧を得る構成となっているコンダクタンスアンプである。具体的な構成は図２に示す。

図２は、本実施の形態に係る全差動Ｇｍアンプの基本回路である。図示するように、本全差動Gmアンプ基本回路の左側の信号増幅部と右側の同相帰還設定部からなる。

信号増幅部１００は入力電圧差を増幅して、差動出力電圧として出力し、次の構成を備える。両端に電圧ＶＤＤが加えられ、電圧ＶＤＤの負の側を接地する。電圧ＶＤＤの正の側に、ＭＯＳトランジスタＭ３及びＭ４からなるカレントミラー回路が、ＭＯＳトランジスタＭ３及びＭ４のソース側から接続される。ＭＯＳトランジスタＭ３のドレイン側と接地された電圧ＶＤＤの負の側の間には、電流源Ｉｂｉａｓ１が接続される。

第１の共通ゲートトランジスタ対として、ＭＯＳトランジスタＭ３のゲートとドレインが接続されることにより、ＭＯＳトランジスタＭ３及びＭ４は第１のカレントミラー回路を構成し、それによりＩｂｉａｓ１の電流が、ＭＯＳトランジスタＭ４にコピーされる、ＭＯＳトランジスタＭ４からの電流は、ＭＯＳトランジスタＭ１及びＭ２の差動対の各ソースに流入する。

ＭＯＳトランジスタＭ１及びＭ２の第１の入力差動対には、それぞれのゲートに図１に示した外部電圧が加えられる。Ｍ１のゲートにはＩＮＮ、Ｍ２のゲートにはＩＮＰがそれぞれ接続される。この外部電圧は差動電流に変換され、差動Ｇｍアンプとして動作する。

そして、回路Ｍ１のドレインには、ＭＯＳトランジスタＭ５及びＭ６を含む第２の共通ゲートトランジスタ対の１つからなるカレントミラー回路が接続される。ＭＯＳトランジスタＭ５のゲートとドレインが接続されることにより、ＭＯＳトランジスタＭ５及びＭ６はカレントミラー回路を構成し、それにより回路Ｍ１のドレインからの電流が、ＭＯＳトランジスタＭ６にコピーされる。ＭＯＳトランジスタＭ５及びＭ６からの電流は、ともに接地される。

一方で、回路Ｍ２のドレインには、ＭＯＳトランジスタＭ７及びＭ８を含む第２の共通ゲートトランジスタ対の他の１つからなるカレントミラー回路が接続される。ＭＯＳトランジスタＭ７のゲートとドレインが接続されることにより、ＭＯＳトランジスタＭ７及びＭ８はカレントミラー回路を構成し、それにより回路Ｍ２のドレインからの電流が、ＭＯＳトランジスタＭ８にコピーされる。ＭＯＳトランジスタＭ７及びＭ８からの電流は、ともに接地される。

ＭＯＳトランジスタＭ６及びＭ８のドレインから、それぞれＯＵＴＮ及びＯＵＴＰの出力端子につながる。ＭＯＳトランジスタＭ６及びＭ８のドレインには、それぞれ別のＭＯＳトランジスタが接続され、そのＭＯＳトランジスタは、電圧ＶＤＤの正の側に接続され、ゲートがともに接続されて同相帰還設定部１５０から入力される。信号増幅部１００は以上の通り構成される。

同相帰還設定部１５０は、その差動出力の中心電圧を設定する。電圧ＶＤＤの正の側に、電流源Ｉｂｉａｓ２及び電流源Ｉｂｉａｓ３が接続される。電流源Ｉｂｉａｓ２及び電流源Ｉｂｉａｓ３には、それぞれ差動増幅回路が接続される。その差動対のそれぞれ一方のゲートが互いに接続され、その接続先が中点電圧ＶＣＯＭの端子となる。それぞれ他方のゲートが、ＯＵＴＮ、ＯＵＴＰの端子にそれぞれ接続される。

電流源Ｉｂｉａｓ２側の差動対と、電流源Ｉｂｉａｓ３側の差動対からは、中点電圧ＶＣＯＭに連なる側のトランジスタのドレイン同士を接続し、ＯＵＴＮ、ＯＵＴＰの端子に連なる側のトランジスタのドレイン同士を接続する。そしてそれぞれカレントミラー回路を構成する差動対のドレインに接続し、ソースを接地する。ＯＵＴＮ、ＯＵＴＰの端子に連なる側のドレインからゲートに接続される回路を配し、その回路のソースを接地し、その回路のドレインを信号増幅部１００に接続する。信号増幅部１００に接続する部分には、電圧ＶＤＤの正の側をソースとするＭＯＳトランジスタのドレイン及びゲートに接続する。以上のように構成される同相帰還設定部１５０により、ＯＵＴＮ、ＯＵＴＰの出力電圧の平均値は、必ずこの中心電圧ＶＣＯＭになる。

図３は、本実施の形態に係る全差動Ｇｍアンプの可変方法を説明する。まず、バイアス電流Ibias1の値を調整する。するとバイアス電流Ibias1がミラーされてＭＯＳトランジスタＭ１及びトランジスタＭ２の差動対のドレイン電流値もそれにより変化し、トランジスタのGm値、すなわちアンプのGm値を可変とすることができる。

一方でカレントミラー回路を形成する、トランジスタM5とM6（同時にM7とM8)のミラー比（ミラー比＝トランジスタのW長の比）を調整することにより、ＭＯＳトランジスタＭ１及びトランジスタＭ２の差動対からの電流値に基づく出力電流を変化させることができる。それにより、アンプのGmを可変とすることができる。

ここでさらに３つのカレントミラー回路のそれぞれについて注目する。各カレントミラー回路は、それぞれＭＯＳトランジスタによって構成されており、ドレインとゲートが接続されている側のトランジスタに流れる電流を、他方のトランジスタ側にコピーする。

ここで出力側トランジスタのドレイン-ソース間電圧が十分大きく、さらにトランジスタを流れる電流が十分に大きい場合には、飽和領域での動作となるので高い精度でアンプのGm調整を実現することができるが、そうでない場合には、非飽和領域内の動作となる。その結果として、電流コピー精度が下がり、アンプのＧｍ値が狙ったとおりにならないという問題が起こる。ここで、図４及び図５を参照して、ＭＯＳトランジスタの動作領域について説明する。

図４は、ＭＯＳトランジスタのゲート・ソース間電圧対ドレイン電流の関係を示すグラフである。ゲート・ソース間電圧ＶＧＳは、グラフに示すようにＶＴより十分小さければ遮断領域となり、トランジスタを電流が流れない一方で、ＶＴに近づくにつれてドレイン電流が発生し、ＶＴを超えるところで非飽和領域、あるいは飽和領域という形でドレイン電流が大きくなっていく。この右側の丸囲み部分がＭＯＳトランジスタを通常動作させる領域で、ある一方、本実施形態では、ＶＴ近傍で丸囲みで示すディープサブスレッショルド領域での動作を想定している。

図５は、ＭＯＳトランジスタのドレイン・ソース間電圧対ドレイン電流の関係を示すグラフである。ドレイン・ソース間電圧ＶＤＳは、グラフに示すように０に近いところで、急激にドレイン電流が増大する非飽和領域となり、ＶＤＳが十分に大きくなったところで、ドレイン電流の変化が大きくない飽和領域に達する。この右側の丸囲み部分がＭＯＳトランジスタを通常動作させる飽和領域で、ある一方、本実施形態では、ＶＴ近傍で丸囲みで示す非飽和領域の、さらにグラフの原点に近いところでの動作を想定している。

以上の特性を有するＭＯＳトランジスタからなるカレントミラー回路を用いた可変低Gmアンプの問題点について、図２及び図３に示すトランジスタＭ１〜Ｍ８を参照しながら説明する。今回のターゲットである、超低周波帯域通過フィルタを設計するに当たっては、Gm値が極めて小さいGmアンプが必要であり、それはL長が十分長く、そのバイアス電流（トランジスタM4のドレイン電流）も極限まで小さく設定された入力差動対トランジスタM1、M2を有する必要がある。

そのためM4はドレイン電流の可変範囲内でゲート-ソース間電圧がスレッショルド電圧（Vth)よりもかなり低いディープサブスレッショルド領域で動作することになる。さらにIbias1の電流調整によりアンプのGmを可変する際、電流の上方調整では電流の上げ幅は微小であるにも関わらず、差動対の長いLがそれらのゲート-ソース間電圧を著しく上昇させ、ノードN_2の電圧は電源電圧に接近し、M4は直ちに非飽和領域に追い込まれる。

すなわちM4はゲート-ソース間電圧に関してはディープサブスレッショルド領域、ドレイン-ソース間電圧に関しては非飽和領域と、ドレイン電流がほとんどない、オフに近い極限状態に追い込まれる。その結果アンプのGm値はねらい値にはるかに達しないという事態に陥る。

またアンプの出力が０V近くまで低下する場合のM6あるいはM8も同様である。すなわちこれらのトランジスタも元々サブスレッショルド領域にあるうえ、さらに深いサブスレッショルド領域に追い込まれれば、所定のドレイン電流を供給できないのは当然であり、これもGmのねらい値からのずれの原因となる。

図６は、カレントミラー回路の基本構成を示す。すなわち、図２及び図３に示すトランジスタＭ３〜Ｍ８からなるカレントミラー回路の構成を図６に示す。図６ではＭ１及びＭ２の符号を用いて説明するが、図２及び図３に示すトランジスタＭ１及びＭ２とは共通しない。

まず、入力電流IINの値に応じた電圧がM1のゲート-ソース間に発生する。この電圧はM2ゲート-ソース間にコピーされ、これに応じたドレイン電流が出力電流IOUTとしてM2から供給（引き込み）される。M2のドレイン電圧が外部要因で決定されるのに対し、M1のそれは入力電流で決定される。

したがってM1とM2のドレイン電圧差が出力電流の誤差要因となり、特にM2のドレイン電圧が低い非飽和領域ではこの誤差は非常に大きくなる。そのため
M2はある程度以上のドレイン電圧が保証された飽和領域でしか良好な電流コピー精度が得られない。

図７は、本実施の形態で用いるカレントミラー回路の改良部分を示す。すなわち、図２及び図３に示すトランジスタＭ３〜Ｍ８からなるカレントミラー回路の図６に示す構成に替えて、本実施の形態では図７に示す構成を採用する。図７に示すカレントミラー回路の構成を、OPAMP帰還型カレントミラーと称する。

ここでM1とM2のドレイン電圧は、オペアンプの仮想接地原理により等しく保たれる。したがって出力ノード電圧（M2ドレイン電圧）が低下し、非飽和領域に追い込まれれば、M1も非飽和領域に入る。しかしOPAMPの出力が共通ゲート電圧を上げ、これによりドレイン電流は維持される。このように両トランジスタのドレイン電圧が等しい、同一状態を維持できれば、ディープサブスレッショルド領域から飽和領域までの非常に広い出力範囲に渡って極めて高い電流コピー精度のカレントミラーとなる。

図８は、本実施の形態に係る全差動Ｇｍアンプの改良回路である。図７に示したカレントミラー回路を、図２及び図３の第１〜第３のカレントミラー回路に置き換えてＧｍアンプ全体に採用することで、図８の回路が構成される。したがって、３つのオペアンプ以外は図２及び図３の回路とすべて同じ構成となる。

ここでさらに、オペアンプＯＰＡＭＰ１をさらに備え、オペアンプＯＰＡＭＰ１には、電流源Ｉｂｉａｓ１が非反転入力端子に接続され、反転入力端子を他のトランジスタＭ４のドレインに接続し、出力端子を第１の共通ゲートトランジスタ対のゲートＮ＿３に入力する。

ＭＯＳトランジスタＭ１及びＭ２の第１の入力差動対には、それぞれのゲートに図１に示した外部電圧が加えられる。Ｍ１のゲートにはＩＮＮ、Ｍ２のゲートにはＩＮＰがそれぞれ接続される。この外部電圧より、ＭＯＳトランジスタＭ３及びＭ４のカレントミラー回路からの電流が増幅されて出力され、差動増幅回路として動作する。

ここで、差動増幅回路を構成する第１の入力差動対の回路からそれぞれ非反転入力端子に接続される２つのオペアンプＯＰＡＭＰ２とＯＰＡＭＰ３が用いられる。２つのオペアンプＯＰＡＭＰ２とＯＰＡＭＰ３は、それぞれ第２の共通ゲートトランジスタ対のトランジスタに接続される。

第２の共通ゲートトランジスタ対のトランジスタは、２つのオペアンプＯＰＡＭＰ２とＯＰＡＭＰ３の非反転入力端子からそれぞれ一方のトランジスタにＮ＿４，Ｎ＿５から接続される。２つのオペアンプＯＰＡＭＰ２とＯＰＡＭＰ３の反転入力端子からそれぞれ他のトランジスタに接続され、２つのオペアンプＯＰＡＭＰ２とＯＰＡＭＰ３の出力端子からそれぞれ第２の共通ゲートトランジスタ対のゲートにＮ＿６，Ｎ＿７から接続される。

改良点１は、カレントミラーの出力トランジスタM4が非飽和領域に入っても所定のドレイン電流を維持するためにOPAMP帰還型カレントミラーを採用した点である。OPAMPの仮想接地により、＋入力端子（N_1)とー入力端子（N_2)の電圧は等しい。すなわちM3とM4のドレイン電圧値は等しく、両トランジスタは同一の状態にある。M4のドレイン電圧が上昇し非飽和領域に入ればM3も非飽和領域に入り、共通ゲートノード（N_3)の電圧を下げてM4の電流は入力電流値Ibias1が正確にコピーされる。以上が改良点１において、OPAMP帰還型カレントミラーを採用するメリットである。

改良点２、３は、カレントミラー回路M5、M6およびM7、M8にもOPAMP帰還型を採用したことである。図２及び図３に示した回路では例えば出力端子OUTNの電圧が下がれば当然M6のドレイン-ソース間電圧は小さくなりM6は非飽和領域に追い込まれ、ドレイン電流は低下する。これはM5とM6のミラー比が本来期待する値から崩れたことと等価で、その結果アンプのGm値はねらい値からずれたものになる。

これも改良点１と同様にOPAMP帰還型カレントミラーに変更することで、M6のドレイン電流をドレイン電圧（OUTN端子電圧)依存性を排除でき、アンプのGmをねらい値通りに維持できる。改良点３は２と同様である。以上のように、カレントミラーにOPAMP帰還型を用いることで、極めて小さいGm値を有する高精度のGmアンプの安定動作を実現でき、このアンプを用いたフィルタは広レンジかつ高精度の可変時定数を持つことができる。副次効果として、図８に示したOPAMP帰還によって正常動作電圧範囲の下限が大きく下がり、より低い電圧での安定動作が可能となる。

本実施形態では、Gmアンプの各所のカレントミラー回路にOPAMP帰還型を採用することで、広レンジかつ高精度でアンプのGmを可変できる全差動Gmアンプを設計した。それにより、微小かつ可変Gmを有するGmアンプが実現される。このアンプを組み込む帯域通過フィルタの通過中心周波数はアンプのGmで決定されるため、非常に低いGm値が求められる超低周波数領域において特に高精度で中心周波数選択幅の広いフィルタとして著しく効果的である。

以上，本発明について実施例を用いて説明したが，本発明の技術的範囲は上記実施例に記載の範囲には限定されない。上記実施例に，多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが，特許請求の範囲の記載から明らかである。

オペアンプＯＰＡＭＰ１、オペアンプＯＰＡＭＰ２、オペアンプＯＰＡＭＰ３
ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６
電流源Ｉｂｉａｓ１、Ｉｂｉａｓ２、Ｉｂｉａｓ３

Claims

第１の共通ゲートトランジスタ対を有し、一方のトランジスタに接続された電流源を有し、当該電流源が非反転入力端子に接続され、反転入力端子を他のトランジスタからの出力に接続し、出力端子を前記第１の共通ゲートトランジスタ対のゲートに入力するオペアンプを有する第１のカレントミラー回路と、
差動増幅回路を構成する第１の入力差動対のトランジスタを有し、前記第１のカレントミラー回路の前記他のトランジスタからの電流を受け、前記第１の入力差動対の信号間に電位差を与えることにより、前記第１の入力差動対の信号間の電位差を電流に変換する電流供給部と、
前記差動増幅回路を構成する前記第１の入力差動対の回路からそれぞれ非反転入力端子に接続される２つのオペアンプと、
それぞれ第２の共通ゲートトランジスタ対を有し、前記２つのオペアンプの前記非反転入力端子からそれぞれ一方のトランジスタに接続され、前記２つのオペアンプの反転入力端子からそれぞれ他のトランジスタに接続され、前記２つのオペアンプの出力端子からそれぞれ第２の共通ゲートトランジスタ対のゲートに接続される第２のカレントミラー回路を２つ備え、
前記第２の共通ゲートトランジスタ対で構成される前記第２のカレントミラー回路のそれぞれ他のトランジスタから出力を得るコンダクタンスアンプ。
前記第２の共通ゲートトランジスタ対のそれぞれについての前記他のトランジスタのそれぞれに接続される第３の共通ゲートトランジスタ対を有する請求項１に記載のコンダクタンスアンプ。
前記第２の共通ゲートトランジスタ対で構成されるカレントミラー回路のそれぞれ他のトランジスタからの出力を一方の回路へのゲート入力とする２つの第２の入力差動対と、
前記２つの第２の入力差動対のそれぞれに接続される電流源と、
前記２つの第２の入力差動対の各２つの出力をそれぞれ接続した前記第２のカレントミラー回路を、さらに備える請求項１に記載のコンダクタンスアンプ。