TW201511474A - 電壓準位轉換電路 - Google Patents

Abstract

本發明提供一種電壓準位轉換電路，包括設置於第一高耐壓PMOS與第一低耐壓NMOS之間的第一高耐壓NMOS，設置於第二高耐壓PMOS與第一低耐壓NMOS之間的第二高耐壓NMOS。該第一、第二高耐壓NMOS的閘極接收一參考電壓。該第一、第二低耐壓NMOS所承受之電壓準位為該參考電壓與該第一、第二高耐壓NMOS閾值電壓之差，且通過控制參考電壓使該電壓準位小於該第一、第二低耐壓NMOS的耐壓。

Description

電壓準位轉換電路

本發明涉及一種電壓準位轉換電路，尤其是一種具有寬工作電源電壓範圍的電壓準位轉換電路。

電壓準位轉換電路廣泛應用於各種積體電路中用於低電壓準位與高電壓準位之間的相互轉換。而現有電壓準位轉換電路可轉換電壓範圍較窄的問題。

有鑑於此，有必要提供一種具有寬工作電源電壓範圍的電壓準位轉換電路。

一種電壓準位轉換電路，包括，

第一高耐壓PMOS、第二高耐壓PMOS，該第一、第二高耐壓PMOS的源極連接至第一電壓，該第一高耐壓PMOS的閘極連接至該第二高耐壓PMOS的汲極，該第二高耐壓PMOS的閘極連接至該第一高耐壓PMOS的汲極；

第一低耐壓NMOS、第二低耐壓NMOS，該第一低耐壓NMOS的汲極與該第一高耐壓PMOS的汲極連接，該第二低耐壓NMOS的汲極與該第二高耐壓PMOS的汲極連接，該第一低耐壓NMOS的閘極為第一輸入端，該第二低耐壓NMOS的閘極為第二輸入端，該第一、第二低耐壓NMOS的源極接地，該第一高耐壓PMOS的汲極與該第一低耐壓NMOS的汲極之間的節點為第一輸出端，該第二高耐壓PMOS的汲極與該第二低耐壓NMOS的汲極之間的節點為第二輸出端。

一種電壓準位轉換電路，包括，

第一高耐壓PMOS、第一高耐壓NMOS及第一低耐壓NMOS，該第一高耐壓PMOS、第一高耐壓NMOS及第一低耐壓NMOS串接於第一電壓與地之間；

第二高耐壓PMOS、第二高耐壓NMOS及第二低耐壓NMOS，該第二高耐壓PMOS、第二高耐壓NMOS及第二低耐壓NMOS串接於第一電壓源與地之間；

該第一高耐壓PMOS的閘極連接到第二高耐壓PMOS的汲極作為為第二輸出端，第二高耐壓PMOS的閘極連接到第一高耐壓PMOS的汲極作為為第一輸出端，該第一、第二高耐壓NMOS的閘極接收參考電壓，第一低耐壓NMOS的閘極為第一輸入端，第二低耐壓NMOS的閘極為第二輸入端；

其中，該第一、第二低耐壓NMOS所承受之電壓準位為該參考電壓與高電壓NMOS閾值電壓之差，且通過控制參考電壓使該電壓準位小於該第一、第二低耐壓NMOS的耐壓。

相較於先前技術，本發明的電壓準位轉換電路包括第一、第二低耐壓NMOS，由於低耐壓NMOS具有較低的閾值電壓，從而當輸入端的電壓準位較低時亦能將其轉換為準確的高電壓準位，使本發明的電壓準位轉換電路具有寬工作電壓範圍。進一步，本發明的電壓準位轉換電路還包括第一、第二高耐壓NMOS，使該第一、第二低耐壓NMOS的汲極的準位電壓與高電壓NMOS的閘極端產生閾值電壓之差，從而可避免該第一、第二低耐壓NMOS的跨壓問題。

圖1是本發明的電壓準位轉換電路第一實施方式的電路連接示意圖。

圖2是本發明的電壓準位轉換電路第二實施方式的電路連接示意圖。

圖3是本發明的電壓準位轉換電路第三實施方式的電路連接示意圖。

請參閱圖1，圖1為本發明的電壓準位轉換電路10第一實施方式電路連接示意圖。該電壓準位轉換電路10包括第一高耐壓PMOS(P-Metal Oxide Semiconductor) 101、第二高耐壓PMOS 103、第一高耐壓NMOS(N-Metal Oxide Semiconductor) 105及第二高耐壓NMOS 107。在本實施方式中，高耐壓是指該元件具有5V或6V以上的耐壓值，且其閾值電壓約為1V。

具體地，第一高耐壓PMOS 101與該第一高耐壓NMOS 105串接於第一電壓VDD與地VSS之間，該第一高耐壓PMOS 101的汲極與該第一高耐壓NMOS 105汲極連接，該第二高耐壓PMOS 103與該第二高耐壓NMOS 107串接於第一電壓VDD與地VSS之間，該第二高耐壓PMOS 103的汲極連接該第二高耐壓NMOS 107的汲極。該第一高耐壓PMOS 101的閘極連接於該第二高耐壓PMOS 103的汲極與該第二高耐壓NMOS 107汲極之間的節點，該第二高耐壓PMOS 103的閘極連接於該第一高耐壓PMOS 101的汲極與該第一高耐壓NMOS 105汲極之間的節點。該第一高耐壓PMOS 101的汲極與該第一高耐壓NMOS 105汲極之間的節點同時作為第一輸出端OUT1，該第二高耐壓PMOS 103的汲極與該第二高耐壓NMOS 107汲極之間的節點作為第二輸出端OUT2。該第一高耐壓NMOS 105的閘極為第一輸入端IN+，該第二高耐壓NMOS107的閘極為第二輸入端IN-。該第一輸入端IN+與該第二輸入端IN-輸入信號相反。

當該第一輸入端IN+為高準位，第二輸入端IN-為低準位時，該第一高耐壓NMOS 105、第二高耐壓PMOS 103處於導通狀態，該第一輸出端OUT1的電壓準位為VSS，第二輸出端OUT2的電壓準位為VDD；當該第一輸入端IN+為低準位，第二輸入端IN-為高準位時，該第二高耐壓NMOS 107、第一高耐壓PMOS 103處於導通狀態，該第一輸出端OUT1的電壓準位為VDD，第二輸出端OUT2的電壓準位為VSS。

但是，該電壓準位轉換電路10中，當該第一輸入端IN+輸入的高電壓準位小於該第一高耐壓NMOS 105的閾值電壓時，該第一高耐壓NMOS 105可能無法正常導通從而使該電壓準位轉換電路將無法正常運作, 也就是第一輸出端OUT1的電壓準位無法為VSS, 第二輸出端OUT2的電壓準位無法為VDD。由此，本發明進一步提出圖2所示的電壓準位轉換電路20，用以改善該電壓準位轉換電路10存在的缺陷，使電壓準位轉換電路能夠在寬電壓範圍內工作。

請參閱圖2，圖2是本發明的電壓準位轉換電路20第二實施方式的電路連接示意圖。該電壓準位轉換電路20包括第一高耐壓PMOS 201、第二高耐壓PMOS 203、第一低耐壓NMOS 209及第二低耐壓NMOS 211。在本實施方式中，低耐壓指元件具有低於1.8V以下的耐壓值，且其閾值電壓約為0.7V, 比高耐壓元件閾值電壓低。

第一高耐壓PMOS 201與該第一低耐壓NMOS 205串接於第一電壓VDD與地VSS之間，該第二高耐壓PMOS 203與該第二低耐壓NMOS 207串接於第一電壓VDD與地VSS之間。該第一高耐壓PMOS 201的閘極連接於該第二高耐壓PMOS 203的汲極，該第二高耐壓PMOS 203的閘極連接於該第一高耐壓PMOS 201的汲極。該第一高耐壓PMOS 201的汲極與該第一低耐壓NMOS 205的汲極連接，該第二高耐壓PMOS 203的汲極與該第二低耐壓NMOS 207的汲極連接。該第一高耐壓PMOS 201的汲極與該第一低耐壓NMOS 205汲極之間的節點同時作為第一輸出端OUT1，該第二高耐壓PMOS 203的汲極與該第二低耐壓NMOS 207汲極之間的節點作為第二輸出端OUT2。該第一低耐壓NMOS 205的閘極為第一輸入端IN+，該第二低耐壓NMOS 207的閘極為第二輸入端IN-。該第一輸入端IN+與該第二輸入端IN-輸入信號相反。

當該第一輸入端IN+高準位，第二輸入端IN-為低準位時，該第一低耐壓NMOS205、第二高耐壓PMOS 203處於導通狀態，該第一輸出端的電壓準位為VSS，第二輸出端的電壓準位為VDD；當該第一輸入端IN+為低準位，第二輸入端IN-為高準位時，該第二低耐壓NMOS 207、第一高耐壓PMOS 201處於導通狀態，該第一輸出端OUT1的電壓準位為VDD，第二輸出端OUT2的電壓準位為VSS。

該電壓準位轉換電路20雖然在一定程度上改善了電壓準位轉換電路10存在的一些缺陷，但是，該電壓準位轉換電路20中，當第一電壓VDD的電壓準位高於該第一、第二低耐壓NMOS 205、207的耐壓值時，由於跨壓可能導致該第一、第二低耐壓NMOS 205、207的損壞。由此，進一步提出圖3所示的電壓準位轉換電路30，用以改善該電壓準位轉換電路30存在的缺陷，使低耐壓的NMOS可以正常工作。

請參閱圖3，圖3是本發明的電壓準位轉換電路30的電路連接示意圖。

該電壓準位轉換電路30包括第一高耐壓PMOS 301、第二高耐壓PMOS 303、第一高耐壓NMOS 305、第二高耐壓NMOS 307、第一低耐壓NMOS 309及第二低耐壓NMOS 311。

具體地，該第一、第二高耐壓PMOS 301、303的源極與第一電壓VDD連接，該第一高耐壓PMOS 301的閘極連接至該第二高耐壓PMOS 303的汲極，該第二高耐壓PMOS 303的閘極連接至該第一高耐壓PMOS 301的汲極。該第一高耐壓NMOS 305的汲極與該第一高耐壓PMOS 301的汲極電連接，該第二高耐壓NMOS 307的汲極與該第二高耐壓PMOS 303的汲極電連接，該第一、第二高耐壓NMOS 305、307的閘極接收一參考電壓VBIAS。該第一高耐壓PMOS 301的汲極與第一高耐壓NMOS 305的汲極之間節點為第一輸出端OUT1，該第二高耐壓PMOS 303的汲極與第二高耐壓NMOS 307的汲極之間的節點為第二輸出端OUT2。該第一低耐壓NMOS 309的汲極與該第一高耐壓NMOS 305的源極電連接，該第二低耐壓NMOS 311的汲極與該第二高耐壓NMOS 307的源極電連接，該第一低耐壓NMOS 309的閘極為第一輸入端IN+，該第二低耐壓NMOS 311的閘極為第二輸入端IN-，該第一、第二低耐壓NMOS 309、311的源極接地VSS。

在本實施例中，該第一高耐壓PMOS 301與該第二高耐壓PMOS 303為同一型號的PMOS。該第一高耐壓NMOS 305與該第二高耐壓NMOS 307為同一型號的NMOS。該第一低耐壓NMOS 309與該第二低耐壓NMOS 311為同一型號的低耐壓NMOS。

在本實施例中，該第一輸入端IN+與該第二輸入端IN-接收極性相反的電壓。該第一、第二高耐壓NMOS 305、307的閾值電壓大於該第一、第二低耐壓NMOS309、311的閾值電壓。

在本實施例中，該第一、第二高耐壓NMOS 305、307的閘極持續接收該參考電壓VBIAS使該第一、第二高耐壓NMOS 305、307持續處於可導通狀態。該當該第一輸入端IN+輸入高準位電壓時，該第一低耐壓NMOS 309處於導通狀態，該第二低耐壓NMOS 311處於關閉狀態，該第二高耐壓PMOS 303處於導通狀態，該第一高耐壓PMOS 301處於關閉狀態，該第一輸出端OUT1的電壓準位為VSS，，該第二輸出端OUT2輸出第一電壓VDD。

當該第一輸入IN+輸入低準位電壓，該第二輸入端IN-輸入高準位電壓時，該第一低耐壓NMOS 309處於關閉狀態，該第二低耐壓NMOS 311處於導通狀態，該第一高耐壓PMOS 301處於導通狀態，該第二高耐壓PMOS 303處於關閉狀態，該第一輸出端OUT1輸出第一電壓VDD，該第二輸出端OUT2輸出VSS。

在本實施例中，該第一、第二高耐壓NMOS305、307的閾值電壓為Vt，則當該第一低耐壓NMOS 309處於導通狀態時，該第一低耐壓NMOS 309汲極的電壓準位為VBIAS-Vt，通過調節參考電壓VBIAS使該參考電壓VBIAS與閾值電壓Vt之差小於該第一低耐壓NMOS 309的崩潰電壓即可避免該第一低耐壓NMOS 309被擊穿。同理通過調節參考電壓VBIAS使該參考電壓VBIAS與閾值電壓Vt之差小於該第二低耐壓NMO S311的崩潰電壓即可避免該第二低耐壓NMOS 311被擊穿。

前述的電壓準位轉換電路30包括第一、第二低耐壓NMOS 309、311，由於低耐壓NMOS具有較低的閾值電壓，從而當輸入端的電壓準位較低時亦能將其轉換為準確的高電壓準位，使本發明的電壓準位轉換電路具有寬工作電壓範圍。進一步，本發明的電壓準位轉換電路30還包括第一、第二高耐壓NMOS 309、311，使該第一、第二低耐壓NMOS的汲極的準位電壓為該參考電壓與高電壓NMOS的閾值電壓之差，通過調整參考電壓值可避免該第一、第二低耐壓NMOS的跨壓問題。

雖然本發明以優選實施例揭示如上，然其並非用以限定本發明，任何本領域技術人員，在不脫離本發明的精神和範圍內，當可做各種的變化，這些依據本發明精神所做的變化，都應包含在本發明所要求的保護範圍之內。

10、20、30‧‧‧電壓準位轉換電路

101、201、301‧‧‧第一高耐壓PMOS

103、203、303‧‧‧第二高耐壓PMOS

105、305‧‧‧第一高耐壓NMOS

107、307‧‧‧第二高耐壓NMOS

205、309‧‧‧第一低耐壓NMOS

207、311‧‧‧第二低耐壓NMOS

VDD‧‧‧第一電壓

VSS‧‧‧地

OUT1‧‧‧第一輸出端

OUT2‧‧‧第二輸出端

IN+‧‧‧第一輸入端

IN-‧‧‧第二輸入端

無

30‧‧‧電壓準位轉換電路

VDD‧‧‧第一電壓

VSS‧‧‧地

OUT1‧‧‧第一輸出端

OUT2‧‧‧第二輸出端

IN+‧‧‧第一輸入端

IN-‧‧‧第二輸入端

301‧‧‧第一高耐壓PMOS

303‧‧‧第二高耐壓PMOS

305‧‧‧第一高耐壓NMOS

307‧‧‧第二高耐壓NMOS

309‧‧‧第一低耐壓NMOS

311‧‧‧第二低耐壓NMOS

Claims (10)

1. 一種電壓準位轉換電路，包括，
   第一高耐壓PMOS、第二高耐壓PMOS，該第一、第二高耐壓PMOS的源極連接至第一電壓，該第一高耐壓PMOS的閘極連接至該第二高耐壓PMOS的汲極，該第二高耐壓PMOS的閘極連接至該第一高耐壓PMOS的汲極；
   第一低耐壓NMOS、第二低耐壓NMOS，該第一低耐壓NMOS的汲極與該第一高耐壓PMOS的汲極連接，該第二低耐壓NMOS的汲極與該第二高耐壓PMOS的汲極連接，該第一低耐壓NMOS的閘極為第一輸入端，該第二低耐壓NMOS的閘極為第二輸入端，該第一、第二低耐壓NMOS的源極接地，該第一高耐壓PMOS的汲極為第一輸出端，該第二高耐壓PMOS的汲極為第二輸出端。
2. 如請求項1所述之電壓準位轉換電路，其中，還包括第一高耐壓NMOS及第二高耐壓NMOS，該第一高耐壓NMOS串接於該第一高耐壓PMOS與該第一低耐壓NMOS之間，該第二高耐壓NMOS串接於該第二高耐壓PMOS與第二低耐壓NMOS之間。
3. 如請求項2所述之電壓準位轉換電路，其中，該第一、第二高耐壓NMOS的閘極接收一參考電壓，該第一高耐壓NMOS的汲極與該第一輸出端相連，該第一高耐壓NMOS的源極與該第一低耐壓NMOS的汲極電連接，該第二高耐壓NMOS的汲極與該第二輸出端電連接，該第二高耐壓NMOS的源極與該第二低耐壓NMOS的汲極電連接。
4. 如請求項3所述之電壓準位轉換電路，其中，該第一、第二高耐壓NMOS的閘極持續接收該參考電壓使該第一、第二高耐壓NMOS持續處於可導通狀態。
5. 如請求項4所述之電壓準位轉換電路，其中，該第一輸入端與該第二輸入端IN-接收極性相反的電壓。
6. 如請求項5所述之電壓準位轉換電路，其中，該當該第一輸入端輸入高準位電壓時，該第二輸入端輸入低準位電壓時，該第一低耐壓NMOS處於導通狀態，該第二低耐壓NMOS處於關閉狀態，該第二高耐壓PMOS處於導通狀態，該第一高耐壓PMOS處於關閉狀態，從而該第二輸出端輸出第一電壓。
7. 如請求項5所述之電壓準位轉換電路，其中，當該第一輸入輸入低準位電壓，該第二輸入端輸入高準位電壓時，該第一低耐壓NMOS處於關閉狀態，該第二低耐壓NMOS處於導通狀態，該第一高耐壓PMOS處於導通狀態，該第二高耐壓PMOS處於關閉狀態，從而該第一輸出端輸出第一電壓。
8. 如請求項6或7所述之電壓準位轉換電路，其中，當該第一低耐壓NMOS處於導通狀態時，該第一低耐壓NMOS汲極的電壓準位為參考電壓與該第一、第二高耐壓NMOS的閾值電壓之差，通過調節參考電壓使該參考電壓與閾值電壓之差小於該第一低耐壓NMOS的崩潰電壓。
9. 如請求項6或7所述之電壓準位轉換電路，其中，當該第二低耐壓NMOS處於導通狀態時，該第二低耐壓NMOS汲極的電壓準位為參考電壓與該第一、第二高耐壓NMOS的閾值電壓之差，通過調節參考電壓使該參考電壓與閾值電壓之差小於該第二低耐壓NMOS的崩潰電壓。
10. 一種電壓準位轉換電路，包括，
    第一高耐壓PMOS、第一高耐壓NMOS及第一低耐壓NMOS，該第一高耐壓PMOS、第一高耐壓NMOS及第一低耐壓NMOS串接於第一電壓與地之間；
    第二高耐壓PMOS、第二高耐壓NMOS及第二低耐壓NMOS，該第二高耐壓PMOS、第二高耐壓NMOS及第二低耐壓NMOS串接於第二電壓源與地之間；
    該第一高耐壓PMOS的閘極連接到第二高耐壓PMOS的汲極作為為第二輸出端，第二高耐壓PMOS的閘極連接到第一高耐壓PMOS的汲極作為為第一輸出端，該第一、第二高耐壓NMOS的閘極接收參考電壓，第一低耐壓NMOS的閘極為第一輸入端，第二低耐壓NMOS的閘極為第二輸入端；
    其中，該第一、第二低耐壓NMOS所承受之電壓準位為該參考電壓與高耐壓NMOS閾值電壓之差，且通過控制參考電壓使該電壓準位小於該第一、第二低耐壓NMOS的耐壓。