JP2021040266A - 発振装置 - Google Patents

発振装置 Download PDF

Info

Publication number
JP2021040266A
JP2021040266A JP2019161337A JP2019161337A JP2021040266A JP 2021040266 A JP2021040266 A JP 2021040266A JP 2019161337 A JP2019161337 A JP 2019161337A JP 2019161337 A JP2019161337 A JP 2019161337A JP 2021040266 A JP2021040266 A JP 2021040266A
Authority
JP
Japan
Prior art keywords
voltage
amplifier
circuit
output
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019161337A
Other languages
English (en)
Other versions
JP7232156B2 (ja
Inventor
諏訪部　裕之
Hiroyuki Suwabe
裕之 諏訪部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019161337A priority Critical patent/JP7232156B2/ja
Priority to US16/814,312 priority patent/US10972049B2/en
Publication of JP2021040266A publication Critical patent/JP2021040266A/ja
Application granted granted Critical
Publication of JP7232156B2 publication Critical patent/JP7232156B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45522—Indexing scheme relating to differential amplifiers the FBC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

【課題】温度依存性の小さい発振回路を実現する。
【解決手段】発振装置は、第１増幅器と第２増幅器とを有する補正回路と、発振回路と、を備える。第１増幅器は、第１温度特性を有する第１電圧と、第１温度特性とは異なる第２温度特性を有する第２電圧と、の差を増幅し、第１温度特性及び第２温度特性のいずれとも異なる第３温度特性を有する第３電圧を生成する。第２増幅器は、前記第２電圧及び前記第３電圧の和と、帰還電圧と、の差を増幅し、発振電圧の発振周波数を補正する第４電圧を生成する。発振回路は、前記第４電圧に基づいて、周波数を制御した前記発振電圧を出力する。
【選択図】図１

Description

本発明の実施形態は、発振装置に関する。
発振回路は、例えば、電子回路の動作の基準となるクロック信号を生成する回路であり、電子回路において重要な役割を果たす。このため、発振回路の出力は、例えば、出力する信号の周波数が温度によらず0.5%以下の誤差である、といった高い精度が求められる。しかしながら、BGR（Band-Gap Reference）回路の温度特性、及び、電圧と電流とを変換する回路に備えられる抵抗の温度特性により、例えば、温度変化の２乗に比例する電圧の誤差が生じ、この電圧の誤差に基づいて周波数にも誤差が生じ、精度を保つことが困難となる。
特開２００８−０１７００７号公報
一実施形態は、温度依存性の小さい発振回路を提供する。
一実施形態によれば、発振装置は、第１増幅器と第２増幅器とを有する補正回路と、発振回路と、を備える。第１増幅器は、第１温度特性を有する第１電圧と、第１温度特性とは異なる第２温度特性を有する第２電圧と、の差を増幅し、第１温度特性及び第２温度特性のいずれとも異なる第３温度特性を有する第３電圧を生成する。第２増幅器は、前記第２電圧及び前記第３電圧の和と、帰還電圧と、の差を増幅し、発振電圧の発振周波数を補正する第４電圧を生成する。発振回路は、前記第４電圧に基づいて、周波数を制御した前記発振電圧を出力する。
一実施形態に係る発振装置の概略を示すブロック図。 一実施形態に係る基準電圧回路の一例を示す回路図。 一実施形態に係る発振回路の一例を示す回路図。 一実施形態に係る補正回路の一例を示す回路図。 一実施形態に係る第２増幅器の一例を示す回路図。 一実施形態に係る電圧の温度特性を示す図。 一実施形態に係る電圧の温度特性を示す図。 一実施形態に係る電圧の温度特性を示す図。 一実施形態に係る第２増幅器の一例を示す回路図。 一実施形態に係る電圧の温度特性を示す図。 一実施形態に係る補正回路の一例を示す回路図。 一実施形態に係る発振装置の概略を示すブロック図。 一実施形態に係る基準電圧回路の一例を示す回路図。 一実施形態に係る電圧電流変換回路の一例を示す回路図。 一実施形態に係る周波数制御回路の一例を示す回路図。 一実施形態に係る発振回路とタイミング回路の接続を示す図。 一実施形態に係る周波数制御回路の電圧の変化を示す図。 一実施形態に係る基準電圧回路の一例を示す回路図。 一実施形態に係る基準電圧回路の出力の一例を示す図。 一実施形態に係る基準電圧回路の出力の一例を示す図。 一実施形態に係る基準電圧回路の出力の一例を示す図。 一実施形態に係る発振装置の概略を示すブロック図。 一実施形態に係るゲインアンプの一例を示す回路図。 一実施形態に係るゲインアンプの一例を示す回路図。 一実施形態に係る補正回路の一例を示す回路図。 一実施形態に係る補正回路の一例を示す回路図。 一実施形態に係る補正回路の一例を示す回路図。 一実施形態に係る基準電圧回路の一例を示す回路図。
以下、図面を参照して実施形態について説明する。なお、以下の説明及び図面において、特に説明が必要な場合を除き、説明をわかりやすくするために電源電圧及び接地電圧との接続を省略していることがあるが、必要に応じて適宜接続されているものとする。また、単に、接地する、との記載は、電源電圧Vssと接続される場合を含む。
例えば、図２において、差動増幅回路は、図には示されていないが電源電圧と接地電圧に接続されている。このように、バッファ、増幅器、比較器、論理演算回路等には電源との接続を省略している。また、説明において、同一の単語、例えば、同一の電圧、同一の電流、同一の抵抗値、同一の温度特性といった場合、厳密な一致を意味するのではなく、寄生抵抗、寄生容量等、及び、回路素子の個体差等による微量な差異を含む範囲で同一であるとする。また、増幅の記載は、より一般的にゲインを掛けることを意味し、１未満のゲインを掛ける、すなわち、減衰させることをも含む広義の意味を有していてもよい。
（第１実施形態）
図１は、本実施形態に係る発振装置の概略を模式的に示すブロック図である。発振装置１は、基準電圧回路１０と、補正回路２０と、発振回路３０と、を備える。発振装置１は、温度によらず安定した周波数特性を有するクロック信号を出力する装置（回路）である。
基準電圧回路１０は、基準電圧を生成する。生成する基準電圧は、例えば、BGR（Band Gap Reference）であり、基準電圧である第１電圧VT1、第２電圧VT2を出力する。第１電圧VT1は、第１温度特性を有し、第２電圧VT2は、第２温度特性を有する。第１温度特性と第２温度特性とは、異なるものである。
補正回路２０は、基準電圧である第１電圧VT1と、第２電圧VT2とが入力されると、電圧特性が第１温度特性に対して温度の２乗の特性を有するオフセットが重畳された第４電圧VC1を出力する回路である。第４電圧VC1は、基準電圧回路１０が出力した電圧の温度変化の２乗に関する効果を打ち消す温度依存性を有する。
発振回路３０は、補正回路２０が出力した第４電圧VC1に基づいて周波数を制御したクロック信号を出力する回路である。発振回路３０は、入力電圧に温度特性による誤差が発生すると、この誤差に基づいて出力する周波数に乱れを生じさせる。
図２は、本実施形態に係る基準電圧回路１０の一例を示す回路図である。基準電圧回路１０は、抵抗R1、R2、R3、R4、R5と、トランジスタPNP1、PNP2と、出力トランジスタMP7と、差動増幅器と、を備える。第１電圧VT1は、一般的なBGRと同様の出力電圧を、抵抗R4、R5により電圧降下した電圧である。一方、第２電圧VT2は、一般的なBGRにおいて負帰還させる電圧を出力させたものである。上記の回路素子の回路係数は、出力する電圧等に基づいて適切に決定される。
また、基準電圧回路１０において、各抵抗値は、例えば、第１電圧VT1についてなるべく温度傾斜が発生しないように設定される。特に、抵抗R1と抵抗R2の抵抗値は、必要となる温度帯、例えば、-40℃〜125℃（233K〜398K）の間において、出力される電圧値が理論的に安定する値に設定される。
抵抗R1は、一方の端子がトランジスタPNP1を介して接地され、他方の端子が抵抗R2及び差動増幅器の非反転端子と接続される。抵抗R2は、一方の端子が抵抗R1と接続され、他方の端子が出力トランジスタMP7の出力端子と接続される。抵抗R3は、一方の端子が差動増幅器の反転端子及び基準電圧回路１０の他方の出力端子と接続され、かつ、トランジスタPNP2を介して接地され、他方の端子が出力トランジスタMP7の出力端子と接続される。抵抗R4は、一方の端子が抵抗R5を介して出力トランジスタMP7の出力端子と接続され、他方の端子が接地する。また、この抵抗R4と抵抗R5の接続するノードが基準電圧回路１０の一方の出力端子と接続される。
例えば、抵抗R2、R3は、同じ特性（同じ温度特性、抵抗値）の抵抗を用いる。抵抗R1、R2の抵抗値の比は、例えば、出力する第１電圧VT1が温度に対して安定した（温度傾斜の小さい）出力となるように設定される。また、例えば、抵抗R4、R5は、第１電圧VT1と第２電圧VT2とが同等の電圧となるように設定される。より好ましくは、同等の電圧である上、さらに、温度を低温から高温（例えば、-40℃〜125℃）に変化させたときに、いずれかの温度において電圧値の高低が逆転するように設定される。第１電圧VT1と第２電圧VT2との差は、例えば、-40℃〜125℃の範囲において、±1V程度であってもよい。より具体的な一例としては、第１電圧VT1は、温度によらず約0.7V、第２電圧VT2は、-40℃では約0.8V、125℃では約0.6V程度の電圧であってもよい。
トランジスタPNP1、PNP2は、例えば、バイポーラ型のPNPトランジスタであり、ベースとコレクタが接続される、すなわちダイオード接続されるトランジスタである。半導体プロセス上の問題が少なく、又は、十分な性能が確保できるのであれば、ダイオードで代用してもよい。トランジスタPNP1（第１電源トランジスタ）は、エミッタが抵抗R1と接続され、コレクタ及びベースが接地される。トランジスタPNP2（第２電源トランジスタ）は、エミッタが抵抗R3と接続され、コレクタ及びベースが接地される。
なお、図においてトランジスタPNP1、PNP2は、それぞれ１つのトランジスタが示されているが、これには限られない。例えば、複数のダイオード接続したトランジスタを並列に接続してトランジスタPNP1、PNP2を形成してもよい。この場合、例えば、トランジスタPNP1を形成するトランジスタ群におけるトランジスタの数よりもトランジスタPNP2を形成するトランジスタ群におけるトランジスタの数を少なくしてもよい。さらに、これらのトランジスタPNP1、PNP2のトランジスタ全体としてのエミッタの面積を同一のものとしてもよい。この構成は、特に、後述する図１８においても同様に実装されてもよい。
差動増幅器は、非反転端子に抵抗R2を介した出力電圧が入力され、反転端子に抵抗R3を介した出力電圧が入力される。この電位差を出力端子から増幅して出力する。
出力トランジスタMP7は、例えば、p型のMOSFETである。出力トランジスタMP7は、例えば、ゲートに差動増幅器の出力が印加され、ソースが電源電圧と接続され、ドレインが抵抗R2、R3を介して差動増幅器と接続される。
これらの回路素子の動作及び機能については、一般的なBGRと同様である。一方で、本実施形態に係る基準電圧回路１０は、出力端子が２つあり、それぞれ第１電圧VT1と第２電圧VT2とを出力する。
第１電圧VT1は、一般的なBGRと同様に温度傾斜の少ない電圧である。一方、第２電圧VT2は、第１電圧VT1とは温度特性の異なる同一の電圧、すなわち、ある温度では同一の電圧であるが、その温度からずれると異なる電圧となる。このように、基準電圧回路１０は、第１温度特性を有する第１電圧VT1と、第１温度特性とは異なる第２温度特性を有する第２電圧VT2と、を出力する。
さて、第１電圧VT1は、抵抗R1、R2等が理論的に正しい値に設定されたとしても、電源電圧、電流源等に起因する温度傾斜を有する。トランジスタPNP1、PNP2のコレクタ電流Icは、ベース−エミッタ間電圧VBE、熱電圧Vt、絶対零度におけるVBE電圧VB0、飽和電流Is、絶対温度T、定数Aを用いて、以下のように表される。kは、ボルツマン定数（1.38×10-23）、qは、単位電荷（1.60×10-19）である。
Figure 2021040266
温度特性を有する電流源IE1でトランジスタを駆動した場合のVBEの温度特性は、IE=BTm（B：定数）とおくと、以下のように表すことができる。
Figure 2021040266
ここで、Vtは、Tに比例し、シリコンの場合、γ=3.2、m=1程度であるので、(γ-m)ln Tは、T=233〜398Kの区間においてほぼTに比例するため、［数２］のVBEは、-T2に近似した曲率を持つ特性となる。すなわち、第１電圧VT1は、T2に近似した曲率を有する。
本実施形態に係る基準電圧回路１０によれば、この第１電圧VT1の第１温度特性に対してさらにT2に基づいた温度特性を有するのが第２電圧VT2となる。
図３は、本実施形態に係る発振回路３０の一例を示す回路図である。発振回路３０は、n型のMOSFETと、カレントミラーと、直列かつリング状に接続された奇数個の否定回路を有するリングオシレータと、を備える。入力された信号がn型のMOSFETに印加され、カレントミラーを介してドレイン電流を流す。カレントミラーの出力電流に基づいた電圧が、電源としてそれぞれの否定回路に印加される。出力側の否定回路は、バッファとして用いられるものであり、その直前までで理想的なクロック信号が取得できるのであれば、備えられなくてもよい。
複数個の直列に接続された否定回路は、それぞれが、電源として与えられる電圧に基づいた遅延を有して入力と出力を反転する。このため、入力電圧の高さにより、周波数が制御され、発振回路３０から所望の周波数を有するクロック信号が出力される。ここで、第４電圧VC1が高くなると、第４電圧VC1がゲートに印加されるn型MOSFETのドレイン電流が増加する。このドレイン電流はn型MOSFETと並列に接続された抵抗素子の電流に加算され、ドレイン電流の増加により、カレントミラーの出力電流も増加する。この場合、リングオシレータを構成する否定回路の電源電圧も増大し、各否定回路の伝播遅延が小さくなることにより、出力するクロック信号CKの周波数が上昇する。逆に、第４電圧VC1が低くなると、第４電圧VC1がゲートに印加されるn型MOSFETのドレイン電流が減少し、カレントミラーの出力電流も減少する。これにより、リングオシレータを構成する否定回路の電源電圧が低下し、各否定回路の伝播遅延が大きくなることにより、出力するクロック信号CKの周波数が低下する。
図４は、本実施形態に係る補正回路２０の一例を示す回路図である。補正回路２０は、第１増幅器NAMP1と、第２増幅器AMP1と、を備える。補正回路２０は、基準電圧回路１０から出力された第１電圧VT1と第２電圧VT2とが入力され、第４電圧VC1を出力する。
第１増幅器NAMP1は、増幅器と、第１抵抗Ra1、第２抵抗Ra2と、を備える。第１増幅器NAMP1は、増幅器に対して第１抵抗Ra1、第２抵抗Ra2により負帰還をする、反転増幅器である。第１増幅器NAMP1のゲインは、Ra1、Ra2により決定される。第１増幅器NAMP1は、第１電圧VT1が非反転端子に印加され、第２電圧VT2が反転端子VT2に印加され、第１温度特性及び第２温度特性のいずれとも異なる第３温度特性を有する第３電圧VT3を出力する。
第２増幅器AMP1は、第２電圧VT2と、第３電圧VT3と、がそれぞれ非反転端子に接続され、出力する第４電圧VC1が反転端子に接続、すなわち、負帰還する、増幅器である。
図５は、第２増幅器AMP1の一例を示す回路図である。第２増幅器AMP1は、非反転入力を受け付けるトランジスタMN1、MN2と、反転入力を受け付けるトランジスタMN3と、カレントミラーを構成するトランジスタMP1、MP2と、出力トランジスタMP3と、を備える。
トランジスタMN1、MN2は、n型のMOSFETであり、ゲートにそれぞれ第２電圧VT2と、第３電圧VT3と、が印加される。トランジスタMN1、MN2は、ドレインと、ソースが共有接続される。トランジスタMN3は、n型のMOSFETであり、ゲートに帰還電圧である第４電圧VC1が印加される。トランジスタMN3は、トランジスタMN1、MN2とソースが共有接続される。これらのトランジスタMN1、MN2、MN3は、共有接続されたソースが電流源IC1に接続される。
トランジスタMP1は、p型のMOSFETであり、ソースが電源電圧VD1と接続され、ゲートがトランジスタMP2のゲートと接続され、ドレインが、トランジスタMN1、MN2のドレインと接続される。トランジスタMP2は、p型のMOSFETであり、ソースが電源電圧VD1と接続され、ゲートがドレイン及びトランジスタMP1のゲートと接続され、ドレインがトランジスタMN3のドレインと接続される。
トランジスタMP1のゲートと、トランジスタMP2のゲート及びドレインが接続されることにより、これらのトランジスタMP1、MP2は、トランジスタMP2のドレイン電流をトランジスタMP1のドレイン電流として出力するカレントミラーを構成する。
出力トランジスタMP3は、p型のトランジスタであり、ソースが電源電圧VD1と接続され、ゲートがトランジスタMN1、MN2のドレインと接続され、ドレインが出力端子及びトランジスタMN3のゲートと接続される。ドレインは、さらに電流源IC2とも接続される。トランジスタMN3のゲートと出力トランジスタMP3のドレインとが接続されることにより、出力する第４電圧VC1がトランジスタMN3のゲートに印加される。
このように、第２増幅器AMP1は、第２電圧VT2と第３電圧VT3が非反転端子に印加され、第４電圧VC1を出力する、負帰還の増幅器として動作する。
ここで、トランジスタMN1、MN2のドレイン電流IN1、IN2は、チャネル幅W、チャネル長Lを用いて以下のように表すことができる。μはキャリアの移動度、Coxは単位面積あたりのゲート容量である。
Figure 2021040266
Figure 2021040266
aは、Vgsからのオフセットであり、例えば、a=n(T-25)（n：定数）とする。
また、トランジスタMN3のVgsからのオフセットをbとすると、ドレイン電流IN3は、以下のように表すことができる。
Figure 2021040266
図５のような負帰還の増幅器であれば、出力電圧VOUTは、IN3=(IN1+IN2)／2で安定する。［数４］、［数５］より、この条件は、以下のように表される。
Figure 2021040266
これをbについて解くと、解は、以下のように求められる。ただし、トランジスタIN3のゲート−ソース間電圧がしきい値電圧よりも高くなる条件を用いている。
Figure 2021040266
a≪1として近似すると、以下のようにbが求まる。
Figure 2021040266
［数８］から、a≪1の場合、bがT2の関数で表される。図６は、第１電圧VT1の温度特性を基準として、第2電圧VT2、第３電圧VT3、第４電圧VC1の温度特性を示すグラフである。実線が第４電圧VC1、点線が第１電圧VT1、一点鎖線が第２電圧VT2、二点鎖線が第３電圧VT3を示す。
この図６に示すように、例えば、第１電圧VT1を基準として、第２電圧VT2が負の勾配を持つとすると、第１増幅器NAMP1により第３電圧VT3は、第２電圧VT2と近接した正の勾配を持つ電圧となる。さらに、第２増幅器AMP1にこれらの電圧を入力することにより、第４電圧VC1は、第１電圧VT1に対して温度の２乗に比例する温度特性を有する第４温度特性を有する電圧となる。
以上のように、本実施形態によれば、第１増幅器NAMP1、第２増幅器AMP1により、出力される第４電圧VC1は、第１電圧VT1に対して２次の温度特性を有する。このため、第１電圧VT1に温度の２乗に比例する温度特性が発生する場合であっても、第１電圧VT1の２次の温度特性を打ち消すような第４電圧VC1を出力することができる。このように、第１電圧VT1の２次の温度特性を打ち消すような第４電圧VC1を出力することが可能となり、発振回路３０に印加する電圧の２次の温度特性を抑制することができる。この結果、発振装置１は、基準電圧回路１０において発生する２次の温度特性によらず、安定した周波数を有するクロック信号を出力することが可能となる。また、抵抗の温度特性を適切なものにすることにより、上記のような温度特性を有する出力電圧とすることが可能となる。
図７は、図６に示す場合よりも、第１増幅器NAMP1のゲインを高めたものである。一方で、図８は、図６に示す場合よりも、第１増幅器NAMP1のゲインを低めたものである。このように、第１増幅器NAMP1のゲインにより２次の温度特性を調整することにより、様々な場合における基準電圧回路１０についても適用することが可能となる。
図９は、第２増幅器AMP1の別例を示す回路図である。第２増幅器AMP1は、非反転入力を受け付けるトランジスタMP4、MP5と、反転入力を受け付けるトランジスタMP6と、カレントミラーを構成するトランジスタMN4、MN5と、出力トランジスタMN6と、を備える。
トランジスタMP4、MP5は、p型のMOSFETであり、ゲートにそれぞれ第２電圧VT2と、第３電圧VT3と、が印加される。トランジスタMP4、MP5は、ドレインと、ソースが共有接続される。トランジスタMP6は、p型のMOSFETであり、ゲートに帰還電圧である第４電圧VC1が印加される。トランジスタMP6は、トランジスタMP4、MP5とソースが共有接続される。これらのトランジスタMP4、MP5、MP6は、共有接続されたソースが電流源IC3を介して電源電圧VD1と接続される。
トランジスタMN4は、n型のMOSFETであり、ソースが接地され、ゲートがトランジスタMN5のゲートと接続され、ドレインが、トランジスタMP4、MP5のドレインと接続される。トランジスタMN5は、n型のMOSFETであり、ソースが接地され、ゲートがドレイン及びトランジスタMN4のゲートと接続され、ドレインがトランジスタMP6のドレインと接続される。
トランジスタMN4のゲートと、トランジスタMN5のゲート及びドレインが接続されることにより、これらのトランジスタMN4、MN5は、トランジスタMN5のドレイン電流をトランジスタMN4のドレイン電流として出力するカレントミラーを構成する。
出力トランジスタMN6は、n型のトランジスタであり、ソースが接地され、ゲートがトランジスタMP4、MP5のドレインと接続され、ドレインが出力端子及びトランジスタMP6のゲートと接続される。ドレインは、さらに電流源IC4を介して電源電圧VD1とも接続される。トランジスタMP6のゲートと出力トランジスタMN6のドレインとが接続されることにより、出力する第４電圧VC1がトランジスタMP6のゲートに印加される。
このように、第２増幅器AMP1は、第２電圧VT2と第３電圧VT3が非反転端子に印加され、第４電圧VC1を出力する、負帰還の増幅器として動作する。
図１０は、図９の第２増幅器AMP1を用いた場合における各電圧と温度との関係を示すグラフである。図６のグラフにおける第４電圧VC1が下に凸の形状をしているのに対し、図１０においては、上に凸の形状をしている。このように、第１電圧VT1に対して正負逆の２次特性を有することができる。このため、第１電圧VT1が下に凸の２次の温度特性を有する場合には、図９に示すような第２増幅器AMP1を用いることにより、その２次の温度特性を打ち消すことが可能となる。もちろん、この場合においても、第１増幅器NAMP1のゲインを調整することにより、第４電圧VC1の形状を図６に対する図７、図８の用に変形することも可能である。
（第２実施形態）
前述の実施形態においては、第２増幅器AMP1として、下に凸の２次特性を有する信号を出力する回路、又は、上に凸の２次特性を有する信号を出力する回路、のいずれかを備えているものであった。本実施形態では、いずれの場合にも対応できる増幅器を備えるものである。
図１１は、本実施形態に係る補正回路２０の一例を示す回路図である。補正回路２０は、第１増幅器NAMP1と、第２増幅器AMPNと、第３増幅器AMPPと、スイッチSwと、を備える。
第２増幅器AMPNは、図５に示す第２増幅器と同等のものであり、第３増幅器AMPPは、図９に示す第２増幅器と同等のものである。すなわち、第２増幅器AMPNは、第２電圧VT2と、第３電圧VT3が非反転端子に印加されると、下に凸な２次の温度特性を有する第４電圧VCNを出力し、さらに第４電圧VCNを反転端子に帰還させる増幅器である。第３増幅器AMPPは、第２電圧VT2と、第３電圧VT3が非反転端子に印加されると、上に凸な２次の飛渡特性を有する第５電圧VCPを出力し、さらに第５電圧VCPを反転端子に帰還させる増幅器である。
スイッチSwは、第２増幅器AMPNの出力と、第３増幅器AMPPの出力と、に接続され、いずれかの増幅器からの出力する電圧を出力する。すなわち、スイッチSwは、第４電圧VCN、又は、第５電圧VCPのいずれかを選択して、発振回路３０へと出力する。
以上のように、本実施形態によれば、補正回路２０は、下に凸な２次特性を有する電圧か、上に凸な２次特性を有する電圧か、に限られず、いずれの場合においても、逆の2次特性を有する出力をする増幅器を選択することにより、発振回路３０の周波数特性を制御することが可能となる。例えば、基準電圧回路１０と発振回路３０とを接続して発振させた場合に、２次の温度特性を計測し、その計測結果に基づいてスイッチSwが補正回路２０において出力する増幅器を選択することにより、様々な場合において安定した周波数特性を有するクロック信号が出力されるように制御することができる。
（第３実施形態）
図１２は、第３実施形態に係る発振装置１の概略を示すブロック図である。発振装置１は、前述の実施形態と同様の構成である基準電圧回路１０と、補正回路２０と、発振回路３０に加え、さらに、電圧電流変換回路４０と、周波数制御回路５０と、タイミング回路６０と、を備える。また、基準電圧回路１０は、第１電圧VT1、第２電圧VT2の他、参照電圧VR1も出力する。
図１３は、本実施形態に係る基準電圧回路の一例を示す図である。基準電圧回路１０は、基本的には図２に示す基準電圧回路と同様であるが、第１電圧VT1、第２電圧VT2の他に、参照電圧VR1を出力する。参照電圧VR1は、出力トランジスタMP7のドレインの電位を出力し、抵抗R5、R4を介して接地する。第１電圧VT1は、抵抗R4、R5の間のノードから出力される。第２電圧VT2は、前述の実施形態と同様に、第１電圧VT1と異なる温度特性を有するように出力される。
図１４は、本実施形態に係る電圧電流変換回路の一例を示す図である。電圧電流変換回路４０は、増幅器と、抵抗RVIと、出力トランジスタと、モニタトランジスタと、を備える。
出力トランジスタとモニタトランジスタは、それぞれp型のMOSFETである。これらのトランジスタは、ソースが電源電圧VD1と接続され、ゲートが共有接続される。共有接続されるゲートは、増幅器の出力と接続される。出力トランジスタは、増幅器の出力に基づいた電圧を出力する。モニタトランジスタは、ドレインが抵抗RVIを介して接地され、ドレインの電圧が増幅器の非反転端子と接続する。
増幅器は、反転端子に参照電圧VR1が接続され、非反転端子にモニタトランジスタのドレインが接続される。モニタトランジスタのドレイン電流は、出力トランジスタのドレイン電流に比例した電流である。この電流が抵抗RVIを介して接地されることにより、ドレイン電流及び抵抗RVIに基づいた電圧が増幅器の非反転端子に入力される。すなわち、この増幅器の出力は、出力される電流IR1と抵抗RVIの積に比例した状態で安定する。
言い換えると、電圧電流変換回路４０から出力される電流IR1は、VR1／RVIに比例した、すなわち、参照電圧に比例した電流（参照電流）となる。この電圧電流変換回路４０から出力される電流IR1は、周波数制御回路５０へと入力される。
図１５は、本実施形態に係る周波数制御回路の一例を示す回路図である。周波数制御回路５０は、補正回路２０が出力する第４電圧VO1と、電圧電流変換回路４０の出力する電流IR1と、発振回路３０からタイミング回路６０を介してフィードバックされた周波数信号と、が入力され、発振回路３０へと印加する電圧VC1を出力する。
周波数制御回路５０は、スイッチSw1、Sw2、Sw3と、キャパシタC1、C2と、増幅器と、を備える。
スイッチSw1、Sw2、Sw3は、タイミング回路６０から出力される信号S1、S2、S3に対応して、オン、オフを切り替える。入力電流IR1は、スイッチSw2、Sw1を介して接地される。スイッチSw2、Sw1の間のノードは、増幅器の非反転端子と接続され、かつ、キャパシタC1を介して接地する。
スイッチSw1がオンになると、キャパシタC1に蓄えられた電圧が放電される。一方で、スイッチSw1がオフになり、スイッチSw2がオンになると、キャパシタC1に充電され、増幅器の非反転端子に電圧が印加される。
増幅器は、さらに、反転端子が、補正回路２０の出力する電圧VO1と接続される。増幅器は、信号S1、S2により放電された後に充電された電圧と、電圧VO1との差を増幅して出力する。
スイッチSw3は、増幅器の出力と接続され、発振回路３０への出力電圧VC1を出力する。スイッチSw3は、周波数制御回路５０の出力側において、出力端子と並列にキャパシタC2を介して接地する。
図１６は、本実施形態に係る発振回路３０と、タイミング回路６０との接続を示す図である。発振回路３０は、前述の各実施形態と同様のものである。発振回路３０から出力されたクロック信号は、発振装置１から出力されるとともに、タイミング回路６０に入力される。
タイミング回路６０は、入力されたクロック信号に基づいて、信号S1、S2、S3を出力する。
図１７は、タイミング回路６０の出力する信号、及び、周波数制御回路５０における電圧の変化を示す図である。一番上が、発振回路３０が出力するクロック信号、二番目が、信号S1の電圧、三番目が信号S2の電圧、四番目が信号S3の電圧、五番目がスイッチSw1、Sw2間の電圧VINT、一番下が出力電圧VC1を示す。また、左から順番に、周波数が適性である場合、周波数が早い場合、及び、周波数が遅い場合の電圧の変化を示す。
この図１７に示すように、タイミング回路６０は、クロック周波数に対して、1周期分の信号を4周期ごとに信号S1として出力する。また、タイミング回路６０は、信号S1に1周期分遅れるように、同様の信号を、信号S2として出力する。さらに、タイミング回路６０は、信号S2に1周期分遅れるように、1.5周期分の信号を信号S3として出力する。
周波数制御回路５０のスイッチSw1、Sw2、Sw3は、これらの信号S1、S2、S3に基づいてオン／オフを繰り返す。
まず、信号S1に基づいてスイッチSw1がオンとなることにより、キャパシタC1が放電される。
１周期過ぎたタイミングで、信号S1、S2に基づいて、スイッチSw1がオフ、スイッチSw2がオンとなり、キャパシタC1が充電される。この充電により、電圧VINTが上昇する。適正な周波数のクロック信号がフィードバックされる場合には、例えば、参照電圧VR2までキャパシタC1により電圧が上昇する。
さらに１周期過ぎたタイミングで、信号S2、S3に基づいて、スイッチSw2がオフ、スイッチSw3がオンとなり、増幅器の出力に基づいた電圧がVC1として出力される。キャパシタC2により積分回路が形成されるため、この増幅器の出力の1周期、すなわち、クロック信号の1.5周期分の電圧が積分された電圧VC1として出力される。
電圧VC1が高くなり、発振回路３０が出力するクロック信号の周波数が高くなると、スイッチSw1、Sw2、Sw3のオン、オフのタイミングもそれにしたがって速くなる。
スイッチSw2のオン期間が短くなることにより、電圧VINTは、適正な周波数である場合よりも低い値までしかならない。このため、増幅器及びスイッチSw3を介して積分される電圧VINTも図に示すように参照電圧VR2よりも低い値となる。そして、出力される電圧が高い場合には、徐々に出力電圧VC1が低くなるように制御される。この結果、発振回路３０に印加される電圧が低くなり、周波数を低く、すなわち、適正な周波数に近づくように制御される。
逆に、電圧VC1が低くなり、発振回路３０が出力するクロック信号の周波数が低くなると、スイッチSw1、Sw2、Sw3のオン、オフのタイミングもそれにしたがって遅くなる。そして、スイッチSw2のオン期間も長くなる。このため、上記とは逆に、電圧VINTが適性時の参照電圧VR2よりも高く引き上げられ、出力電圧VC1をより高くなるように制御される。この結果、発振回路３０に印加される電圧が高くなり、周波数を高く、すなわち、適正な周波数に近づくように制御される。
以上のように、本実施形態によれば、２次の温度特性に対する出力クロック信号の周波数の安定化を図るとともに、さらに、電圧の変動に伴うクロック信号の周波数の増減に対しても、安定な周波数の信号を出力するようにフィードバックして制御することが可能となる。なお、上記の信号S1、S2、S3の周期等は、図１７に示した例には限られず、周期等が図１７に示すものとは異なっても、適切に周波数をフィードバックして電圧を制御できる信号であればよい。
（第４実施形態）
図１８は、第４実施形態に係る発振装置１における基準電圧回路１０の一例を示す回路図である。基準電圧回路１０は、図１３に示す基準電圧回路の抵抗を分割し、さらに２つのスイッチを加えたものである。この基準電圧回路１０は、例えば、図１２に示す基準電圧回路を置き換えるものである。
参照電圧VR1は、出力トランジスタMP7のドレインに対して、抵抗R6を介して出力可能となる、又は、さらに抵抗R2の一部を介して出力可能となるスイッチにより制御される。すなわち、参照電圧VR1は、出力トランジスタMP7のドレイン電圧から抵抗R6の一部で電圧降下された電圧、抵抗R6により電圧降下された電圧、及び、抵抗R6と抵抗R2の一部で電圧降下された電圧、のうちいずれかを選択して出力する。同様に、第１電圧VT1も、抵抗R4の一部により電圧降下された電圧と切り替えられるようにスイッチにより制御される。
これらは、例えば、抵抗R2、R4、R6のそれぞれを複数の抵抗からなる抵抗群として複数の抵抗をもちいて構成することにより実装されてもよい。それぞれの抵抗群において、所定の箇所、又は、任意の箇所において出力が可能となる配線を備えておき、当該配線を選択するスイッチをそれぞれの抵抗群に対して備えてもよい。また、抵抗R2、R4、R6の全ての抵抗を抵抗群にする必要はなく、これらのうち少なくとも１つを抵抗群として構成してもよい。
また、上述したように、トランジスタPNP1は、n個並列に接続されて構成されるトランジスタであってもよいし、同様に、トランジスタPNP2は、m個並列に接続されて構成されるトランジスタであってもよい。
参照電圧VR1のスイッチを切り替えることにより、参照電圧VR1に抵抗R6、又は、抵抗R2による１次の温度特性を有する電圧として出力することができる。
図１９は、本実施形態の参照電圧VR1の変化を示す図である。例えば、図１８における電圧VR1に係るスイッチを切り替えることにより、出力するBGR電圧を、1.2Vのフラットな電圧に対して１次の傾斜を有するように制御することができる。例えば、シリコンのバンドギャップに基づく出力をする場合に、1.2V程度のフラットな温度特性を有する電圧に対して、抵抗R6及び抵抗R2により、任意の傾斜を持つ温度特性へと制御することができる。
さらに、第１電圧VT1の抵抗取り出し位置を上側のノードと接続されるようにすると、図２０に示すように、凸型の頂点を、温度の低い方へと移動させることができる。逆に、第１電圧VT1の抵抗取り出し位置を下側のノードと接続されるようにすると、図２１に示すように、凸型の頂点を、温度の高い方へと移動させることができる。
以上のように、本実施形態によれば、基準電圧回路の出力する参照電圧VR1の１次の温度特性を制御し、また、第１電圧VT1の２次の温度特性を制御することが可能となる。このため、BGRの出力電圧の２次温度依存性、及び、電圧電流変換回路４０の抵抗素子の持つ２次温度特性によって生じる発振周波数の２次温度変動の補正をより自由に柔軟に行うことが可能となり、より精度の高い発振周波数を取得することが可能となる。
また、参照電圧VR1と第１電圧VT1は、抵抗R6、R5、R4の直列抵抗の分圧となるため、BGRで発生する出力電圧変動が同じ比率で発生する。この場合、電流IR1は、参照電圧VR1に比例し、第４電圧VO1は、第１電圧VT1を基準とするオフセットが発生する。このため、周波数制御回路５０においてこのばらつきが相殺され、より変動の少ない発振周波数が得られる。例えば、電源電圧変動により電圧VR1が1%上昇した場合、電流IR1も1%増加し、電圧VINTも1%増加する。電圧VT1は、電圧VR1と同じ比率で影響を受けるため、電圧VT1も1%上昇し、電圧VO1も1%上昇する。この結果、周波数制御回路５０において、この上昇分が相殺され、変動の少ない発振周波数を取得できる。
この場合、電圧VR1の1次温度特性の調整による変動分は電圧VO1には含まれない。また、電圧VO1の２次温度特性の調整による変動分は電圧VR1には含まれない。このため、電圧VR1において１次係数が、電圧VO1において２次係数の補正が、それぞれ出力に対して適切に反映されることとなる。
（第５実施形態）
図２２は、第５実施形態に係る発振装置１の概略を示すブロック図である。発振装置１は、第３実施形態、又は、第４実施形態に係る発振装置１に、さらに、補正回路２０の出力のゲインを調整する、ゲインアンプ７０を備える。
ゲインアンプ７０は、補正回路２０の出力する第４電圧VO1を増幅した電圧VO2を出力する。この電圧VO2は、周波数制御回路５０に入力される。
図２３は、本実施形態に係るゲインアンプの一例を示す回路図である。ゲインアンプ７０は、増幅器と、抵抗Rf、Rsとを備える。
増幅器の非反転端子は、電圧VO1と接続される。増幅器の出力は、抵抗Rf、Rsを介して接地され、かつ、抵抗Rfを介して非反転端子に接続される。ゲインアンプ７０は、増幅器の出力する信号を出力する。
抵抗Rf、Rsを適切に決定することにより、ゲインアンプ７０は、入力された電圧VO1を増幅して出力する。
図２４は、ゲインアンプの別の例を示す回路図である。ゲインアンプ７０は、上記の抵抗Rf、Rsを切り替えられるように、複数の抵抗から構成される抵抗Rfと、抵抗Rsとを備え、さらに、抵抗Rfのいずれの節点から増幅器の非反転入力へとフィードバックするかを切り替えるスイッチを備えてもよい。例えば、図２４のように上側の節点と接続される場合、抵抗Rfとして、上１つの抵抗が選択され、抵抗Rsとして下側の抵抗の合成抵抗が選択される。下側の接点と接続される場合には、逆の状態となる。なお、図２４においては、選択される節点は２つであるが、これには限られず、３以上の複数の節点を有し、より細かい設定が可能となる可変抵抗として構成されてもよい。
図１８に示す基準電圧回路１０におけるスイッチの切り替えと、図２４のゲインアンプ７０におけるスイッチの切り替えとを組み合わせて発振装置１を構成してもよい。例えば、図１８において第１電圧VT1を低くした場合には、ゲインアンプ７０におけるゲインが高くなるようにスイッチを切り替え、第１電圧VT1を高くした場合には、ゲインアンプ７０におけるゲインが低くなるようにスイッチを切り替えてもよい。
このように切り替えることにより、第４電圧VO1を増幅した電圧VO2の電圧が、ゲインによらず所定値になるように制御することが可能となる。
以上のように、本実施形態によれば、補正回路２０の出力する第４電圧VO1を増幅して周波数制御回路５０へと入力することが可能となる。この場合、前述の第４実施形態と同様に、２次の温度特性の補正が適切に反映される。さらに、周波数制御回路５０における電圧VINTの大きさを電圧VO1の電圧に依存せずに設定可能となるため、前述の実施形態と比較してダイナミックレンジを広くすることが可能となり、結果として、発振周波数の精度の向上、及び、設計容易性が向上する。
（第６実施形態）
図２５は、本実施形態に係る補正回路２０の一例を示す回路図である。補正回路２０は、第１増幅器NAMP1と、第２増幅器AMP1と、を備える。
第１増幅器AMP1は、増幅器と、第１抵抗群Ra10、Ra11、第２抵抗群Ra20、Ra21と、を備える。第１増幅器NAMP1は、増幅器に対して第１抵抗群Ra10、Ra11、第２抵抗群Ra20、Ra21により負帰還する、反転増幅器である。第１増幅器NAMP1のゲインは、Ra10とRa11の抵抗値の比、及び、Ra20とRa21の抵抗値の比により決定される。
例えば、抵抗値を、Ra10=Ra20≫Ra11=Ra21とし、ゲインを小さくする。第１増幅器NAMP1は、第１電圧VT1が非反転端子に印加され、第２電圧VT2が反転端子VT2に印加され、第１温度特性及び第２温度特性のいずれとも異なる第３温度特性を有する第３電圧VT3を出力する。このようにゲインを小さくすることにより、第２電圧VT2と、第３電圧VT3は、同等の電圧値を有する。一方で、第２温度特性と第３温度特性とは、第１温度特性に対して対象な特性となる。
第１増幅器NAMP1は、第２電圧VT2に対して抵抗Ra10を介した電圧を新たな第２電圧VT2として第２増幅器AMP1へと出力する。また、第１増幅器NAMP1は、負帰還する電圧に対して、抵抗Ra20を介した電圧を第３電圧VT3として第２増幅器AMP1へと出力する。
このように第２電圧VT2、第３電圧VT3を生成することにより、第４電圧VC1を生成するタイミングにおいて、第２電圧VT2、第３電圧VT3の温度の２乗に比例する電圧特性を打ち消すのに加え、温度に比例する電圧特性の影響をも低減することが可能となる。
図２６は、この補正回路２０の実装の一例を示す回路図である。例えば、第１抵抗群、第２抵抗群は、それぞれ３つの節点を備える抵抗群を備え、この３つの節点を切り替える２つのスイッチを備える。これらの２つのスイッチは連動して動作し、双方のスイッチにおいて共通するS1、S2、S3のいずれかが選択されて出力する電圧が決定される。第１抵抗群と第２抵抗群に備えられる抵抗は、第１抵抗群及び第２抵抗群の間の節点を中心として、その抵抗値が対称になるように備えられる。このように対称になるように抵抗を接地することにより、Ra10とRa11の比、及び、Ra20とRa21との比が等しくなる。
例えば、図２６に示すように双方のスイッチがS1と接続される場合、第１抵抗群のうち、抵抗Ra10として左の３つの抵抗が、抵抗Ra11として右の１つの抵抗が選択される。同様に、第２抵抗群のうち、抵抗Ra20として右の3つの抵抗が、抵抗Ra21として左の１つの抵抗が選択される。スイッチをS2、S3へと切り替えることにより、左右の抵抗の比を同等にするように抵抗値を切り替えることが可能となる。
なお、図２６においては、３つの節点を選択するものであるが、これには限られず、２つの節点を選択するものであってもよいし、４つ以上の節点を選択するものであってもよい。また、図２６の配置は、飽くまで一例として示したものであり、図２５に示す可変抵抗の実装例は、これに限られるものではない。適切に、同等の温度特性が得られ、かつ、各抵抗の比が設定できる回路として可変抵抗が実装できればよい。
図２７は、補正回路２０のさらなる別の例を示す回路図である。図２６が図４に対応するものであるとすると、図２７は、図１１に対応する例を示すものである。このように、図２６に示す第１増幅器NAMP1を、図１１に示す第１増幅器NAMP1と置き換えてもよい。
（第７実施形態）
図２８は、本実施形態に係る基準電圧回路１０を示す回路図である。この図２８に示すように、基準電圧回路１０は、第１電圧VT1と異なる温度特性を有するように、抵抗R1、R2の間の節点、すなわち、差動増幅器の非反転端子に印加される電圧を第２電圧VT2として出力してもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１：発振装置、
１０：基準電圧回路、
２０：補正回路、
３０：発振回路、
４０：電圧電流変換回路、
５０：周波数制御回路、
６０：タイミング回路

Claims (9)

  1. 第１温度特性を有する第１電圧と、第１温度特性とは異なる第２温度特性を有する第２電圧と、の差を増幅し、第１温度特性及び第２温度特性のいずれとも異なる第３温度特性を有する第３電圧を生成する、第１増幅器と、
    前記第２電圧及び前記第３電圧の和と、帰還電圧と、の差を増幅し、発振電圧の発振周波数を補正する第４電圧を生成する、第２増幅器と、
    を有する、補正回路と、
    前記第４電圧に基づいて、周波数を制御した前記発振電圧を出力する、発振回路と、
    を備える、発振装置。
  2. 前記第１増幅器は、前記第１電圧が非反転端子に接続され、前記第２電圧が第１抵抗群を介して反転端子に接続され、出力が反転端子に対して前記第１抵抗群と対称な抵抗を有する第２抵抗群を介して反転端子に接続される、反転増幅器を備え、前記第１抵抗群及び前記第２抵抗群を、反転端子から同じ比率で分割したそれぞれの節点から、新たな前記第２電圧及び前記第３電圧をそれぞれ出力する、
    請求項１に記載の発振装置。
  3. 前記第１抵抗群の分割点は、前記第２電圧に接続される抵抗群が前記反転端子に接続される抵抗群より大きくなるように設定され、
    前記第２抵抗群の分割点は、出力に接続される抵抗群が前記反転端子に接続される抵抗群より大きくなるように設定された、
    請求項２に記載の発振装置。
  4. 前記第１増幅器は、前記第１電圧が非反転端子に接続され、前記第２電圧が第１抵抗を介して反転端子に接続され、出力が第２抵抗を介して反転端子に接続される、反転増幅器である、
    請求項１に記載の発振装置。
  5. 前記第２増幅器は、前記第４電圧が、前記第１電圧に対して正又は負のオフセットを有するように電圧を増幅する、
    請求項１から請求項４のいずれかに記載の発振装置。
  6. 前記第２増幅器は、前記第４電圧が、前記第１電圧に対して正のオフセットを有するように電圧を増幅し、
    前記第２電圧と前記第３電圧の和と、帰還電圧と、の差を増幅し、前記発振電圧を補正する第５電圧を生成する、第３増幅器であって、前記第５電圧が、前記第１電圧に対して負のオフセットを有するように電圧を増幅する、第３増幅器と、
    前記第２増幅器の出力、及び、前記第３増幅器の出力を選択し、前記発振回路に前記第４電圧及び前記第５電圧のうちいずれかを出力する、スイッチと、
    をさらに備える、請求項１から請求項４のいずれかに記載の発振装置。
  7. 参照電圧と、前記第１電圧と、前記第２電圧とを出力する、基準電圧回路と、
    前記参照電圧を参照電流に変換する、電圧電流変換回路と、
    前記発振回路から出力された前記発振電圧に基づいて、タイミング信号を出力する、タイミング回路と、
    前記参照電流、前記第４電圧、及び、タイミング信号に基づいて、前記発振回路に入力する電圧を出力する、周波数制御回路と、
    をさらに備え、
    前記発振回路は、前記周波数制御回路が出力した電圧に基づいた発振周波数を有する前記発振電圧を出力する、
    請求項１から請求項６のいずれかに記載の発振装置。
  8. 前記第４電圧を増幅する、ゲインアンプ、
    をさらに備え、
    前記周波数制御回路は、前記参照電流、増幅された前記第４電圧、及び、タイミング信号に基づいて、前記発振回路に入力する電圧を出力する、
    請求項７に記載の発振装置。
  9. 前記基準電圧回路は、前記参照電圧、前記第１電圧、及び、前記第２電圧のうち少なくとも１つが可変であるように制御する、
    請求項７又は請求項８に記載の発振装置。
JP2019161337A 2019-09-04 2019-09-04 発振装置 Active JP7232156B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019161337A JP7232156B2 (ja) 2019-09-04 2019-09-04 発振装置
US16/814,312 US10972049B2 (en) 2019-09-04 2020-03-10 Oscillation apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019161337A JP7232156B2 (ja) 2019-09-04 2019-09-04 発振装置

Publications (2)

Publication Number Publication Date
JP2021040266A true JP2021040266A (ja) 2021-03-11
JP7232156B2 JP7232156B2 (ja) 2023-03-02

Family

ID=74680182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019161337A Active JP7232156B2 (ja) 2019-09-04 2019-09-04 発振装置

Country Status (2)

Country Link
US (1) US10972049B2 (ja)
JP (1) JP7232156B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168463A (ja) * 1997-06-13 1999-03-09 Citizen Watch Co Ltd 温度補償型水晶発振器
JP2001143183A (ja) * 1999-11-15 2001-05-25 Toyota Motor Corp 入力選択出力回路および温度特性補償回路
JP2001267847A (ja) * 2000-03-17 2001-09-28 Asahi Kasei Microsystems Kk 温度補償型水晶発振器及び水晶発振器の温度補償方法
DE10155082A1 (de) * 2000-11-10 2002-08-29 Denso Corp Erfassungsvorrichtung für eine physikalische Größe mit Temperaturkompensation
JP2008109635A (ja) * 2006-09-25 2008-05-08 Fujitsu Ltd 温度特性補正回路及びセンサ用増幅回路
JP2010206443A (ja) * 2009-03-03 2010-09-16 Epson Toyocom Corp 温度補償型圧電発振器
JP2012138870A (ja) * 2010-12-28 2012-07-19 Renesas Electronics Corp 半導体装置
JP2012154829A (ja) * 2011-01-27 2012-08-16 Denso Corp 感度温特補正回路
JP2019118006A (ja) * 2017-12-27 2019-07-18 セイコーエプソン株式会社 発振回路、マイクロコンピューター、及び、電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5411415B2 (ja) 1973-05-23 1979-05-15
JP2002300027A (ja) 2001-03-29 2002-10-11 Asahi Kasei Microsystems Kk 発振器
JP4670406B2 (ja) * 2005-03-09 2011-04-13 エプソントヨコム株式会社 温度補償型圧電発振器
JP4991193B2 (ja) 2006-07-04 2012-08-01 株式会社日立製作所 周波数可変発振器
JP2010130141A (ja) 2008-11-26 2010-06-10 Epson Toyocom Corp 電圧制御型温度補償圧電発振器
WO2013137867A1 (en) * 2012-03-13 2013-09-19 Intel Corporation Temperature compensation for oscillator
JP6185741B2 (ja) 2013-04-18 2017-08-23 ルネサスエレクトロニクス株式会社 周波数同期ループ回路及び半導体集積回路
KR102374841B1 (ko) * 2015-05-28 2022-03-16 삼성전자주식회사 가변 전압 발생 회로 및 이를 포함하는 메모리 장치
JP2018045534A (ja) * 2016-09-15 2018-03-22 東芝メモリ株式会社 半導体回路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168463A (ja) * 1997-06-13 1999-03-09 Citizen Watch Co Ltd 温度補償型水晶発振器
JP2001143183A (ja) * 1999-11-15 2001-05-25 Toyota Motor Corp 入力選択出力回路および温度特性補償回路
JP2001267847A (ja) * 2000-03-17 2001-09-28 Asahi Kasei Microsystems Kk 温度補償型水晶発振器及び水晶発振器の温度補償方法
DE10155082A1 (de) * 2000-11-10 2002-08-29 Denso Corp Erfassungsvorrichtung für eine physikalische Größe mit Temperaturkompensation
JP2008109635A (ja) * 2006-09-25 2008-05-08 Fujitsu Ltd 温度特性補正回路及びセンサ用増幅回路
JP2010206443A (ja) * 2009-03-03 2010-09-16 Epson Toyocom Corp 温度補償型圧電発振器
JP2012138870A (ja) * 2010-12-28 2012-07-19 Renesas Electronics Corp 半導体装置
JP2012154829A (ja) * 2011-01-27 2012-08-16 Denso Corp 感度温特補正回路
JP2019118006A (ja) * 2017-12-27 2019-07-18 セイコーエプソン株式会社 発振回路、マイクロコンピューター、及び、電子機器

Also Published As

Publication number Publication date
JP7232156B2 (ja) 2023-03-02
US20210067092A1 (en) 2021-03-04
US10972049B2 (en) 2021-04-06

Similar Documents

Publication Publication Date Title
US9285822B2 (en) Small-circuit-scale reference voltage generating circuit
US10198022B1 (en) Ultra-low power bias current generation and utilization in current and voltage source and regulator devices
US10027312B2 (en) Low temperature coefficient clock signal generator
US7741925B2 (en) Temperature detector circuit and oscillation frequency compensation device using the same
US7586371B2 (en) Regulator circuit
CN102438109B (zh) 恒流源和使用该恒流源的固态成像装置
US9081404B2 (en) Voltage regulator having input stage and current mirror
US7142042B1 (en) Nulled error amplifier
US20120319738A1 (en) Semiconductor integrated circuit device
US20040232921A1 (en) Method and circuit for compensating MOSFET capacitance variations in integrated circuits
US20120074986A1 (en) Semiconductor device
US11092991B2 (en) System and method for voltage generation
JP2008108009A (ja) 基準電圧発生回路
US6680643B2 (en) Bandgap type reference voltage source with low supply voltage
US20190227587A1 (en) Signal-generation circuitry
JP5677231B2 (ja) 半導体装置
JP7232156B2 (ja) 発振装置
JP2014192759A (ja) 補償回路及び補償方法
JP2020166648A (ja) 基準電圧発生回路、および半導体装置
TW201444216A (zh) 具有補償製造和環境變動量的驅動電路
KR20130069416A (ko) 기준 전류 발생 회로 및 기준 전압 발생 회로
JP2018088037A (ja) 電流源回路及び発振器
JPH0720960A (ja) 電流発生装置
JP2014119822A (ja) 定電流生成回路及びこれを含むマイクロプロセッサ
US20230084920A1 (en) Temperature compensation circuit and semiconductor integrated circuit using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230217

R150 Certificate of patent or registration of utility model

Ref document number: 7232156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150