JP2019118006A - 発振回路、マイクロコンピューター、及び、電子機器 - Google Patents
発振回路、マイクロコンピューター、及び、電子機器 Download PDFInfo
- Publication number
- JP2019118006A JP2019118006A JP2017250702A JP2017250702A JP2019118006A JP 2019118006 A JP2019118006 A JP 2019118006A JP 2017250702 A JP2017250702 A JP 2017250702A JP 2017250702 A JP2017250702 A JP 2017250702A JP 2019118006 A JP2019118006 A JP 2019118006A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- transistor
- voltage
- control current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/003—Circuit elements of oscillators
- H03B2200/0038—Circuit elements of oscillators including a current mirror
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0088—Reduction of noise
Abstract
【課題】発振動作に使用される容量素子又は抵抗素子を切り替えることなく、温度変化に伴って発振周波数を連続的に温度補償して、ノイズ又はジッター等を低減させた発振回路を提供する。【解決手段】この発振回路は、制御電流の大きさに従う発振周波数で発振動作を行う充放電型発振部と、制御電流を生成する制御電流生成部とを備え、制御電流生成部が、第1の温度特性を有する基準電圧を生成する基準電圧生成回路と、第1の補正情報に従って基準電圧の温度特性の傾斜を補正し、第2の温度特性を有する出力電圧を生成する温度特性傾斜補正回路と、温度特性傾斜補正回路の出力電圧を制御電流に変換すると共に、第2の補正情報に従って制御電流の大きさを補正する電圧電流変換回路とを含み、制御電流の温度特性によって充放電型発振部の発振周波数の温度依存性が抑制される。【選択図】図4
Description
本発明は、発振周波数が温度補償される発振回路に関する。さらに、本発明は、そのような発振回路を用いたマイクロコンピューター及び電子機器等に関する。
マイクロコンピューター等の半導体装置には、CPU(中央演算装置)や周辺回路にクロック信号を供給する発振回路が内蔵されている。一般に、発振回路の発振周波数は温度依存性を有しているので、温度センサーによって環境温度を検出することにより、検出された温度情報に応じて発振回路の発振周波数が温度補償される。
関連する技術として、特許文献1には、発振周波数が温度補償されるクロック発振回路を備える半導体装置が開示されている。このクロック発振回路は、電源電圧及び温度に対する出力電流の依存性を調整できる電流出力回路と、出力電流を受ける容量ノードに並列に接続される静電容量素子の数を変更することによってクロック信号の周波数が変更される周波数電圧変換回路と、クロック信号の周波数を設定する信号を生成して周波数電圧変換回路に出力するクロック設定部とを有する。例えば、4ビットの周波数調整制御信号に基づいて、スイッチが静電容量素子を選択することにより、周波数の切り替えを行う。
近年においては、温度情報がデジタル値として得られるので、発振回路の発振周波数を制御する制御信号もデジタル信号となっており、発振動作に使用される容量素子又は抵抗素子が制御信号によって切り替えられる。従って、温度変化に伴って発振回路の発振周波数が温度補償される際に、発振周波数は、連続値ではなく離散値で変化することになる。その結果、容量素子又は抵抗素子が切り替えられる前後の特性変化に起因して、ノイズ又はジッター等が増加する可能性がある。
そこで、上記の点に鑑み、本発明の第1の目的は、発振動作に使用される容量素子又は抵抗素子を切り替えることなく、温度変化に伴って発振周波数を連続的に温度補償して、ノイズ又はジッター等を低減させた発振回路を提供することである。さらに、本発明の第2の目的は、そのような発振回路を用いたマイクロコンピューター及び電子機器等を提供することである。
以上の課題の少なくとも一部を解決するために、本発明の第1の観点に係る発振回路は、制御電流の大きさに従う発振周波数で発振動作を行う充放電型発振部と、制御電流を生成する制御電流生成部とを備え、制御電流生成部が、第1の温度特性を有する基準電圧を生成する基準電圧生成回路と、第1の補正情報に従って基準電圧の温度特性の傾斜を補正し、第2の温度特性を有する出力電圧を生成する温度特性傾斜補正回路と、温度特性傾斜補正回路の出力電圧を制御電流に変換すると共に、第2の補正情報に従って制御電流の大きさを補正する電圧電流変換回路とを含み、制御電流の温度特性によって充放電型発振部の発振周波数の温度依存性が抑制される。
本発明の第1の観点によれば、温度特性傾斜補正回路によって基準電圧の温度特性の傾斜を補正すると共に、電圧電流変換回路によって温度特性傾斜補正回路の出力電圧を適切な大きさの制御電流に変換して発振周波数を制御することにより、発振動作に使用される容量素子又は抵抗素子を切り替えることなく、温度変化に伴って発振周波数を連続的に温度補償して、ノイズ又はジッター等を低減させた発振回路を提供することができる。また、特許文献1等に開示された従来の発振回路よりも回路規模が小さくなるので、製品コストの低減等が可能である。
ここで、基準電圧生成回路が、ベースがコレクターに接続されたバイポーラトランジスターを含み、バイポーラトランジスターのエミッターとベース及びコレクターとの間の電圧に基づいて基準電圧を生成するようにしても良い。それにより、バイポーラトランジスターで温度センサーを構成して、第1の温度特性を有する基準電圧を生成することができる。
また、温度特性傾斜補正回路が、定電圧を生成する定電圧生成回路と、定電圧を基準として基準電圧を増幅する差動増幅回路と、第1の補正情報に従って設定される抵抗値を有し、差動増幅回路の増幅率を設定する第1の抵抗とを含み、第1の抵抗の抵抗値に基づいて、基準電圧の温度特性の傾斜を補正するようにしても良い。それにより、基準電圧の温度特性の傾斜を所望の傾斜に補正することができる。
その場合に、所定の温度において基準電圧と定電圧とが等しくなるように発振回路が構成されても良い。それにより、所定の温度における差動増幅回路の出力電圧を変化させることなく、差動増幅回路の出力電圧の温度特性の傾斜を変化させることができる。
さらに、電圧電流変換回路が、カレントミラー回路を構成する第1のトランジスター及び第2のトランジスターと、温度特性傾斜補正回路の出力電圧に従って第1のトランジスターに電流を供給する第3のトランジスターと、第2の補正情報に従って設定される抵抗値を有し、第3のトランジスターの電圧電流変換率を設定する第2の抵抗とを含み、第2の抵抗の抵抗値に基づいて、第2のトランジスターから出力される制御電流の大きさを補正するようにしても良い。それにより、所定の温度における発振周波数を所望の周波数に設定することができる。
その場合に、第3のトランジスターが、トリプルウェル構造を用いて形成されており、一端が所定の電位の配線に接続された第2の抵抗の他端に接続されたソース及びバックゲートを有しても良い。このように、第3のトランジスターのバックゲートがソースに接続されることにより、バックゲートの電位が第3のトランジスターの特性に与える影響を低減して、電圧電流変換動作の精度を向上させることができる。
本発明の第2の観点に係るマイクロコンピューターは、上記いずれかの発振回路と、第1及び第2の補正情報を格納して発振回路に供給する格納部とを備える。格納部は、不揮発性メモリー又は複数のヒューズを含んでも良い。本発明の第2の観点によれば、個々の発振回路に対応する第1及び第2の補正情報を格納部に保存することによって、個々の発振回路の特性を向上させることができる。
本発明の第3の観点に係る電子機器は、上記いずれかの発振回路を備える。本発明の第3の観点によれば、温度変化に伴って発振周波数を連続的に温度補償してノイズ又はジッター等を低減させた発振回路によって生成される正確なクロック信号に同期して動作する電子機器を提供することができる。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
<マイクロコンピューター>
図1は、本発明の一実施形態に係るマイクロコンピューターの構成例を示すブロック図である。図1に示すように、このマイクロコンピューターは、本発明の一実施形態に係る発振回路10と、CPU20と、不揮発性メモリー30と、RAM(ランダムアクセス・メモリー)40と、周辺回路50とを含んでいる。
<マイクロコンピューター>
図1は、本発明の一実施形態に係るマイクロコンピューターの構成例を示すブロック図である。図1に示すように、このマイクロコンピューターは、本発明の一実施形態に係る発振回路10と、CPU20と、不揮発性メモリー30と、RAM(ランダムアクセス・メモリー)40と、周辺回路50とを含んでいる。
発振回路10は、発振動作を行うことにより、所定の周波数を有するクロック信号CLKを生成して、クロック信号CLKをCPU20及び周辺回路50に供給する。CPU20は、発振回路10から供給されるクロック信号CLKに同期して動作し、プログラムに従って、各種の信号処理や制御処理を行う。不揮発性メモリー30は、CPU20が各種の信号処理や制御処理を行うためのプログラムやデータ等を記憶している。
また、不揮発性メモリー30は、発振回路10の発振周波数を補正するために用いられる第1の補正情報及び第2の補正情報を含む補正データ(例えば、16ビット)を格納して発振回路10に供給する。なお、補正データを格納するために、不揮発性メモリー30とは別個に、複数のヒューズが設けられても良い。RAM40は、CPU20の作業領域として用いられ、不揮発性メモリー30から読み出されたプログラムやデータ、又は、CPU20がプログラムに従って実行した演算結果等を一時的に記憶する。
<発振回路>
図2は、図1に示す発振回路の構成例を示す回路図である。図2に示すように、発振回路10は、充放電型発振部60と、制御電流生成部70とを含んでおり、高電位側の電源電位VDDと、低電位側の電源電位VSS(本実施形態においては、接地電位0V)とが供給されて動作する。充放電型発振部60は、制御電流Icntの大きさに従う発振周波数で発振動作を行うことにより、発振信号Foutを生成する。制御電流生成部70は、充放電型発振部60の発振周波数を制御するための制御電流Icntを生成する。
図2は、図1に示す発振回路の構成例を示す回路図である。図2に示すように、発振回路10は、充放電型発振部60と、制御電流生成部70とを含んでおり、高電位側の電源電位VDDと、低電位側の電源電位VSS(本実施形態においては、接地電位0V)とが供給されて動作する。充放電型発振部60は、制御電流Icntの大きさに従う発振周波数で発振動作を行うことにより、発振信号Foutを生成する。制御電流生成部70は、充放電型発振部60の発振周波数を制御するための制御電流Icntを生成する。
<充放電型発振部>
図3は、図2に示す充放電型発振部の構成例を示す回路図である。図3に示すように、充放電型発振部60は、PチャネルMOSトランジスターQP1及びQP2と、NチャネルMOSトランジスターQN1及びQN2と、キャパシターC1及びC2と、インバーター61〜66と、RSフリップフロップ67とを含んでいる。インバーター65は、RSフリップフロップ67の出力端子Qから出力される出力信号を反転して発振信号Foutを生成し、インバーター66は、発振信号Foutをさらに反転して反転発振信号Fxを生成する。
図3は、図2に示す充放電型発振部の構成例を示す回路図である。図3に示すように、充放電型発振部60は、PチャネルMOSトランジスターQP1及びQP2と、NチャネルMOSトランジスターQN1及びQN2と、キャパシターC1及びC2と、インバーター61〜66と、RSフリップフロップ67とを含んでいる。インバーター65は、RSフリップフロップ67の出力端子Qから出力される出力信号を反転して発振信号Foutを生成し、インバーター66は、発振信号Foutをさらに反転して反転発振信号Fxを生成する。
充放電型発振部60に供給される制御電流Icntは、カレントミラー回路等によって、トランジスターQP1のソース及びトランジスターQP2のソースに供給される。トランジスターQP1は、発振信号Foutが印加されるゲートを有している。トランジスターQN1は、トランジスターQP1のドレインに接続されたドレインと、電源電位VSSの配線に接続されたソースと、発振信号Foutが印加されるゲートとを有している。
キャパシターC1は、トランジスターQP1のドレイン及びトランジスターQN1のドレインに接続された一端と、電源電位VSSの配線に接続された他端とを有している。キャパシターC1の一端に生じる信号は、インバーター61及び62によってバッファーされて、RSフリップフロップ67のリセット端子Rにリセット信号として供給される。
トランジスターQP2は、反転発振信号Fxが印加されるゲートを有している。トランジスターQN2は、トランジスターQP2のドレインに接続されたドレインと、電源電位VSSの配線に接続されたソースと、反転発振信号Fxが印加されるゲートとを有している。
キャパシターC2は、トランジスターQP2のドレイン及びトランジスターQN2のドレインに接続された一端と、電源電位VSSの配線に接続された他端とを有している。キャパシターC2の一端に生じる信号は、インバーター63及び64によってバッファーされて、RSフリップフロップ67のセット端子Sにセット信号として供給される。
RSフリップフロップ67は、リセット信号がローレベルであるときに、セット信号の立ち上がりに同期してセットされて出力信号をハイレベルに活性化し、セット信号がローレベルであるときに、リセット信号の立ち上がりに同期してリセットされて出力信号をローレベルに非活性化する。
RSフリップフロップ67がリセットされたときには、発振信号Foutがハイレベルになり、反転発振信号Fxがローレベルになる。従って、トランジスターQP1がオフ状態となり、トランジスターQN1がオン状態となるので、キャパシターC1に充電されていた電荷が放出されて、リセット信号がローレベルになる。
一方、トランジスターQP2がオン状態となり、トランジスターQN2がオフ状態となるので、制御電流IcntがキャパシターC2に流れてキャパシターC2が充電され、セット信号がハイレベルになる。それにより、RSフリップフロップ67がセットされて出力信号をハイレベルに活性化する。
RSフリップフロップ67がセットされたときには、発振信号Foutがローレベルになり、反転発振信号Fxがハイレベルになる。従って、トランジスターQP2がオフ状態となり、トランジスターQN2がオン状態となるので、キャパシターC2に充電されていた電荷が放出されて、セット信号がローレベルになる。
一方、トランジスターQP1がオン状態となり、トランジスターQN1がオフ状態となるので、制御電流IcntがキャパシターC1に流れてキャパシターC1が充電され、リセット信号がハイレベルになる。それにより、RSフリップフロップ67がリセットされて出力信号をローレベルに非活性化する。
このように、RSフリップフロップ67がセットとリセットとを繰り返すことにより、充放電型発振部60が高精度な発振動作を行う。RSフリップフロップ67がセットとリセットとを繰り返す速度は、制御電流Icntの大きさに略比例するので、制御電流Icntの大きさによって充放電型発振部60の発振周波数を制御することができる。
<制御電流生成部>
図4は、図2に示す制御電流生成部の構成例を示す回路図である。図4に示すように、制御電流生成部70は、基準電圧生成回路71と、温度特性傾斜補正回路72と、電圧電流変換回路73とを含んでいる。
図4は、図2に示す制御電流生成部の構成例を示す回路図である。図4に示すように、制御電流生成部70は、基準電圧生成回路71と、温度特性傾斜補正回路72と、電圧電流変換回路73とを含んでいる。
<基準電圧生成回路>
基準電圧生成回路71は、例えば、PNPバイポーラトランジスターQB1と、差動増幅回路AMP1とを含み、第1の温度特性を有する基準電圧V1を生成する。トランジスターQB1は、定電流Irefが供給されるエミッターと、電源電位VSSの配線に接続されたコレクター及びベースとを有している。トランジスターQB1のベースがコレクターに接続されているので、トランジスターQB1はダイオードと等価である。
基準電圧生成回路71は、例えば、PNPバイポーラトランジスターQB1と、差動増幅回路AMP1とを含み、第1の温度特性を有する基準電圧V1を生成する。トランジスターQB1は、定電流Irefが供給されるエミッターと、電源電位VSSの配線に接続されたコレクター及びベースとを有している。トランジスターQB1のベースがコレクターに接続されているので、トランジスターQB1はダイオードと等価である。
差動増幅回路AMP1は、トランジスターQB1のエミッターに接続された非反転入力端子と、出力端子に接続された反転入力端子とを有しており、非反転入力端子に印加される電圧をバッファーして出力端子から出力するボルテージフォロワーとして動作する。従って、基準電圧生成回路71は、トランジスターQB1のエミッターとベース及びコレクターとの間の電圧に基づいて基準電圧V1を生成する。それにより、バイポーラトランジスターで温度センサーを構成して、第1の温度特性を有する基準電圧V1を生成することができる。
図5は、図4に示す基準電圧生成回路によって生成される基準電圧の温度特性を模式的に示す図である。図5において、横軸は、温度Tを表し、縦軸は、基準電圧生成回路71によって生成される基準電圧V1を表している。図5に示す例においては、温度Tの上昇に伴って基準電圧V1が低下している。
定電流Irefが極めて低い温度依存性を有する場合には、主にトランジスターQB1の温度特性によって基準電圧V1の温度特性が定まるが、最終的に制御電流生成部70から出力される制御電流Icntの温度特性は調整可能であるので、定電流Irefの温度依存性は所定の範囲内で許容される。
<温度特性傾斜補正回路>
温度特性傾斜補正回路72は、例えば、定電圧生成回路72aと、差動増幅回路AMP2と、抵抗R1及びR2とを含み、図1に示す補正データに含まれている第1の補正情報(例えば、6ビットのデータ)に従って基準電圧V1の温度特性の傾斜を補正し、第2の温度特性を有する出力電圧V2を生成する。
温度特性傾斜補正回路72は、例えば、定電圧生成回路72aと、差動増幅回路AMP2と、抵抗R1及びR2とを含み、図1に示す補正データに含まれている第1の補正情報(例えば、6ビットのデータ)に従って基準電圧V1の温度特性の傾斜を補正し、第2の温度特性を有する出力電圧V2を生成する。
定電圧生成回路72aは、例えば、バンドギャップリファレンス回路等で構成され、定電圧Vrefを生成する。定電圧Vrefは、極めて低い温度依存性を有することが望ましいが、最終的に制御電流生成部70から出力される制御電流Icntの温度特性は調整可能であるので、定電圧Vrefの温度依存性は所定の範囲内で許容される。
差動増幅回路AMP2は、定電圧Vrefが印加される非反転入力端子と、抵抗R1を介して基準電圧生成回路71の出力端子に接続されると共に抵抗R2を介して差動増幅回路AMP2の出力端子に接続された反転入力端子とを有しており、定電圧Vrefを基準として基準電圧V1を増幅することにより、出力端子から出力電圧V2を出力する。
ここで、抵抗R1及びR2の内の少なくとも1つ(図4においては、抵抗R2)は、第1の補正情報に従って設定される抵抗値を有し、差動増幅回路AMP2の増幅率(クローズドループゲイン)を設定する可変抵抗(「第1の抵抗」ともいう)である。温度特性傾斜補正回路72は、第1の抵抗の抵抗値に基づいて、基準電圧V1の温度特性の傾斜を補正する。それにより、基準電圧V1の温度特性の傾斜を所望の傾斜に補正することができる。
差動増幅回路AMP2の出力電圧V2は、差動増幅回路AMP2のオープンループゲインが十分大きいとして、次のように求められる。
V2−Vref=−(R2/R1)(V1−Vref)
∴V2=Vref−(R2/R1)(V1−Vref) ・・・(1)
V2−Vref=−(R2/R1)(V1−Vref)
∴V2=Vref−(R2/R1)(V1−Vref) ・・・(1)
図6は、図4に示す温度特性傾斜補正回路の出力電圧の温度特性を模式的に示す図である。図6において、横軸は、温度Tを表し、縦軸は、温度特性傾斜補正回路72の出力電圧V2を表している。図6に示す例においては、温度Tの上昇に伴って出力電圧V2が上昇している。
式(1)から、所定の温度(例えば、25℃)において基準電圧V1と定電圧Vrefとが等しくなるように発振回路を構成することにより、所定の温度における差動増幅回路AMP2の出力電圧V2を変化させることなく、差動増幅回路AMP2の出力電圧V2の温度特性の傾斜を変化させることができる。
<電圧電流変換回路>
電圧電流変換回路73は、例えば、差動増幅回路AMP3と、PチャネルMOSトランジスターQP3及びQP4と、NチャネルMOSトランジスターQN3と、抵抗R3とを含み、温度特性傾斜補正回路72の出力電圧V2を制御電流Icntに変換すると共に、図1に示す補正データに含まれている第2の補正情報(例えば、10ビットのデータ)に従って制御電流Icntの大きさを補正する。
電圧電流変換回路73は、例えば、差動増幅回路AMP3と、PチャネルMOSトランジスターQP3及びQP4と、NチャネルMOSトランジスターQN3と、抵抗R3とを含み、温度特性傾斜補正回路72の出力電圧V2を制御電流Icntに変換すると共に、図1に示す補正データに含まれている第2の補正情報(例えば、10ビットのデータ)に従って制御電流Icntの大きさを補正する。
差動増幅回路AMP3は、温度特性傾斜補正回路72の出力電圧V2が印加される非反転入力端子と、帰還電圧FBが印加される反転入力端子とを有しており、出力端子から出力電圧V3を出力する。トランジスターQN3は、差動増幅回路AMP3の出力電圧V3が印加されるゲートと、抵抗R3を介して電源電位VSSの配線に接続されたソースとを有している。
トランジスターQP3及びQP4は、カレントミラー回路を構成する第1のトランジスター及び第2のトランジスターである。トランジスターQP3は、電源電位VDDの配線に接続されたソースと、トランジスターQN3のドレインに接続されたドレイン及びゲートとを有している。
トランジスターQP4は、電源電位VDDの配線に接続されたソースと、トランジスターQP3のドレイン及びゲートに接続されたゲートとを有している。トランジスターQP4には、トランジスターQP3に流れる電流に比例する電流が流れて、制御電流Icntが生成される。
トランジスターQN3は、温度特性傾斜補正回路72の出力電圧V2に従ってトランジスターQP3に電流を供給する第3のトランジスターである。トランジスターQN3に電流が流れると、抵抗R3の一端に帰還電圧FBが発生する。帰還電圧FBは、差動増幅回路AMP3の反転入力端子に印加されるので、非反転入力端子に印加される温度特性傾斜補正回路72の出力電圧V2と略等しくなる。
従って、制御電流Icntは、トランジスターQN3に流れる電流I3を用いて、次式(2)で表される。
Icnt=αI3=αV2/R3 ・・・(2)
ここで、αは、カレントミラー回路を構成するトランジスターQP3及びQP4のサイズの比によって定まる比例定数である。
Icnt=αI3=αV2/R3 ・・・(2)
ここで、αは、カレントミラー回路を構成するトランジスターQP3及びQP4のサイズの比によって定まる比例定数である。
また、抵抗R3は、第2の補正情報に従って設定される抵抗値を有し、トランジスターQN3の電圧電流変換率を設定する可変抵抗(「第2の抵抗」ともいう)である。電圧電流変換回路73は、第2の抵抗の抵抗値に基づいて、トランジスターQP4から出力される制御電流Icntの大きさを補正する。それにより、所定の温度における発振周波数を所望の周波数に設定することができる。
図7は、図4に示す電圧電流変換回路によって生成される制御電流の温度特性を模式的に示す図である。図7において、横軸は、温度Tを表し、縦軸は、電圧電流変換回路73によって生成される制御電流Icntを表している。図7に示す例においては、温度Tの上昇に伴って制御電流Icntが上昇している。
<発振周波数の調整>
図4〜図7を参照すると、発振回路の発振周波数を調整するためには、まず、所定の温度(例えば、25℃)における発振周波数が目標値に一致するように、電圧電流変換回路73における抵抗R3の抵抗値を調整して制御電流Icntの大きさを調整する(図7)。次に、高温(例えば、85℃)又は低温において周波数誤差が小さくなるように、温度特性傾斜補正回路72における抵抗R2(又は、R1)の抵抗値を調整して出力電圧V2の温度特性を調整する(図6)。
図4〜図7を参照すると、発振回路の発振周波数を調整するためには、まず、所定の温度(例えば、25℃)における発振周波数が目標値に一致するように、電圧電流変換回路73における抵抗R3の抵抗値を調整して制御電流Icntの大きさを調整する(図7)。次に、高温(例えば、85℃)又は低温において周波数誤差が小さくなるように、温度特性傾斜補正回路72における抵抗R2(又は、R1)の抵抗値を調整して出力電圧V2の温度特性を調整する(図6)。
それらの抵抗値が決定されたら、抵抗値を設定するための設定情報が、図1に示す不揮発性メモリー30(又は、ヒューズ)に補正データとして格納され、発振回路の起動時に自動的に読み出されて使用される。このように、個々の発振回路に対応する補正データ(第1及び第2の補正情報)を格納部に保存することによって、個々の発振回路の特性を向上させることができる。
図8は、発振回路の温度特性が補正されてない状態における周波数誤差の例を示す図であり、図9は、発振回路の温度特性が補正されている状態における周波数誤差の例を示す図である。図8及び図9において、横軸は、発振回路周辺の環境温度Ta[℃]を表しており、縦軸は、周波数誤差[%]の測定値を表している。
発振回路の温度特性が補正されてない状態においては、図2に示す充放電型発振部60に供給される制御電流Icntが温度によらずに一定とされる。その場合には、図8に示すように、充放電型発振部60が、環境温度Taの上昇に伴って発振周波数が低下する温度依存性を有している。一方、図2に示す制御電流生成部70によって制御電流Icntに適切な温度特性を与える場合には、図9に示すように、制御電流Icntの温度特性によって充放電型発振部60の発振周波数の温度依存性が抑制される。
また、発振回路の温度特性が補正されてない状態において、図2に示す充放電型発振部60が、環境温度Taの上昇に伴って発振周波数が上昇する温度依存性を有する場合もある。そのような場合には、図4に示す基準電圧生成回路71において、PNPバイポーラトランジスターの替りにNPNバイポーラトランジスターを用いても良い。その際には、NPNバイポーラトランジスターが電源電位VDD側に接続される。
また、PNPバイポーラトランジスターとNPNバイポーラトランジスターとの両方を基準電圧生成回路71に搭載して、それらを切り替えて使用しても良い。あるいは、図4に示す温度特性傾斜補正回路72において、反転増幅回路を追加したり、又は、差動増幅回路AMP2が非反転増幅動作を行うようにしても良い。
本実施形態によれば、温度特性傾斜補正回路72によって基準電圧V1の温度特性の傾斜を補正すると共に、電圧電流変換回路73によって温度特性傾斜補正回路72の出力電圧V2を適切な大きさの制御電流Icntに変換して発振周波数を制御することにより、発振動作に使用される容量素子又は抵抗素子を切り替えることなく、温度変化に伴って発振周波数を連続的に温度補償して、ノイズ又はジッター等を低減させた発振回路を提供することができる。また、特許文献1等に開示された従来の発振回路よりも回路規模が小さくなるので、製品コストの低減等が可能である。
<トリプルウェル構造>
図10は、図4に示すトランジスターQN3の構造を示す断面図である。本実施形態においては、トランジスターQN3がトリプルウェル構造を用いて形成されている。図10に示すように、P型の半導体基板80内に、ディープNウェル81と、P型のコンタクト領域91とが設けられている。また、ディープNウェル81内に、Pウェル82と、N型のコンタクト領域92とが設けられている。半導体基板80には、P型のコンタクト領域91を介して電源電位VSSが供給され、ディープNウェル81には、N型のコンタクト領域92を介して電源電位VDDが供給される。
図10は、図4に示すトランジスターQN3の構造を示す断面図である。本実施形態においては、トランジスターQN3がトリプルウェル構造を用いて形成されている。図10に示すように、P型の半導体基板80内に、ディープNウェル81と、P型のコンタクト領域91とが設けられている。また、ディープNウェル81内に、Pウェル82と、N型のコンタクト領域92とが設けられている。半導体基板80には、P型のコンタクト領域91を介して電源電位VSSが供給され、ディープNウェル81には、N型のコンタクト領域92を介して電源電位VDDが供給される。
さらに、Pウェル82内に、トランジスターQN3のドレイン及びソースをそれぞれ構成するN型の不純物領域93及び94と、P型のコンタクト領域95とが設けられている。Pウェル82は、トランジスターQN3のバックゲートに相当する。Pウェル82上には、ゲート絶縁膜を介して、トランジスターQN3のゲート電極96が配置されている。
従って、トランジスターQN3は、差動増幅回路AMP3の出力電圧V3が印加されるゲート電極96と、一端が所定の電位(本実施形態においては、電源電位VSS)の配線に接続された抵抗R3の他端に接続されたソース及びバックゲートとを有している。このように、トランジスターQN3のバックゲートがソースに接続されることにより、バックゲートの電位がトランジスターQN3の特性に与える影響を低減して、電圧電流変換動作の精度を向上させることができる。
<電子機器>
次に、本発明の一実施形態に係る発振回路を用いた電子機器について説明する。
図11は、本発明の一実施形態に係る電子機器の構成例を示すブロック図である。この電子機器は、本発明の一実施形態に係る発振回路10と、CPU20と、不揮発性メモリー30と、RAM40と、操作部110と、通信部120と、音声出力部130と、表示部140とを含んでいる。なお、図11に示す構成要素の一部を省略又は変更しても良いし、あるいは、図11に示す構成要素に他の構成要素を付加しても良い。
次に、本発明の一実施形態に係る発振回路を用いた電子機器について説明する。
図11は、本発明の一実施形態に係る電子機器の構成例を示すブロック図である。この電子機器は、本発明の一実施形態に係る発振回路10と、CPU20と、不揮発性メモリー30と、RAM40と、操作部110と、通信部120と、音声出力部130と、表示部140とを含んでいる。なお、図11に示す構成要素の一部を省略又は変更しても良いし、あるいは、図11に示す構成要素に他の構成要素を付加しても良い。
発振回路10、CPU20、不揮発性メモリー30、及び、RAM40については、図1を参照しながら説明したのと同様である。発振回路10によって生成されるクロック信号CLKは、CPU20等を介して、電子機器の各部に供給される。また、CPU20は、操作部110から供給される操作信号に応じて各種の信号処理を行ったり、外部との間でデータ通信を行うために通信部120を制御する。あるいは、CPU20は、音声出力部130に各種の音声を出力させるための音声信号を生成したり、表示部140に各種の画像を表示させるための画像信号を生成する。
操作部110は、例えば、操作キーやボタンスイッチ等を含む入力装置であり、ユーザーによる操作に応じた操作信号をCPU20に出力する。通信部120は、例えば、アナログ回路及びデジタル回路で構成され、CPU20と外部装置との間のデータ通信を行う。音声出力部130は、例えば、音声回路及びスピーカー等を含み、CPU20から供給される音声信号に基づいて音声を出力する。また、表示部140は、例えば、表示ドライバー回路及びLCD(液晶表示装置)等を含み、CPU20から供給される画像信号に基づいて各種の情報を表示する。
上記の電子機器としては、例えば、携帯電話機等の移動端末、スマートカード、電卓、電子辞書、電子ゲーム機器、デジタルスチルカメラ、デジタルムービー、テレビ、テレビ電話、防犯用テレビモニター、ヘッドマウント・ディスプレイ、パーソナルコンピューター、プリンター、ネットワーク機器、カーナビゲーション装置、測定機器、及び、医療機器(例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、及び、電子内視鏡)等が該当する。
本実施形態によれば、温度変化に伴って発振周波数を連続的に温度補償してノイズ又はジッター等を低減させた発振回路10によって生成される正確なクロック信号に同期して動作する電子機器を提供することができる。
本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
10…発振回路、20…CPU、30…不揮発性メモリー、40…RAM、50…周辺回路、60…充放電型発振部、61〜66…インバーター、67…RSフリップフロップ、70…制御電流生成部、71…基準電圧生成回路、72…温度特性傾斜補正回路、72a…定電圧生成回路、73…電圧電流変換回路、80…半導体基板、81…ディープNウェル、82…Pウェル、91、95…P型のコンタクト領域、92…N型のコンタクト領域、93、94…N型の不純物領域、96…ゲート電極、110…操作部、120…通信部、130…音声出力部、140…表示部、QP1〜QP4…PチャネルMOSトランジスター、QN1〜QN3…NチャネルMOSトランジスター、QB1…PNPバイポーラトランジスター、C1、C2…キャパシター、R1〜R3…抵抗、AMP1〜AMP3…差動増幅回路
Claims (9)
- 制御電流の大きさに従う発振周波数で発振動作を行う充放電型発振部と、
前記制御電流を生成する制御電流生成部と、
を備え、前記制御電流生成部が、
第1の温度特性を有する基準電圧を生成する基準電圧生成回路と、
第1の補正情報に従って前記基準電圧の温度特性の傾斜を補正し、第2の温度特性を有する出力電圧を生成する温度特性傾斜補正回路と、
前記温度特性傾斜補正回路の出力電圧を前記制御電流に変換すると共に、第2の補正情報に従って前記制御電流の大きさを補正する電圧電流変換回路と、
を含み、前記制御電流の温度特性によって前記充放電型発振部の発振周波数の温度依存性が抑制される発振回路。 - 前記基準電圧生成回路が、ベースがコレクターに接続されたバイポーラトランジスターを含み、前記バイポーラトランジスターのエミッターとベース及びコレクターとの間の電圧に基づいて前記基準電圧を生成する、請求項1記載の発振回路。
- 前記温度特性傾斜補正回路が、
定電圧を生成する定電圧生成回路と、
前記定電圧を基準として前記基準電圧を増幅する差動増幅回路と、
前記第1の補正情報に従って設定される抵抗値を有し、前記差動増幅回路の増幅率を設定する第1の抵抗と、
を含み、前記第1の抵抗の抵抗値に基づいて、前記基準電圧の温度特性の傾斜を補正する、請求項1又は2記載の発振回路。 - 所定の温度において前記基準電圧と前記定電圧とが等しくなるように構成された、請求項3記載の発振回路。
- 前記電圧電流変換回路が、
カレントミラー回路を構成する第1のトランジスター及び第2のトランジスターと、
前記温度特性傾斜補正回路の出力電圧に従って前記第1のトランジスターに電流を供給する第3のトランジスターと、
前記第2の補正情報に従って設定される抵抗値を有し、前記第3のトランジスターの電圧電流変換率を設定する第2の抵抗と、
を含み、前記第2の抵抗の抵抗値に基づいて、前記第2のトランジスターから出力される前記制御電流の大きさを補正する、請求項1〜4のいずれか1項記載の発振回路。 - 前記第3のトランジスターが、トリプルウェル構造を用いて形成されており、一端が所定の電位の配線に接続された前記第2の抵抗の他端に接続されたソース及びバックゲートを有する、請求項5記載の発振回路。
- 請求項1〜6のいずれか1項記載の発振回路と、
前記第1及び第2の補正情報を格納して前記発振回路に供給する格納部と、
を備えるマイクロコンピューター。 - 前記格納部が、不揮発性メモリー又は複数のヒューズを含む、請求項7記載のマイクロコンピューター。
- 請求項1〜6のいずれか1項記載の発振回路を備える電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017250702A JP2019118006A (ja) | 2017-12-27 | 2017-12-27 | 発振回路、マイクロコンピューター、及び、電子機器 |
US16/232,122 US10797643B2 (en) | 2017-12-27 | 2018-12-26 | Oscillation circuit, microcomputer and electronic device |
CN201811600538.0A CN110011642B (zh) | 2017-12-27 | 2018-12-26 | 振荡电路、微型计算机及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017250702A JP2019118006A (ja) | 2017-12-27 | 2017-12-27 | 発振回路、マイクロコンピューター、及び、電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019118006A true JP2019118006A (ja) | 2019-07-18 |
Family
ID=66951569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017250702A Pending JP2019118006A (ja) | 2017-12-27 | 2017-12-27 | 発振回路、マイクロコンピューター、及び、電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10797643B2 (ja) |
JP (1) | JP2019118006A (ja) |
CN (1) | CN110011642B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10714243B2 (en) | 2018-02-26 | 2020-07-14 | Seiko Epson Corporation | Variable resistance circuit, oscillator circuit, and semiconductor device |
JP2021040266A (ja) * | 2019-09-04 | 2021-03-11 | 株式会社東芝 | 発振装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020000238A1 (en) * | 2018-06-27 | 2020-01-02 | Dialog Semiconductor (Uk) Limited | Circuit for reducing noise signal |
US11632079B2 (en) | 2020-09-08 | 2023-04-18 | Changxin Memory Technologies, Inc. | Oscillating circuit |
CN114157239A (zh) * | 2020-09-08 | 2022-03-08 | 长鑫存储技术有限公司 | 振荡电路 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002057576A (ja) | 1992-05-21 | 2002-02-22 | Rohm Co Ltd | 発振回路 |
US5384553A (en) | 1993-05-10 | 1995-01-24 | Rohm Co., Ltd. | Voltage control oscillation circuit |
JP4882474B2 (ja) | 2006-04-14 | 2012-02-22 | セイコーエプソン株式会社 | 発振器 |
US7420401B2 (en) * | 2006-06-14 | 2008-09-02 | Freescale Semiconductor, Inc. | Low pin count reset configuration |
JP2009049872A (ja) * | 2007-08-22 | 2009-03-05 | Nec Electronics Corp | 電圧制御発振器 |
JP5498047B2 (ja) * | 2009-04-01 | 2014-05-21 | 株式会社東芝 | 半導体集積回路 |
JP2011166439A (ja) * | 2010-02-09 | 2011-08-25 | Mitsumi Electric Co Ltd | 半導体集積回路装置及びその温度補正方法 |
JP5451541B2 (ja) | 2010-06-28 | 2014-03-26 | スパンション エルエルシー | 発振回路 |
JP5674401B2 (ja) | 2010-09-24 | 2015-02-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5755443B2 (ja) | 2010-12-28 | 2015-07-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5882606B2 (ja) | 2011-06-14 | 2016-03-09 | ラピスセミコンダクタ株式会社 | 発振回路 |
JP2013172397A (ja) | 2012-02-22 | 2013-09-02 | Renesas Electronics Corp | 抵抗値補償回路 |
JP2014119822A (ja) * | 2012-12-13 | 2014-06-30 | Renesas Electronics Corp | 定電流生成回路及びこれを含むマイクロプロセッサ |
US9503058B1 (en) * | 2015-02-24 | 2016-11-22 | Xilinx, Inc. | Relaxation oscillator |
JP2017010297A (ja) * | 2015-06-23 | 2017-01-12 | セイコーエプソン株式会社 | クロック信号生成回路、半導体集積回路装置、及び、電子機器 |
-
2017
- 2017-12-27 JP JP2017250702A patent/JP2019118006A/ja active Pending
-
2018
- 2018-12-26 CN CN201811600538.0A patent/CN110011642B/zh active Active
- 2018-12-26 US US16/232,122 patent/US10797643B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10714243B2 (en) | 2018-02-26 | 2020-07-14 | Seiko Epson Corporation | Variable resistance circuit, oscillator circuit, and semiconductor device |
JP2021040266A (ja) * | 2019-09-04 | 2021-03-11 | 株式会社東芝 | 発振装置 |
Also Published As
Publication number | Publication date |
---|---|
CN110011642A (zh) | 2019-07-12 |
US20190199287A1 (en) | 2019-06-27 |
US10797643B2 (en) | 2020-10-06 |
CN110011642B (zh) | 2023-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110011642B (zh) | 振荡电路、微型计算机及电子设备 | |
CN107017838B (zh) | 电路装置、振荡器、电子设备和移动体 | |
CN107026644B (zh) | 振荡器、电子设备以及移动体 | |
JP5440831B2 (ja) | 電圧制御発振器並びにそれを備えた表示装置及びシステム | |
JP2012070224A (ja) | 半導体装置 | |
US10027331B2 (en) | Oscillator, electronic apparatus, and moving object | |
JP7224438B2 (ja) | 温度センサ装置、光センサ装置、これらの装置を含むモバイルコンピューティングデバイス、及び、これらの装置の使用法 | |
US20150084711A1 (en) | Oscillation circuit, electronic apparatus, moving object, and method for manufacturing oscillation circuit | |
US9537448B2 (en) | Oscillator, electronic apparatus, and moving object | |
JP2017010297A (ja) | クロック信号生成回路、半導体集積回路装置、及び、電子機器 | |
JP6094747B2 (ja) | 出力回路、半導体集積回路、振動デバイス、電子機器、および移動体 | |
US9473148B2 (en) | Method for compensating local oscillator frequency | |
US8659361B2 (en) | Function generator circuit | |
CN110198154B (zh) | 可变电阻电路、振荡电路以及半导体装置 | |
CN106292975B (zh) | 电源电压检测电路、半导体集成电路以及电子设备 | |
KR20150019000A (ko) | 기준 전류 생성 회로 및 이의 구동 방법 | |
JP2013214915A (ja) | 発振装置、半導体装置、及び発振装置の動作方法 | |
CN110601658B (zh) | 低电压vco的控制电压范围的自动补偿 | |
JP2019149665A (ja) | 発振回路、半導体装置、及び、マイクロコンピューター | |
JP6651834B2 (ja) | 電圧制御発振器、電子機器、及び、移動体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20180910 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20190920 |