CN110198154B - 可变电阻电路、振荡电路以及半导体装置 - Google Patents
可变电阻电路、振荡电路以及半导体装置 Download PDFInfo
- Publication number
- CN110198154B CN110198154B CN201910136673.2A CN201910136673A CN110198154B CN 110198154 B CN110198154 B CN 110198154B CN 201910136673 A CN201910136673 A CN 201910136673A CN 110198154 B CN110198154 B CN 110198154B
- Authority
- CN
- China
- Prior art keywords
- circuit
- resistor
- switching
- variable resistance
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 230000010355 oscillation Effects 0.000 claims abstract description 86
- 238000010586 diagram Methods 0.000 description 25
- 239000003990 capacitor Substances 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 10
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 9
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 9
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 9
- HODRFAVLXIFVTR-RKDXNWHRSA-N tevenel Chemical compound NS(=O)(=O)C1=CC=C([C@@H](O)[C@@H](CO)NC(=O)C(Cl)Cl)C=C1 HODRFAVLXIFVTR-RKDXNWHRSA-N 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000872 buffer Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C10/00—Adjustable resistors
- H01C10/50—Adjustable resistors structurally combined with switching arrangements
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/16—Resistor networks not otherwise provided for
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C10/00—Adjustable resistors
- H01C10/06—Adjustable resistors adjustable by short-circuiting different amounts of the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C10/00—Adjustable resistors
- H01C10/16—Adjustable resistors including plural resistive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/02—Automatic control of frequency or phase; Synchronisation using a frequency discriminator comprising a passive frequency-determining element
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Attenuators (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本发明提供可变电阻电路、振荡电路以及半导体装置。在调整可变电阻电路的电阻值时,即使对绕过梯形电阻电路中包含的电阻的开关电路在断开状态与导通状态之间进行切换,也能够减少开关电路的导通电阻对可变电阻电路的电阻值变化量带来的误差,从而能够高精度地调整可变电阻电路的电阻值。该可变电阻电路具有:梯形电阻电路,其包含多个电阻;第1开关电路,其与多个电阻中的1个电阻的一端串联连接;以及第2开关电路,其与具有该1个电阻和第1开关电路的串联电路并联连接,在第1开关电路和第2开关电路中的一方为导通状态时,第1开关电路和第2开关电路中的另一方为断开状态。
Description
技术领域
本发明涉及能够与控制信号对应地使电阻值发生变化的可变电阻电路。此外,本发明涉及使用这样的可变电阻电路的振荡电路、以及内置这样的可变电阻电路的半导体装置等。
背景技术
在微型计算机等半导体装置中内置有向CPU(中央运算装置)、周边电路供给时钟信号的振荡电路。例如,在CR振荡电路的情况下,通过调整构成振荡电路的电阻的电阻值,能够使振荡频率调准为目标频率。在这样的情况下,使用能够与控制信号对应地使电阻值发生变化的可变电阻电路。
在现有的可变电阻电路中,例如,构成梯形电阻电路的多个电阻分别与多个开关电路并联连接。通过将各个开关电路控制为断开状态或导通状态,能够对使供给到可变电阻电路的电流流过电阻还是流过开关电路进行切换,调整可变电阻电路的电阻值。
作为相关技术,在专利文献1中,公开了以低速且高精度的时钟为基准自动地微调振荡频率的时钟振荡电路。该时钟振荡电路具有:振荡部,其输出时钟,该时钟的振荡频率根据参数的值发生变化;频率计测电路,其以校正时钟为基准计测振荡部的振荡频率;以及微调控制电路,其通过二分检索(Binary search)而与计测出的振荡频率对应地微调参数。
专利文献1:日本特开2000-341119号公报(第0007-0008、0027-0028段、图1、图3)
当参照专利文献1的图1时,时钟振荡电路通过反复对电容器3的充放电,以与电阻2的电阻值与电容器3的电容值之积成反比例的频率进行振荡,向时钟端子输出时钟脉冲。此外,当参照图3时,开关阵列8的输入端与(N+1)个P沟道晶体管的栅极连接,各个P沟道晶体管的漏极和源极与在电阻2中具有R的2的乘方倍的电阻值的电阻的两端连接。这里,电阻2和开关阵列8构成可变电阻电路,开关阵列8的(N+1)个P沟道晶体管相当于分别与作为梯形电阻电路的电阻2中包含的多个电阻并列连接的多个开关电路。
在调整这样的可变电阻电路的电阻值时,为了绕过梯形电阻电路中包含的电阻而被控制为导通状态的开关电路的数量发生变化,因此,插入到可变电阻电路的电流路径中的开关电路的导通电阻的合计值也会发生变动。由此,将由于梯形电阻电路中包含的电阻的选择/非选择引起的电阻值变化量与不期望的开关电路的导通电阻的增减相加,产生与期望的电阻值变化量的误差。其结果,例如,在要求高精度的CR振荡电路中,无法进行振荡频率的充分调准。
发明内容
因此,鉴于上述内容,本发明的第1目的在于,在调整可变电阻电路的电阻值时,即使对绕过梯形电阻电路中包含的电阻的开关电路在断开状态与导通状态之间进行切换,也能够减少开关电路的导通电阻对可变电阻电路的电阻值变化量带来的误差,从而高精度地调整可变电阻电路的电阻值。此外,本发明的第2目的在于提供一种使用这样的可变电阻电路的振荡电路。并且,本发明的第3目的在于提供一种内置这样的可变电阻电路的半导体装置等。
为了解决以上课题中的至少一部分,本发明的第1观点的可变电阻电路具有:梯形电阻电路,其包含多个电阻;第1开关电路,其与多个电阻中的1个电阻的一端串联连接;以及第2开关电路,其与具有该1个电阻和第1开关电路的串联电路并联连接,在第1开关电路和第2开关电路中的一方为导通状态时,第1开关电路和第2开关电路中的另一方为断开状态。
根据本发明的第1观点,在第2开关电路为断开状态时,第1开关电路成为导通状态而与电阻一起插入到可变电阻电路的电流路径中,另一方面,在第2开关电路成为导通状态而插入到可变电阻电路的电流路径中时,第1开关电路成为断开状态。因此,即使对绕过梯形电阻电路中包含的电阻的第2开关电路在断开状态与导通状态之间进行切换,也能够减少第2开关电路的导通电阻对可变电阻电路的电阻值变化量带来的误差,从而能够高精度地调整可变电阻电路的电阻值。
这里,也可以是,可变电阻电路具有多个第1开关电路和多个第2开关电路,多个第1开关电路的总数与多个第2开关电路的总数相等。由此,可以构成为,即使对可变电阻电路的电流路径进行切换,也使插入到电流路径中的开关电路的数量或导通电阻的合计值接近恒定,梯形电阻电路中的电阻的选择/非选择主要决定可变电阻电路的电阻值变化量。
或者,也可以是,可变电阻电路还具有第3开关电路,该第3开关电路与多个电阻中的、一端未与第1开关电路连接的电阻并联连接。通过在可变电阻电路的一部分的单元中设置第3开关电路以替代第1开关电路和第2开关电路,能够削减可变电阻电路中的开关电路的总数,从而减少电路面积。
在该情况下,也可以是,第1开关电路、第2开关电路和第3开关电路各自包含相同数量的开关元件。并且,优选的是,第1开关电路、第2开关电路和第3开关电路具有相等的导通电阻。
由此,在设有第1开关电路和第2开关电路的单元中,无论第1开关电路成为导通状态还是第2开关电路成为导通状态,都能够使得插入到可变电阻电路的电流路径中的开关电路的导通电阻不会发生大变化。此外,如果设置有第3开关电路的单元中的电阻的电阻值大于其它单元中的电阻的电阻值,则能够将第3开关电路的导通电阻对可变电阻电路的电阻值变化率带来的误差抑制到一定范围内。
本发明的第2观点的振荡电路具有:充放电型振荡部,其以与控制电流的大小相应的振荡频率进行振荡动作;控制电流生成部,其包含上述任意一个可变电阻电路,使用由控制信号设定的可变电阻电路的电阻值,根据温度传感器的输出电压生成控制电流。
根据本发明的第2观点,由于在利用控制信号设定可变电阻电路的电阻值之后,使用该电阻值根据温度传感器的输出电压生成控制电流,由此控制振荡电路的振荡频率,因此,能够提供一种在不对用于振荡动作的电阻元件或电容元件进行切换的情况下伴随温度变化而对振荡频率连续地进行温度补偿而减少了噪声或抖动等的振荡电路。
本发明的第3观点的半导体装置具有上述任意一个可变电阻电路。根据本发明的第3观点,能够提供一种即使对绕过梯形电阻电路中包含的电阻的第2开关电路在断开状态与导通状态之间进行切换,也能够减少第2开关电路的导通电阻对可变电阻电路的电阻值变化量带来的误差,从而能够高精度地调整可变电阻电路的电阻值的半导体装置。
附图说明
图1是示出本发明的一个实施方式的半导体装置的结构例的框图。
图2是示出图1所示的振荡电路的结构例的电路图。
图3是示出图2所示的充放电型振荡部的结构例的电路图。
图4是示出图2所示的控制电流生成部的结构例的电路图。
图5是示出由基准电压生成电路生成的基准电压的温度特性的图。
图6是示出温度特性斜率校正电路的输出电压的温度特性的图。
图7是示出由电压电流转换电路生成的控制电流的温度特性的图。
图8是示出未对振荡电路的温度特性进行补偿的状态下的频率误差的图。
图9是示出对振荡电路的温度特性进行补偿的状态下的频率误差的图。
图10是示出比较例的可变电阻电路的结构的电路图。
图11是示出本发明的一个实施方式的可变电阻电路的结构例的电路图。
图12是示出图11所示的第1和第2开关电路的具体例的电路图。
图13是比较示出比较例和实施方式的可变电阻电路的电阻值的图。
图14是比较示出比较例和实施方式的可变电阻电路的电阻值的增加量的图。
图15是示出本发明的一个实施方式的可变电阻电路的变形例的结构的电路图。
标号说明
10:振荡电路;20:CPU;30:非易失性存储器;40:RAM;50:周边电路;60:充放电型振荡部;61~66:反相器;67:RS触发器;70:控制电流生成部;71:基准电压生成电路;72:温度特性斜率校正电路;72a:恒定电压生成电路;73:电压电流转换电路;80;80a:可变电阻电路;AMP1~AMP3:差动放大电路;81~84:反相器;SW11~SW14:第1开关电路;SW21~SW24:第2开关电路;SW33~SW34:第3开关电路;QP1~QP21:P沟道MOS晶体管;QN1~QN21:N沟道MOS晶体管;QB1:PNP双极型晶体管;C1、C2:电容器;R0:基本电阻;R1~R73:电阻。
具体实施方式
以下,参照附图详细说明本发明的实施方式。另外,对相同的结构要素标注相同的参考标号,并省略重复的说明。
<半导体装置>
图1是示出本发明的一个实施方式的半导体装置的结构例的框图。该半导体装置内置有本发明的一个实施方式的可变电阻电路。在图1中,作为半导体装置的一例,示出了包含振荡电路10、CPU 20、非易失性存储器30、RAM(随机访问存储器)40和周边电路50的微型计算机。
振荡电路10通过进行振荡动作,生成具有规定频率的时钟信号CLK,将时钟信号CLK供给到CPU 20和周边电路50。CPU 20与从振荡电路10供给的时钟信号CLK同步地进行动作,按照程序进行各种信号处理、控制处理。非易失性存储器30存储有用于供CPU 20进行各种信号处理、控制处理的程序、数据等。
此外,非易失性存储器30存储包含用于调整振荡电路10的振荡频率的第1控制信号和第2控制信号的控制数据,供给到振荡电路10。另外,为了存储控制数据,可以与非易失性存储器30单独地设置有多个熔丝(fuse)。RAM 40被用作CPU 20的工作区域,暂时存储从非易失性存储器30读出的程序和数据、或CPU 20按照各种程序执行的运算结果等。
<振荡电路>
图2是示出图1所示的振荡电路的结构例的电路图。如图2所示,本发明的一个实施方式的振荡电路10包含充放电型振荡部60和控制电流生成部70,从调节器等供给高电位侧的电源电位VDD和低电位侧的电源电位VSS而进行动作。在本实施方式中,电源电位VSS是接地电位(0V)。
充放电型振荡部60通过以与控制电流Icnt的大小相应的振荡频率进行振荡动作,生成振荡信号Fout。振荡信号Fout被用作图1所示的时钟信号CLK。控制电流生成部70包含本发明的一个实施方式的可变电阻电路,使用由控制信号设定的可变电阻电路的电阻值,根据温度传感器的输出电压生成控制电流Icnt。
<充放电型振荡部>
图3是示出图2所示的充放电型振荡部的结构例的电路图。如图3所示,充放电型振荡部60包含P沟道MOS(metal oxide semiconductor:金属氧化物半导体)晶体管QP1及QP2、N沟道MOS晶体管QN1及QN2、电容器C1及C2、反相器61~66、RS触发器(RS锁存器)67。反相器65将从RS触发器67的输出端子Q输出的输出信号反转而生成振荡信号Fout,反相器66将振荡信号Fout进一步反转而生成反转振荡信号Fx。
供给到充放电型振荡部60的控制电流Icnt利用电流镜电路等供给到晶体管QP1的源极和晶体管QP2的源极。晶体管QP1具有被施加振荡信号Fout的栅极。晶体管QN1具有与晶体管QP1的漏极连接的漏极、与电源电位VSS的布线连接的源极、以及被施加振荡信号Fout的栅极。
电容器C1具有与晶体管QP1的漏极和晶体管QN1的漏极连接的一端、以及与电源电位VSS的布线连接的另一端。在电容器C1的一端处产生的信号被反相器61和62缓冲,作为复位信号供给到RS触发器67的复位端子R。
晶体管QP2具有被施加反转振荡信号Fx的栅极。晶体管QN2具有与晶体管QP2的漏极连接的漏极、与电源电位VSS的布线连接的源极、以及被施加反转振荡信号Fx的栅极。
电容器C2具有与晶体管QP2的漏极和晶体管QN2的漏极连接的一端、以及与电源电位VSS的布线连接的另一端。在电容器C2的一端处产生的信号被反相器63和64缓冲,作为置位信号供给到RS触发器67的置位端子S。
在复位信号为低电平时,RS触发器67与置位信号的上升同步地被置位,将输出信号激活为高电平,在置位信号为低电平时,RS触发器67与复位信号的上升同步地被复位,将输出信号去激活为低电平。
在对RS触发器67进行了复位时,振荡信号Fout成为高电平,反转振荡信号Fx成为低电平。因此,晶体管QP1成为截止状态,晶体管QN1成为导通状态,因此,充入到电容器C1中的电荷被释放,复位信号成为低电平。
另一方面,晶体管QP2成为导通状态,晶体管QN2成为截止状态,因此,控制电流Icnt流过电容器C2而充入到电容器C2,置位信号成为高电平。由此,RS触发器67被置位,将输出信号激活为高电平。
在对RS触发器67进行了置位时,振荡信号Fout成为低电平,反转振荡信号Fx成为高电平。因此,晶体管QP2成为截止状态,晶体管QN2成为导通状态,因此,充入到电容器C2中的电荷被释放,置位信号成为低电平。
另一方面,晶体管QP1成为导通状态,晶体管QN1成为截止状态,因此,控制电流Icnt流过电容器C1而充入到电容器C1,复位信号成为高电平。由此,RS触发器67被复位,将输出信号去激活为低电平。
这样,通过使RS触发器67反复置位和复位,充放电型振荡部60进行高精度的振荡动作。RS触发器67反复置位和复位的速度与控制电流Icnt的大小大致成比例,因此,能够利用控制电流Icnt的大小控制充放电型振荡部60的振荡频率。
<控制电流生成部>
图4是示出图2所示的控制电流生成部的结构例的电路图。如图4所示,控制电流生成部70包含基准电压生成电路71、温度特性斜率校正电路72和电压电流转换电路73。
<基准电压生成电路>
基准电压生成电路71例如包含PNP双极型晶体管QB1和差动放大电路AMP1,生成具有第1温度特性的基准电压V1。晶体管QB1具有供给恒定电流Iref的发射极、以及与电源电位VSS的布线连接的集电极和基极。晶体管QB1的基极与集电极连接,因此,晶体管QB1是与二极管等效的。
差动放大电路AMP1具有与晶体管QB1的发射极连接的同相输入端子、以及与输出端子连接的反相输入端子,该差动放大电路AMP1作为对施加到同相输入端子的电压进行缓冲而从输出端子输出的电压跟随器进行动作。因此,基准电压生成电路71根据晶体管QB1的发射极与基极及集电极之间的电压生成基准电压V1。由此,能够由双极型晶体管构成温度传感器,根据温度传感器的输出电压生成具有第1温度特性的基准电压V1。
图5是示意性示出由图4所示的基准电压生成电路生成的基准电压的温度特性的图。在图5中,横轴表示温度T,纵轴表示由基准电压生成电路71生成的基准电压V1。在图5所示的例子中,基准电压V1伴随温度T的上升而下降。
在恒定电流Iref具有极其低的温度依赖性的情况下,主要利用晶体管QB1的温度特性确定基准电压V1的温度特性,但由于最终从控制电流生成部70输出的控制电流Icnt的温度特性是可调整的,因此,恒定电流Iref的温度依赖性在规定的范围内被允许。
<温度特性斜率校正电路>
温度特性斜率校正电路72例如包含恒定电压生成电路72a、差动放大电路AMP2、电阻R71及R72,根据图1所示的控制数据中包含的第1控制信号校正基准电压V1的温度特性的斜率,生成具有第2温度特性的输出电压V2。
恒定电压生成电路72a例如由带隙参考电路等构成,生成恒定电压Vref。恒定电压Vref优选具有极其低的温度依赖性,但由于最终从控制电流生成部70输出的控制电流Icnt的温度特性是可调整的,因此,恒定电压Vref的温度依赖性被允许在规定的范围内。
差动放大电路AMP2具有被施加恒定电压Vref的同相输入端子、以及经由电阻R71与基准电压生成电路71的输出端子连接并且经由电阻R72与差动放大电路AMP2的输出端子连接的反相输入端子,通过以恒定电压Vref为基准对基准电压V1进行放大,从输出端子输出输出电压V2。
这里,电阻R71和R72中的至少一个(在图4中,电阻R72)是用于调整差动放大电路AMP2的放大率(闭环增益)的可变电阻电路,具有根据第1控制信号而设定的电阻值。温度特性斜率校正电路72能够根据电阻R72(或者,R71)的电阻值,将基准电压V1的温度特性的斜率校正为期望的斜率。
认为差动放大电路AMP2的闭环增益充分大,差动放大电路AMP2的输出电压V2如下式(1)那样求出。
V2-Vref=-(R72/R71)(V1-Vref)
∴V2=Vref-(R72/R71)(V1-Vref)…(1)
图6是示意性示出图4所示的温度特性斜率校正电路的输出电压的温度特性的图。在图6中,横轴表示温度T,纵轴表示温度特性斜率校正电路72的输出电压V2。在图6所示的例子中,输出电压V2伴随温度T的上升而上升。
根据式(1),通过将控制电流生成部70构成为在规定温度(例如,25℃)下基准电压V1与恒定电压Vref相等,能够在不使规定温度下的差动放大电路AMP2的输出电压V2发生变化的情况下,使差动放大电路AMP2的输出电压V2的温度特性的斜率发生变化。
<电压电流转换电路>
电压电流转换电路73例如包含差动放大电路AMP3、N沟道MOS晶体管QN3、P沟道MOS晶体管QP3及QP4、电阻R73,电压电流转换电路73将温度特性斜率校正电路72的输出电压V2转换为控制电流Icnt,并且,根据图1所示的控制数据中包含的第2控制信号调整控制电流Icnt的大小。
差动放大电路AMP3具有被施加温度特性斜率校正电路72的输出电压V2的同相输入端子、以及被施加反馈电压FB的反相输入端子,该差动放大电路AMP3从输出端子输出输出电压V3。晶体管QN3具有被施加差动放大电路AMP3的输出电压V3的栅极、以及经由电阻R73与电源电位VSS的布线连接的源极。
晶体管QP3及QP4构成电流镜电路。晶体管QP3具有与电源电位VDD的布线连接的源极、以及与晶体管QN3的漏极连接的漏极和栅极。晶体管QP4具有与电源电位VDD的布线连接的源极、以及与晶体管QP3的漏极和栅极连接的栅极。通过使与流过晶体管QP3的电流成比例的电流流过晶体管QP4,从晶体管QP4的漏极输出控制电流Icnt。
这里,晶体管QN3根据温度特性斜率校正电路72的输出电压V2向晶体管QP3供给电流。当晶体管QN3中流过电流时,在电阻R73的一端处产生反馈电压FB。反馈电压FB施加到差动放大电路AMP3的反相输入端子,因此,施加到同相输入端子的温度特性斜率校正电路72的输出电压V2与反馈电压FB相等。
因此,控制电流Icnt使用流过晶体管QN3的电流I3,用下式(2)表示。
Icnt=αI3=αV2/R73…(2)
这里,α是利用构成电流镜电路的晶体管QP3及QP4的尺寸之比确定的比例常数。
电阻R73是用于调整晶体管QN3的电压电流转换率的可变电阻电路,该电阻R73具有根据第2控制信号而设定的电阻值。电压电流转换电路73根据电阻R73的电阻值调整从晶体管QP4输出的控制电流Icnt的大小。由此,能够将规定温度下的振荡频率设定为期望的频率。
图7是示意性示出由图4所示的电压电流转换电路生成的控制电流的温度特性的图。在图7中,横轴表示温度T,纵轴表示由电压电流转换电路73生成的控制电流Icnt。在图7所示的例子中,控制电流Icnt伴随温度T的上升而上升。
<振荡频率的调整>
当参照图4~图7时,为了调整振荡电路的振荡频率,首先,以使规定温度(例如,25℃)下的振荡频率与目标值一致的方式,调整电压电流转换电路73中的电阻R73的电阻值,从而调整控制电流Icnt的大小(图7)。接着,以使在高温(例如,85℃)或低温(例如,-40℃)下频率误差变小的方式,调整温度特性斜率校正电路72中的电阻R72(或者,R71)的电阻值,从而调整输出电压V2的温度特性(图6)。
在决定这些电阻值之后,用于设定这些电阻值的第1和第2控制信号作为控制数据存储到图1所示的非易失性存储器30(或者,熔丝)中,在振荡电路的起动时被自动读出并使用。这样,通过将与各个振荡电路对应的控制数据保存到存储部中,能够提高各个振荡电路的特性。
图8是示出未对振荡电路的温度特性进行补偿的状态下的频率误差的例子,图9是示出对振荡电路的温度特性进行补偿的状态下的频率误差的例子的图。在图8和图9中,横轴表示振荡电路周边的环境温度Ta[℃],纵轴表示频率误差[%]的测量值。
在未对振荡电路的温度特性进行补偿的状态下,无论温度如何,供给到图2所示的充放电型振荡部60的控制电流Icnt都设为恒定。在该情况下,如图8所示,充放电型振荡部60具有振荡频率伴随环境温度Ta的上升而下降的温度依赖性。另一方面,在由图2所示的控制电流生成部70对控制电流Icnt赋予适当的温度特性的情况下,如图9所示,利用控制电流Icnt的温度特性抑制充放电型振荡部60的振荡频率的温度依赖性。
此外,还有时在未对振荡电路的温度特性进行补偿的状态下,图2所示的充放电型振荡部60具有振荡频率伴随环境温度Ta的上升而上升的温度依赖性。在这样的情况下,也可以是,在图4所示的基准电压生成电路71中具有NPN双极型晶体管以替代PNP双极型晶体管。NPN双极型晶体管与电源电位VDD侧连接。
并且,也可以是,将PNP双极型晶体管和NPN双极型晶体管双方搭载于基准电压生成电路71,并对它们进行切换使用。或者,还可以是,在图4所示的温度特性斜率校正电路72中追加反相放大电路,或者,差动放大电路AMP2进行同相放大动作。
在伴随温度变化对在振荡电路中用于振荡动作的电阻元件或电容元件进行切换的情况下,噪声或抖动等有可能增加,但根据本实施方式,在利用控制信号设定可变电阻电路的电阻值之后,使用该电阻值,根据温度传感器的输出电压生成控制电流。由此控制振荡电路的振荡频率,因此,能够提供一种在不对用于振荡动作的电阻元件或电容元件进行切换的情况下,伴随温度变化而对振荡频率连续地进行温度补偿从而减少了噪声或抖动等的振荡电路。
<可变电阻电路>
接着,与比较例进行对比并说明可用作图4所示的温度特性斜率校正电路72的电阻R71、电阻R72或电压电流转换电路73的电阻R73的可变电阻电路。
图10是示出比较例的可变电阻电路的结构的电路图,图11是示出本发明的一个实施方式的可变电阻电路的结构例的电路图。下面,作为一例,对利用4比特的控制信号SEL1~SEL4控制可变电阻电路的电阻值的情况进行说明。
可变电阻电路80(图11)具有梯形电阻电路,该梯形电阻电路在节点N1与节点N2之间包含与基本电阻R0串联连接的多个调整用电阻(以下,简称作“电阻”)R1~R4。例如,第i个电阻Ri具有2(i-1)×R的电阻值。在该情况下,电阻R1~R4的电阻值分别为R、2R、4R、8R。
如图10所示,比较例的可变电阻电路还具有:多个开关电路SW1~SW4,它们分别与电阻R1~R4并列连接;以及反相器81~84,它们将控制信号SEL1~SEL4反转并将反转控制信号供给到开关电路SW1~SW4。
在比较例的可变电阻电路中,在调整可变电阻电路的电阻值时,为了绕过梯形电阻电路中包含的电阻而被控制为导通状态的开关电路的数量发生变化,因此,插入到可变电阻电路的电流路径中的开关电路的导通电阻的合计值也会发生变动。由此,将由于梯形电阻电路中包含的电阻的选择/非选择引起的电阻值变化量与不期望的开关电路的导通电阻的增减相加,产生与期望的电阻值变化量的误差。
另一方面,如图11所示,本发明的一个实施方式的可变电阻电路80具有:第1开关电路(例如,第1开关电路SW11),其与构成梯形电阻电路的多个电阻中的1个电阻(例如,电阻R1)的一端串联连接;第2开关电路SW21,其与具有电阻R1和第1开关电路SW11的串联电路并联连接;以及反相器81,其将控制信号SEL1反转而将反转控制信号供给到第2开关电路SW21。
也可以是,电阻R1、第1开关电路SW11、第2开关电路SW21和反相器81构成1个单元,可变电阻电路80具有串联连接的多个单元。单元的数量能够与所需的电阻值调整范围对应地增减。
这里,在第1开关电路SW11和第2开关电路SW21中的一方为导通状态时,第1开关电路SW11和第2开关电路SW21中的另一方为断开状态。例如,在激活了选择电阻R1的控制信号SEL1时,第1开关电路SW11成为导通状态而第2开关电路SW21成为断开状态,因此,电阻R1插入到可变电阻电路80的电流路径中。
另一方面,在去激活了选择电阻R1的控制信号SEL1时,第1开关电路SW11成为断开状态而第2开关电路SW21成为导通状态,因此,第2开关电路SW21插入到可变电阻电路80的电流路径中,电阻R1被绕过。
这样,根据本实施方式,在第2开关电路SW21为断开状态时,第1开关电路SW11成为导通状态而与电阻R1一起插入到可变电阻电路80的电流路径中,另一方面,在第2开关电路SW21成为导通状态而插入到可变电阻电路80的电流路径中时,第1开关电路SW11成为断开状态。
因此,即使对绕过梯形电阻电路中包含的电阻R1的第2开关电路SW21在断开状态与导通状态之间进行切换,也能够减少第2开关电路SW21的导通电阻对可变电阻电路80的电阻值变化量带来的误差,从而高精度地调整可变电阻电路80的电阻值。此外,能够提供具有这样的可变电阻电路80的半导体装置。
图12是示出图11所示的第1和第2开关电路的具体例的电路图。在图12所示的例子中,第1开关电路SW11包含N沟道MOS晶体管QN11和P沟道MOS晶体管QP11作为开关元件,第2开关电路SW21包含N沟道MOS晶体管QN21和P沟道MOS晶体管QP21作为开关元件。
1个开关电路中包含的开关元件的数量是任意的,优选的是,在与同一电阻对应地设置的第1开关电路和第2开关电路中,开关元件的数量相同,导通电阻相等。由此,无论第1开关电路成为导通状态还是第2开关电路成为导通状态,都能够使插入到可变电阻电路80的电流路径中的开关电路的导通电阻相等。另外,导通电阻相等表示开关电路彼此具有充分均匀的导通电阻以解决本发明的课题。
选择电阻R1的控制信号SEL1供给到晶体管QN11的栅极和晶体管QP21的栅极。此外,反相器81将控制信号SEL1反转而将反转控制信号XSEL1供给到晶体管QN21的栅极和晶体管QP11的栅极。
由此,在将选择电阻R1的控制信号SEL1激活为了高电平时,晶体管QN11和QP11成为导通状态,晶体管QN21和QP21成为截止状态,电阻R1插入到可变电阻电路80的电流路径中。另一方面,在将选择电阻R1的控制信号SEL1去激活为了低电平时,晶体管QN11和QP11成为截止状态,晶体管QN21和QP21成为导通状态、电阻R1被绕过。
这里,通过调整构成各个开关电路的N沟道MOS晶体管和P沟道MOS晶体管的能力平衡并且增大尺寸,能够减少开关电路的导通电阻。此外,通过增大N沟道MOS晶体管和P沟道MOS晶体管的栅极与源极间电压,也能够减少开关电路的导通电阻。
当再次参照图11时,也可以是,按照梯形电阻电路中包含的多个电阻中的每个电阻,设置第1和第2开关电路。在该情况下,可变电阻电路80与电阻R1~R4对应地具有多个第1开关电路SW11~SW14、多个第2开关电路SW21~SW24和反相器81~84,多个第1开关电路SW11~SW14的总数与多个第2开关电路SW21~SW24的总数相等。由此,可以构成为,即使对可变电阻电路80的电流路径进行切换,也使插入到电流路径中的开关电路的数量或导通电阻的合计值接近恒定,梯形电阻电路中的电阻的选择/非选择主要决定可变电阻电路80的电阻值变化量。
图13是比较示出比较例的可变电阻电路与本发明的一个实施方式的可变电阻电路的电阻值的图,图14是比较示出比较例的可变电阻电路与本发明的一个实施方式的可变电阻电路的电阻值的增加量的图。在图13和图14中,横轴表示用4比特的控制信号SEL4~SEL1表示的控制值SEL。此外,在图13中,纵轴表示图10或图11所示的基本电阻R0与可变电阻电路的串联电路的电阻值[Ω],在图14中,纵轴表示图10或图11所示的可变电阻电路的电阻值的增加量[Ω]。
图13和图14示出模拟结果,作为模拟的条件,基本电阻R0的电阻值是1000Ω,电阻R1~R4的电阻值分别是150Ω、300Ω、600Ω、1200Ω,各个开关电路的导通电阻是100Ω。
如图13所示,当控制值SEL增加时,基本电阻R0与可变电阻电路的串联电路的电阻值也增加,但在比较例中,插入到可变电阻电路的电流路径中的开关电路的数量发生变动,因此,可变电阻电路的电阻值相对于控制值SEL的增加不呈线性地增加。如图14所示,控制值SEL增加“1”时的可变电阻电路的电阻值的增加量从50Ω至350Ω不等。
与此相对,在本发明的一个实施方式中,插入到可变电阻电路80的电流路径中的开关电路的数量维持为恒定,因此,如图13所示,可变电阻电路80的电阻值相对于控制值SEL的增加呈线性地增加。如图14所示,控制值SEL增加“1”时的可变电阻电路80的电阻值的增加量被均匀化为150Ω,仅依赖于在梯形电阻电路中选择出的电阻的电阻值。
另外,无论在将第2开关电路SW21~SW24控制为导通状态的情况还是控制为截止状态的情况下,都将4个开关电路的导通电阻的合计值400Ω插入到可变电阻电路80的电流路径中,因此,可以预先从基本电阻R0的电阻值1000Ω减去导通电阻的合计值400Ω,使基本电阻R0的电阻值为600Ω。在该情况下,在设计振荡电路时,无需考虑开关电路的导通电阻。
<可变电阻电路的变形例>
图15是示出本发明的一个实施方式的可变电阻电路的变形例的结构的电路图。在图15所示的可变电阻电路80a中,电阻R1~R4的电阻值分别是150Ω、300Ω、600Ω、1200Ω。当设开关电路的导通电阻为100Ω时,电阻R3或R4的电阻值充分大于该开关电路的导通电阻,因此,即使省略与电阻R3或R4串联连接的第1开关电路,对可变电阻电路80a的电阻值变化率产生的影响也较小。
因此,可变电阻电路80a包含:梯形电阻电路,其包含多个电阻R1~R4;第1开关电路(例如,第1开关电路SW11),其与这些电阻R1~R4中的1个电阻(例如,电阻R1)的一端串联连接;第2开关电路SW21,其与具有电阻R1和第1开关电路SW11的串联电路并联连接;以及第3开关电路(例如,第3开关电路SW33),其与这些电阻R1~R4中的、一端未与第1开关电路连接的电阻(例如,电阻R3)并联连接。这里,在第1开关电路SW11和第2开关电路SW21中的一方为导通状态时,第1开关电路SW11和第2开关电路SW21中的另一方为断开状态。
并且,可变电阻电路80a可以具有:第1开关电路SW12,其与电阻R2的一端串联连接;第2开关电路SW22,其与具有电阻R2和第1开关电路SW12的串联电路并联连接;以及第3开关电路SW34,其与电阻R4并联连接。这里,在第1开关电路SW12和第2开关电路SW22中的一方为导通状态时,第1开关电路SW12和第2开关电路SW22中的另一方为断开状态。
根据图15所示的变形例,通过在图11所示的可变电阻电路80的一部分的单元中设置第3开关电路以替代第1开关电路和第2开关电路,能够削减可变电阻电路80中的开关电路的总数,从而减少电路面积。
这里,也可以是,第1开关电路SW11及SW12、第2开关电路SW21及SW22和第3开关电路SW33及SW34分别包含相同数量的开关元件。并且,优选的是,第1开关电路SW11及SW12、第2开关电路SW21及SW22和第3开关电路SW33及SW34具有相等的导通电阻。
由此,例如能够使得在设置有第1开关电路SW11和第2开关电路SW21的单元中,无论第1开关电路SW11成为导通状态还是第2开关电路SW21成为导通状态,插入到可变电阻电路80的电流路径中的开关电路的导通电阻都不会发生大变化。
此外,如果设置有第3开关电路SW33或SW34的单元中的电阻R3或R4的电阻值大于其它单元中的电阻R1或R2的电阻值,则能够将第3开关电路SW33或SW34的导通电阻对可变电阻电路80的电阻值变化率带来的误差抑制到一定范围内。
本发明不限定于以上所说明的实施方式,对于本领域技术人员来说,能够在本发明的技术思想内进行许多变形。
Claims (6)
1.一种可变电阻电路,其中,
所述可变电阻电路具有第1电阻子电路和与所述第1电阻子电路串联连接的第2电阻子电路,
所述第1电阻子电路具有第1电阻、与所述第1电阻的一端串联连接的第1开关电路、以及与所述第1电阻和所述第1开关电路的串联电路并联连接的第2开关电路,
所述第2电阻子电路具有第2电阻、以及与所述第2电阻并联连接的第3开关电路,
在所述第1开关电路和所述第2开关电路中的一方为导通状态时,所述第1开关电路和所述第2开关电路中的另一方为断开状态,
所述第1电阻子电路和所述第2电阻子电路形成梯形电阻电路,在所述第2电阻子电路没有设置与所述第2电阻串联连接的开关电路。
2.根据权利要求1所述的可变电阻电路,其中,
该可变电阻电路还具有所述梯形电阻电路中的附加第1电阻子电路。
3.根据权利要求1所述的可变电阻电路,其中,
所述第1开关电路、所述第2开关电路和所述第3开关电路各自包含相同数量的开关元件。
4.根据权利要求1所述的可变电阻电路,其中,
所述第1开关电路、所述第2开关电路和所述第3开关电路具有相等的导通电阻。
5.一种振荡电路,其具有:
充放电型振荡部,其以与控制电流的大小相应的振荡频率进行振荡动作;以及
控制电流生成部,其包含权利要求1至4中的任意一项所述的可变电阻电路,使用由控制信号设定的所述可变电阻电路的电阻值,根据温度传感器的输出电压生成所述控制电流。
6.一种半导体装置,其具有权利要求1至4中的任意一项所述的可变电阻电路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018-031636 | 2018-02-26 | ||
JP2018031636A JP2019149395A (ja) | 2018-02-26 | 2018-02-26 | 可変抵抗回路、発振回路、及び、半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110198154A CN110198154A (zh) | 2019-09-03 |
CN110198154B true CN110198154B (zh) | 2023-06-06 |
Family
ID=67684724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910136673.2A Active CN110198154B (zh) | 2018-02-26 | 2019-02-25 | 可变电阻电路、振荡电路以及半导体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10714243B2 (zh) |
JP (1) | JP2019149395A (zh) |
CN (1) | CN110198154B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114510101A (zh) * | 2020-11-16 | 2022-05-17 | 瑞昱半导体股份有限公司 | 振荡信号产生电路 |
WO2023239850A1 (en) * | 2022-06-08 | 2023-12-14 | Texas Instruments Incorporated | Inductance detection for power converters |
CN115437447B (zh) * | 2022-10-26 | 2023-08-01 | 电子科技大学 | 一种带低温漏电补偿的mos管温度传感器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110135347A (ko) * | 2010-06-10 | 2011-12-16 | 세이코 인스트루 가부시키가이샤 | 가변 저항 회로를 구비한 반도체 집적 회로 |
JP2015177512A (ja) * | 2014-03-18 | 2015-10-05 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
CN107017838A (zh) * | 2015-11-12 | 2017-08-04 | 精工爱普生株式会社 | 电路装置、振荡器、电子设备和移动体 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000341119A (ja) | 1999-05-31 | 2000-12-08 | Nec Corp | クロック発振回路 |
JP2007036151A (ja) | 2005-07-29 | 2007-02-08 | Seiko Instruments Inc | 抵抗分圧回路を備えた半導体装置 |
JP2009217809A (ja) * | 2008-02-12 | 2009-09-24 | Seiko Epson Corp | 基準電圧生成回路、集積回路装置および信号処理装置 |
KR101174634B1 (ko) * | 2010-07-26 | 2012-08-20 | 삼성전자주식회사 | 등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터 |
JP2012085163A (ja) | 2010-10-13 | 2012-04-26 | Lapis Semiconductor Co Ltd | 可変抵抗回路および発振回路 |
JP2012151186A (ja) | 2011-01-17 | 2012-08-09 | Seiko Instruments Inc | 抵抗分割回路及び電圧検出回路 |
JP5635935B2 (ja) * | 2011-03-31 | 2014-12-03 | ルネサスエレクトロニクス株式会社 | 定電流生成回路、これを含むマイクロプロセッサ及び半導体装置 |
US9503058B1 (en) * | 2015-02-24 | 2016-11-22 | Xilinx, Inc. | Relaxation oscillator |
US9577628B2 (en) * | 2015-04-08 | 2017-02-21 | Lockheed Martin Corporation | Gate pulsing gate ladder |
JP2019118006A (ja) | 2017-12-27 | 2019-07-18 | セイコーエプソン株式会社 | 発振回路、マイクロコンピューター、及び、電子機器 |
-
2018
- 2018-02-26 JP JP2018031636A patent/JP2019149395A/ja active Pending
-
2019
- 2019-02-25 CN CN201910136673.2A patent/CN110198154B/zh active Active
- 2019-02-25 US US16/284,678 patent/US10714243B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110135347A (ko) * | 2010-06-10 | 2011-12-16 | 세이코 인스트루 가부시키가이샤 | 가변 저항 회로를 구비한 반도체 집적 회로 |
JP2015177512A (ja) * | 2014-03-18 | 2015-10-05 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
CN107017838A (zh) * | 2015-11-12 | 2017-08-04 | 精工爱普生株式会社 | 电路装置、振荡器、电子设备和移动体 |
Non-Patent Citations (1)
Title |
---|
李 ; 贵鹏 ; 刘颖力 ; .可修调高稳定性RC振荡器设计.实验科学与技术.2011,(第04期),全文. * |
Also Published As
Publication number | Publication date |
---|---|
CN110198154A (zh) | 2019-09-03 |
US20190267972A1 (en) | 2019-08-29 |
US10714243B2 (en) | 2020-07-14 |
JP2019149395A (ja) | 2019-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7385453B2 (en) | Precision oscillator having improved temperature coefficient control | |
US6326859B1 (en) | Oscillator circuit having trimmable capacitor array receiving a reference current | |
CN110198154B (zh) | 可变电阻电路、振荡电路以及半导体装置 | |
US8692584B2 (en) | Semiconductor integrated circuit device | |
US10027312B2 (en) | Low temperature coefficient clock signal generator | |
US9172562B2 (en) | Calibration circuit, integrated circuit having calibration circuit, and calibration method | |
US20130033307A1 (en) | High Accuracy RC Calibradion Circuit | |
US9306543B2 (en) | Temperature-compensated high accuracy clock | |
CN110011642B (zh) | 振荡电路、微型计算机及电子设备 | |
US6577114B1 (en) | Calibration circuit | |
US7649425B2 (en) | Programmable precision oscillator | |
US7461285B2 (en) | Programmable resistor array having current leakage control | |
CN110068401B (zh) | 温度感测设备和温度-电压转换器 | |
JP4558649B2 (ja) | 遅延回路、及び試験装置 | |
EP3893079A1 (en) | In-chip reference current generation circuit | |
KR20150019000A (ko) | 기준 전류 생성 회로 및 이의 구동 방법 | |
US6603366B2 (en) | Trimmable oscillator | |
US7205799B2 (en) | Input buffer having a stabilized operating point and an associated method | |
CN113131868B (zh) | 数字调节振荡器 | |
JP2004048690A (ja) | リング発振器 | |
JP6715790B2 (ja) | 基準電流源回路 | |
CN113454562A (zh) | 用于二进制加权分压器的补偿 | |
JP2019149665A (ja) | 発振回路、半導体装置、及び、マイクロコンピューター | |
US11848645B2 (en) | Enabling an external resistor for an oscillator | |
US8643439B2 (en) | Oscillation circuit of semiconductor apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |