JP3559739B2 - 入力選択出力回路および温度特性補償回路 - Google Patents
入力選択出力回路および温度特性補償回路 Download PDFInfo
- Publication number
- JP3559739B2 JP3559739B2 JP32354199A JP32354199A JP3559739B2 JP 3559739 B2 JP3559739 B2 JP 3559739B2 JP 32354199 A JP32354199 A JP 32354199A JP 32354199 A JP32354199 A JP 32354199A JP 3559739 B2 JP3559739 B2 JP 3559739B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- signal
- input selection
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Description
【発明の属する技術分野】
本発明は、入力選択出力回路および温度特性補償回路に関し、詳しくは、複数入力のうちの一つの入力を選択し該選択した入力の電位を出力する入力選択出力回路および温度に対して非線形な特性を有する非線形信号の補償を行なう温度特性補償回路に関する。
【0002】
【従来の技術】
従来、この種の温度特性補償回路としては、温度変化する信号に対してバイアス出力を加算して温度補償を行なうものが提案されている(例えば、特開平9−243376号公報など)。この回路では、温度に対して線形な特性を有する信号を生成して補償している。
【0003】
また、従来、入力選択出力回路としては、オペアンプとダイオードとを多数組み合わせて複数入力のうち高電位の入力を選択するものが提案されている。この回路では、複数入力を複数のオペアンプを用いて入力している。
【0004】
【発明が解決しようとする課題】
しかしながら、前述の温度特性補償回路では、温度に対して線形な特性を持つ信号に対しては温度補償ができるものの、温度に対して非線形な特性を持つ信号に対しては十分な温度補償ができないという問題があった。
【0005】
また、前述の入力選択出力回路では、オペアンプが入力数だけ必要となるから、素子数が多くなりコスト高になるという問題があった。また、オペアンプのスルーレートとダイオードのVF分による遅れにより、高周波では波形が歪む場合もあり、高周波に対しては不向きであった。
【0006】
本発明の入力選択出力回路は、複数入力から最も電位の高いまたは低い入力を選択し、その電位を出力することを目的の一つとする。また、本発明の入力選択出力回路は、高周波でも波形を歪ませないことを目的の一つとする。さらに、本発明の入力選択出力回路は、複数入力から最も電位の高いまたは低い入力を選択しその電位を出力する回路を簡易な構成で実現し低コスト化を図ることを目的の一つとする。
【0007】
本発明の温度特性補償回路は、温度に対して非線形な特性を持つ信号を精度よく補償することを目的とする。
【0008】
【課題を解決するための手段およびその作用・効果】
本発明の入力選択出力回路および温度特性補償回路は、上述の目的の少なくとも一部を達成するために以下の手段を採った。
【0009】
本発明の入力選択出力回路は、
複数入力のうちの一つの入力を選択し、該選択した入力の電位を出力する入力選択出力回路であって、
スイッチング制御端子が前記複数入力のそれぞれに接続されると共に定電圧源に対して並列接続された複数の半導体スイッチング素子から構成され、前記複数入力のうち最も電位の高いまたは低い入力に接続された半導体スイッチング素子以外の半導体スイッチング素子をオフとして入力を選択する入力選択回路と、
前記複数の半導体スイッチング素子と別の第1の半導体スイッチング素子を有し、該第1の半導体スイッチング素子のスイッチング制御端子を出力端子として前記定電圧源に対して前記複数の半導体スイッチング素子のスイッチング制御端子と等電位となるよう接続された出力回路とを備え、前記入力選択回路は、ゲートをスイッチング制御端子としてソースホロワ接続された複数の電界効果トランジスタにより構成されてなることを要旨とする。
【0010】
この本発明の入力選択出力回路では、スイッチング制御端子が複数入力のそれぞれに接続されると共に定電圧源に対して並列接続された複数の半導体スイッチング素子から構成された入力選択回路が、複数入力のうち最も電位の高いまたは低い入力に接続された半導体スイッチング素子以外の半導体スイッチング素子をオフとして入力を選択する。複数の半導体スイッチング素子と別の第1の半導体スイッチング素子を有する出力回路は、第1の半導体スイッチング素子のスイッチング制御端子を出力端子として定電圧源に対して複数の半導体スイッチング素子と等電位となるよう接続されているため、入力選択回路により選択された入力と同じ電位を出力する。したがって、本発明の入力選択出力回路では、複数入力のうち最も電位の高いまたは低い入力を選択し、その電位を出力することができる。
【0012】
さらに、本発明の入力選択出力回路においては、前記入力選択回路は、ゲートをスイッチング制御端子としてソースホロワ接続された複数の電界効果トランジスタにより構成されてなるものとしている。入力がソースホロワになっているから、応答速度を速くすることができる。したがって、高周波を入力しても波形が歪むことがない。この態様の本発明の入力選択出力回路において、前記入力選択回路は、前記複数の電界効果トランジスタとしてnチャンネル電界効果トランジスタを用い前記複数入力のうち最も電位の高い入力を選択する回路であるものとしたり、前記複数の電界効果トランジスタとしてpチャンネル電界効果トランジスタを用い前記複数入力のうち最も電位の低い入力を選択する回路であるものとすることもできる。こうすれば、前者は高電位選択出力回路として機能し、後者は低電位選択出力回路として機能する。
【0013】
本発明の温度特性補償回路は、
温度に対して非線形な特性を有する非線形信号の補償を行なう温度特性補償回路であって、
温度に対して線形な特性を有する線形信号を生成する線形信号生成回路と、
該生成された線形信号を反転して反転信号を生成する反転信号生成回路と、
前記線形信号と前記反転信号とを入力していずれか電位の高い方または低い方を選択し、該選択した信号の電位を出力する入力選択出力回路と、
該入力選択出力回路から出力された信号と前記非線形信号とを加算または減算する加減算回路と
を備えることを要旨とする。
【0014】
この本発明の温度特性補償回路では、入力選択出力回路が、線形信号生成回路により生成された温度に対して線形な特性を有する線形信号と反転信号生成回路により生成された線形信号を反転した反転信号とを入力し、いずれか電位の高い方または低い方を選択し、選択した信号の電位を出力する。したがって、入力選択出力回路が電位の高い方を選択するものであれば下に凸の折れ線の信号を出力し、入力選択出力回路が電位の高い方を選択するものであれば上に凸の折れ線の信号を出力するものとなる。加減算回路は、入力選択出力回路から出力された信号、即ち折れ線信号と非線形信号とを加算または減算するから、非線形信号が上に凸の信号のときには上に凸の折れ線信号を減算または下に凸の信号を加算することにより、非線形信号が下に凸の信号のときには下に凸の折れ線信号を減算または上に凸の信号を加算することにより、非線形信号をフラットに近い信号にすることができる。即ち、温度に対して非線形な特性をもつ信号を補償することができる。
【0015】
こうした本発明の温度特性補償回路において、前記入力選択出力回路は、各態様のいずれかの本発明の入力選択出力回路であるものとすることもできる。
【0016】
また、本発明の温度特性補償回路において、前記線形信号生成回路と前記反転信号生成回路と前記入力選択出力回路とからなる合成回路を複数備え、前記加減算回路は、前記複数の合成回路から出力された複数の信号と前記非線形信号とを加算または減算する回路であるものとすることもできる。線形信号生成回路と反転信号生成回路と入力選択出力回路とからなる合成回路を複数備えることにより複数の折れ点をもつ信号を生成することができる。したがって、非線形信号の形状に合うように複数の折れ点を調節することにより、非線形信号をよりフラットな信号に補償することができる。
【0017】
あるいは、本発明の温度特性補償回路において、前記線形信号生成回路は、温度特性の異なる2つの素子の分圧により生成する回路であるものとすることもできる。温度特性の異なる2つの素子には、温度特性の異なる2つの抵抗を用いるものや抵抗とダイオードとを用いるものなども含まれる。
【0018】
加えて、本発明の温度特性補償回路において、前記線形信号生成回路は、前記線形信号をボルテージホロワ出力する回路を備えるものとすることもできる。こうすれば、線形信号生成回路以外の回路に用いられている素子によって線形信号が温度特性を呈するのを防止することができる。
【0019】
この他、本発明の温度特性補償回路において、前記線形信号生成回路により生成された線形信号のゼロ点を調整するゼロ点調整回路を備え、前記反転信号生成回路は前記ゼロ点調整回路によりゼロ点が調整された線形信号を反転する回路であり、前記入力選択出力回路は前記線形信号として前記ゼロ点調整回路によりゼロ点が調整された線形信号を入力する回路であるものとすることもできる。こうすれば、入力選択出力回路から出力される折れ線信号の折れ点を調整することができる。この結果、非線形信号をよりフラットな信号に補償することができる。
【0020】
また、本発明の温度特性補償回路において、前記入力選択出力回路から出力された信号を所定範囲の増幅率から増幅率を選択して増幅する増幅回路を備え、前記加減算回路は、前記増幅回路から出力された信号と前記非線形信号とを加算または減算する回路であるものとすることもできる。こうすれば、入力選択出力回路から出力された折れ線信号を非線形信号の形状に合わせた折れ具合にすることができる。この結果、非線形信号をよりフラットな信号に補償することができる。
【0021】
【発明の他の態様】
本発明は、上述の態様の他、以下の態様をとることも可能である。
【0022】
第1の態様は、アナログスイッチであって、
各態様のいずれかの本発明の入力選択出力回路と、
該入力選択出力回路における前記複数入力にそれぞれ接続された複数のプルダウンスイッチと
を備えることを要旨とする。
【0023】
このアナログスイッチでは、複数のプルダウンスイッチを排他的にオンとすることにより、複数入力から一つを選択し、選択された入力の電位をボルテージホロワ出力することができる。
【0024】
第2の態様は、整流回路であって、
入力の電位を反転する反転回路と、
前記入力と前記反転回路からの出力とを2つの入力とし、該2つの入力の一方を選択して出力する前記各態様のいずれかの本発明の入力選択出力回路と
を備えることを要旨とする。
【0025】
この整流回路では、入力選択出力回路が2つの入力のうち電位の高い方を選択して出力するものであれば常に基準電位より高い電位が出力され、入力選択出力回路が2つの入力のうち電位の低い方を選択して出力するものであれば常に基準電位より低い電位が出力される。入力選択出力回路に入力される2つの入力は、1つの入力の正負を入れ替えたものだから、入力選択出力回路からの出力は基準電位より高い電位としてまたは低い電位として全波整流されることになる。
【0026】
【発明の実施の形態】
次に、本発明の実施の形態を実施例を用いて説明する。図1は、本発明の一実施例である温度特性補償回路20の構成の概略を示す構成図である。実施例の温度特性補償回路20は、図示するように、温度特性が線形な信号を生成するための線形温度特性の異なる2つの抵抗R1,R2と、この2つの抵抗R1,R2の分圧をボルテージホロワ出力するオペアンプVAと、2つの抵抗R1,R2の分圧の基準電位をトリミングして後述する折れ線信号の折れ点を設定する折れ点トリミング回路TA1と、基準電位のトリミングが行なわれた信号を反転して出力する反転増幅回路IA1と、折れ点トリミング回路TA1により基準電位のトリミングが行なわれた信号と反転増幅回路IA1により反転された信号とを入力して電位の高い方を選択して出力することにより下に凸の折れ線信号を出力する高電位選択出力アンプHVSAと、この信号を反転させて上に凸の折れ線信号を出力する反転増幅回路IA2と、この反転された上に凸の折れ線信号の折れ量をトリミングする折れ量トリミング回路TA2と、温度補償の目的とする非線形信号から折れ量のトリミングが行なわれた折れ線信号を加算して反転出力する加算増幅回路SAとを備える。
【0027】
抵抗R1,R2は、温度特性の異なる抵抗であり、実施例では抵抗R2の温度特性が抵抗R1より大きいものとした。この抵抗R1,R2は、定電圧源に直列に接続されており、抵抗分圧が出力として取り出されるようになっている。抵抗R1と抵抗R2との温度特性の違いにより、抵抗分圧は、図2に例示するような線形な温度特性を示す。なお、この抵抗分圧は、オペアンプVAを用いて1倍に増幅されて出力することによって後段の抵抗などの温度特性の影響を受けないようにしている。
【0028】
折れ点トリミング回路TA1は、下に凸の折れ線信号を生成する際に折れ点の位置を設定するものであり、反転増幅アンプと可変抵抗とから構成されている。反転増幅アンプの反転入力にはオペアンプVAからの出力が入力されており、基準入力には可変抵抗からの出力が入力されている。この折れ点トリミング回路TA1では、可変抵抗の抵抗値を変化させることにより、図3の説明図に示すように、基準電位VRに対してオペアンプVAから出力された線形信号を上下させて基準電位の位置が設定できるようになっている。
【0029】
反転増幅回路IA1は、図4の説明図に示すように、折れ点トリミング回路TA1からの出力を基準電位VRに対して反転出力する。図4中、破線は折れ点トリミング回路TA1からの出力である。
【0030】
高電位選択出力アンプHVSAは、折れ点トリミング回路TA1からの出力信号と反転増幅回路IA1からの出力信号とを入力し、電位の高い方を選択して出力する回路により構成されている。高電位選択出力アンプHVSAの機能をブロック図で示したものを図5に示し、その回路の一例を図6に示す。高電位選択出力アンプHVSAは、図5に示すように、入力1と入力2との電位を比較し、電位の高い方にスイッチングして出力するものである。
【0031】
具体的には、高電位選択出力アンプHVSAは、図6に示すように、エミッタホロワでミラー接続されると共にそれぞれのベースに入力端子が接続された2つのNPNバイポーラトランジスタT1,T2と、NPNバイポーラトランジスタT1,T2のエミッタに接続された電流源と、エミッタが定電圧源に接続されると共にコレクタとベースとがNPNバイポーラトランジスタT1,T2のコレクタに接続されたPNPトランジスタT3と、エミッタが定電圧源に接続されると共にベースがPNPトランジスタT3のベースに接続されたPNPトランジスタT4と、コレクタが定電圧源に接続されると共にベースがPNPトランジスタT4のコレクタに接続されたNPNトランジスタT5と、コレクタがPNPトランジスタT4のコレクタに接続されると共にエミッタがNPNバイポーラトランジスタT1,T2のエミッタに接続され更にベースがNPNトランジスタT5のエミッタと出力端子とに接続されたNPNバイポーラトランジスタToとにより構成されている。
【0032】
いま、入力1に入力される信号が入力2に入力される信号より電圧が高いときを考える。NPNバイポーラトランジスタT1,T2は、差動入力回路として動作するから、NPNバイポーラトランジスタT1がオンとなり、NPNバイポーラトランジスタT2はオフとなる。NPNバイポーラトランジスタToは、PNPトランジスタT3,T4およびNPNトランジスタT5により電位的にNPNバイポーラトランジスタT1と同一になるから、NPNバイポーラトランジスタToのベース、即ち出力端子は、入力1の電位となる。一方、入力2に入力される信号が入力1に入力される信号より電圧が高いときには、同様に、NPNバイポーラトランジスタT2がオンとなり、NPNバイポーラトランジスタT1がオフされるから、NPNバイポーラトランジスタToは電位的にNPNバイポーラトランジスタT2と同一となり、出力端子は入力2の電位になる。このように、高電位選択出力アンプHVSAでは、二つの入力のうち電圧の高い方の電位を出力する。なお、高電位選択出力アンプHVSAは、入力部がエミッタホロワになっているから、応答速度が速い。したがって、高周波での遅延や波形の歪みも小さく抑えることができる。
【0033】
実施例の温度特性補償回路20では、高電位選択出力アンプHVSAには折れ点トリミング回路TA1からの出力信号と反転増幅回路IA1からの出力信号とが入力されるから、高電位選択出力アンプHVSAからは図7に例示するような下に凸の折れ線信号が出力されることになる。
【0034】
反転増幅回路IA2は、高電位選択出力アンプHVSAからの出力を基準電位VRに対して反転出力する。即ち、図8に示すような上に凸の折れ線信号を出力するのである。
【0035】
折れ量トリミング回路TA2は、温度補償の対象である非線形信号の波形に合わせて反転増幅回路IA2から出力された上に凸の折れ線信号の折れ量を設定するものであり、増幅アンプと可変抵抗とから構成されている。増幅アンプの基準入力には可変抵抗を介して反転増幅回路IA2の出力が接続されており、可変抵抗の抵抗値を選択することにより適当な折れ量が選択できるようになっている。ここで、折れ量とは、図8に例示する上に凸の折れ線信号における折れ点の角度を意味する。この角度を調節することにより上に凸の折れ線信号の形状を調節することができるのである。
【0036】
加算増幅回路SAは、折れ量トリミング回路TA2により折れ量のトリミングがなされた上に凸の折れ線信号と温度補償の対象である非線形信号とを加算入力すると共に反転出力する。いま、図9に示すような非線形な温度特性を示す信号を補正するときを考えると、図8に例示する上に凸の折れ線信号の折れ量を非線形な信号に合わせて適当に調節し、加算増幅回路SAに入力すると、図10に例示するようなフラットに近い温度特性の信号となる。
【0037】
以上説明したように、実施例の温度特性補償回路20によれば、温度に対して折れ線状の特性を有する信号を生成し非線形な特性の信号に加算することにより、非線形な特性の信号をフラットな温度特性に近い信号に補償することができる。
【0038】
実施例の温度特性補償回路20では、温度に対して線形な特性を有する信号を生成するのに温度特性の異なる抵抗R1,R2を用いたが、ダイオードなどを用いるものとしてもよい。
【0039】
実施例の温度特性補償回路20では、線形な信号の折れ点のトリミングや折れ量のトリミングを抵抗分圧により行なったが、デジタルデータとD−Aコンバータを用いてトリミングを行なうものとしてもよい。また、実施例の温度特性補償回路20では、線形な信号の折れ点のトリミングや折れ量のトリミングを行なうものとしたが、温度特性が再現性よく得られ、バラツキが充分小さいときには、設計上の合わせ込みにより折れ点や折れ量を調節し、トリミング回路を備えないものとしてもよい。
【0040】
実施例の温度特性補償回路20では、温度特性として一つの折れ点を有する折れ線信号を非線形信号に加算して非線形信号の温度特性を補償したが、この補償された温度特性に対して更に温度特性補償回路20を適用して補償するものとしてもよい。例えば、図10に例示する補償後の特性に対して温度の低い側と高い側の特性に対してそれぞれ実施例の温度特性補償回路20を適用して補償すれば、図11に例示する温度特性となる。このように、複数回に亘って実施例の温度特性補償回路20を適用することにより、温度特性をよりフラットな特性にすることができる。このように実施例の温度特性補償回路20を複数回に亘って適用することは、複数の折れ点を有する折れ線信号を生成し、これを非線形信号に加算するものとも考えられるから、複数の折れ点を有する折れ線信号を生成するものとしてもよい。複数の折れ線信号は、折れ点の異なる複数の折れ線信号を生成し、それらを加算することにより得ることができる。
【0041】
実施例の温度特性補償回路20では、入力された2つの信号のうち高電位の入力を選択してその電位を出力する高電位選択出力アンプHVSAを用いたが、折れ線信号が生成できればよいから、入力された2つの信号のうち低電位の入力を選択してその電位を出力する低電位選択出力アンプを用いるものとしてもよい。この場合、図6の回路においてNPNバイポーラトランジスタT1,T2に代えてPNPバイポーラトランジスタを用いればよい。
【0042】
実施例の温度特性補償回路20では、高電位選択出力アンプHVSAとして図6に例示する回路を用いたが、高電位選択出力アンプHVSAとしては、図12の回路に例示するように、出力をエミッタホロワ2段とし、更に位相補償コンデンサC1および抵抗R3を追加するものとしたり、図13の回路に例示するものなど種々の構成をとることもできる。また、図14の回路に例示するように、バイポーラトランジスタに代えて電界効果トランジスタを用いるものとしてもよい。この場合も、入力がソースホロワになっているから、バイポーラトランジスタと同様に高速性に優れたものとなり、高周波における遅延や波形の歪みを小さくすることができる。この電界効果トランジスタを用いる場合、NPNバイポーラトランジスタT1,T2に相当するトランジスタにnチャンネル電界効果トランジスタを用いれば高電位選択出力アンプとすることができ、pチャンネル電界効果トランジスタを用いれば低電位選択出力アンプとすることができる。
【0043】
実施例の温度特性補償回路20では、折れ線信号を生成するために、高電位選択出力アンプHVSAを2つの入力のうち高電位の入力を選択してその電位を出力するものとして構成したが、高電位選択出力アンプHVSAだけを考えれば、3以上の入力のうち最も高い電位の入力を選択してその電位を出力する構成とすることもできる。この場合、図6の回路においてNPNバイポーラトランジスタT1,T2の接続と同様に3以上のNPNバイポーラトランジスタを定電圧源に対して並列に接続、即ち定電圧源側にそれぞれのコレクタを接続すると共に接地側にそれぞれのエミッタを接続すればいよい。そして、各NPNバイポーラトランジスタのベースに入力すればよい。もとより、NPNバイポーラトランジスタに代えてPNPバイポーラトランジスタを用いれば、3以上の入力のうち最も低い電位の入力を選択してその電位を出力する低電位選択出力アンプとすることもできる。
【0044】
次に、高電位選択出力アンプを用いた他の回路例について簡単に説明する。図15は、高電位選択出力アンプを用いたアナログスイッチの一例を示す回路図である。このアナログスイッチは、図示するように、図12に例示した高電位選択出力アンプの各入力にプルダウンスイッチP1,P2を追加して構成されている。このプルダウンスイッチP1,P2をオンオフすることにより入力を切り換えることができる。即ち、S1,S2によりプルダウンスイッチP1をオンとすると共にプルダウンスイッチP2をオフとすれば、入力1が接地されることにより入力2が高電位となり、アンプからは入力2の電位が出力される。逆に、プルダウンスイッチP1をオフとすると共にプルダウンスイッチP2をオンとすれば、入力2が接地されて、アンプからは入力1の電位が出力される。
【0045】
図16は高電位選択出力アンプを用いた半波整流回路の一例を示す回路図であり、図17は高電位選択出力アンプを用いた全波整流回路の一例を示す回路図である。高電位選択出力アンプは、2つの入力のうち高い電位の入力を選択してその電位を出力するから、図16の回路に示すように一方の入力を接地することにより半波整流回路を構成することができ、図17の回路に例示するように一方の入力に反転増幅回路を接続することにより全波整流回路を構成することができる。
【0046】
以上、本発明の実施の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
【図面の簡単な説明】
【図1】本発明の一実施例である温度特性補償回路20の構成の概略を示す構成図である。
【図2】抵抗R1と抵抗R2と抵抗分圧が示す線形な温度特性の一例を示す説明図である。
【図3】折れ点トリミング回路TA1によるトリミングの様子を説明する説明図である。
【図4】反転増幅回路IA1による信号の反転の様子を説明する説明図である。
【図5】高電位選択出力アンプHVSAの機能をブロックとして示すブロック図である。
【図6】高電位選択出力アンプHVSAの回路構成の一例を示す回路図である。
【図7】高電位選択出力アンプHVSAによる下に凸の折れ線信号の生成の様子を例示する説明図である。
【図8】反転増幅回路IA2による上に凸の折れ線信号の生成の様子を例示する説明図である。
【図9】温度補償の対象となる非線形信号の一例を示す説明図である。
【図10】実施例の温度特性補償回路20により補償された後の温度特性の一例を示す説明図である。
【図11】実施例の温度特性補償回路20を多段に適用したときの補償後の温度特性の一例を示す説明図である。
【図12】高電位選択出力アンプHVSAの変形例を示す回路図である。
【図13】高電位選択出力アンプHVSAの変形例を示す回路図である。
【図14】高電位選択出力アンプHVSAの変形例を示す回路図である。
【図15】高電位選択出力アンプを用いたアナログスイッチの一例を示す回路図である。
【図16】高電位選択出力アンプを用いた半波整流回路を例示する回路図である。
【図17】高電位選択出力アンプを用いた全波整流回路を例示する回路図である。
【符号の説明】
20 温度特性補償回路、R1,R2,R3 抵抗、C1 コンデンサ、VAオペアンプ、TA1 折れ点トリミング回路、IA1 反転増幅回路、HVSA 高電位選択出力アンプ、IA2 反転増幅回路、TA2 折れ量トリミング回路、SA 加算増幅回路、T1,T2 NPNバイポーラトランジスタ、T3,T4 PNPトランジスタ、T5 NPNトランジスタ、P1,P2 プルダウンスイッチ。
Claims (8)
- 複数入力のうちの一つの入力を選択し、該選択した入力の電位を出力する入力選択出力回路であって、
スイッチング制御端子が前記複数入力のそれぞれに接続されると共に定電圧源に対して並列接続された複数の半導体スイッチング素子から構成され、前記複数入力のうち最も電位の高いまたは低い入力に接続された半導体スイッチング素子以外の半導体スイッチング素子をオフとして入力を選択する入力選択回路と、
前記複数の半導体スイッチング素子と別の第1の半導体スイッチング素子を有し、該第1の半導体スイッチング素子のスイッチング制御端子を出力端子として前記定電圧源に対して前記複数の半導体スイッチング素子のスイッチング制御端子と等電位となるよう接続された出力回路とを備え、
前記入力選択回路は、ゲートをスイッチング制御端子としてソースホロワ接続された複数の電界効果トランジスタにより構成されてなる入力選択出力回路。 - 前記入力選択回路は、前記複数の電界効果トランジスタとしてnチャンネル電界効果トランジスタを用い、前記複数入力のうち最も電位の高い入力を選択する回路である請求項1記載の入力選択出力回路。
- 前記入力選択回路は、前記複数の電界効果トランジスタとしてpチャンネル電界効果トランジスタを用い、前記複数入力のうち最も電位の低い入力を選択する回路である請求項1記載の入力選択出力回路。
- 温度に対して非線形な特性を有する非線形信号の補償を行なう温度特性補償回路であって、
温度に対して線形な特性を有する線形信号を生成する線形信号生成回路と、
該生成された線形信号を反転して反転信号を生成する反転信号生成回路と、
前記線形信号と前記反転信号とを入力していずれか電位の高い方または低い方を選択し、該選択した信号の電位を出力する入力選択出力回路と、
該入力選択出力回路から出力された信号と前記非線形信号とを加算または減算する加減算回路と
を備える温度特性補償回路。 - 前記入力選択出力回路は、請求項1から3いずれか1項に記載の入力選択出力回路である請求項4記載の温度特性補償回路。
- 請求項4または5記載の温度特性補償回路であって、
前記線形信号生成回路と前記反転信号生成回路と前記入力選択出力回路とからなる合成回路を複数備え、
前記加減算回路は、前記複数の合成回路から出力された複数の信号と前記非線形信号とを加算または減算する回路である
温度特性補償回路。 - 前記線形信号生成回路は、温度特性の異なる2つの素子の分圧により生成する回路である請求項4から6いずれか1項に記載の温度特性補償回路。
- 前記線形信号生成回路は、前記線形信号をボルテージホロワ出力する回路を備える請求項7記載の温度特性補償回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32354199A JP3559739B2 (ja) | 1999-11-15 | 1999-11-15 | 入力選択出力回路および温度特性補償回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32354199A JP3559739B2 (ja) | 1999-11-15 | 1999-11-15 | 入力選択出力回路および温度特性補償回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001143183A JP2001143183A (ja) | 2001-05-25 |
JP3559739B2 true JP3559739B2 (ja) | 2004-09-02 |
Family
ID=18155863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32354199A Expired - Fee Related JP3559739B2 (ja) | 1999-11-15 | 1999-11-15 | 入力選択出力回路および温度特性補償回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3559739B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10972049B2 (en) | 2019-09-04 | 2021-04-06 | Kabushiki Kaisha Toshiba | Oscillation apparatus |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007248288A (ja) | 2006-03-16 | 2007-09-27 | Fujitsu Ltd | 温度特性補正方法及びセンサ用増幅回路 |
JP5425257B2 (ja) * | 2006-09-25 | 2014-02-26 | スパンション エルエルシー | 温度特性補正回路 |
JP5411415B2 (ja) * | 2006-09-25 | 2014-02-12 | スパンション エルエルシー | 温度特性補正回路 |
JP6028116B2 (ja) * | 2016-02-04 | 2016-11-16 | ラピスセミコンダクタ株式会社 | 半導体装置 |
JP2019115008A (ja) * | 2017-12-26 | 2019-07-11 | アズビル株式会社 | 入力回路 |
-
1999
- 1999-11-15 JP JP32354199A patent/JP3559739B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10972049B2 (en) | 2019-09-04 | 2021-04-06 | Kabushiki Kaisha Toshiba | Oscillation apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2001143183A (ja) | 2001-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2076246A (en) | Amplifier biasing circuits | |
CN108429541B (zh) | 用于对放大器的线性度进行补偿的前置补偿器 | |
JPH0654877B2 (ja) | 線形送信装置 | |
US4857865A (en) | Self equalizing multi-stage radio frequency power amplifier | |
JP3559739B2 (ja) | 入力選択出力回路および温度特性補償回路 | |
US6529065B2 (en) | Circuit configuration for controlling the operating point of a power amplifier | |
US6300832B1 (en) | Gain variable amplifier apparatus having improved gain control linearity characteristics | |
JP4045959B2 (ja) | 利得可変電圧・電流変換回路とこれを用いたフィルタ回路 | |
JPH0447488B2 (ja) | ||
US20110181359A1 (en) | Apparatus and method for providing linear transconductance amplification | |
US5142245A (en) | Power amplifier for rectangular input signals | |
US4757275A (en) | Wideband closed loop amplifier | |
US3519954A (en) | Linearising circuit arrangements for voltage-sensitive capacitance diodes | |
JPH04227306A (ja) | 歪み補償付き差動回路 | |
JPH09186595A (ja) | 電圧増幅器およびそれを用いたa/d変換器 | |
TWI669905B (zh) | 用於對放大器的線性度進行補償的前置補償器 | |
JPH0519323B2 (ja) | ||
TWI693788B (zh) | 用於對放大器的線性度進行補償的前置補償器 | |
CN101958715A (zh) | 音频数字模拟转换器 | |
JP2985815B2 (ja) | 定電圧回路及びそれを利用したda変換回路 | |
JP2002314351A (ja) | 電子回路装置及びこれを使用したスィチング回路装置 | |
JPH03240306A (ja) | カスコードアンプ | |
CN101258675A (zh) | 包括无反馈增益控制放大器的装置 | |
JP3352104B2 (ja) | カレントミラー回路 | |
JPH06291572A (ja) | 可変利得増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040524 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3559739 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |