JPH04116425U - 信号減衰回路 - Google Patents
信号減衰回路Info
- Publication number
- JPH04116425U JPH04116425U JP1931991U JP1931991U JPH04116425U JP H04116425 U JPH04116425 U JP H04116425U JP 1931991 U JP1931991 U JP 1931991U JP 1931991 U JP1931991 U JP 1931991U JP H04116425 U JPH04116425 U JP H04116425U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- connection point
- resistors
- series
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 abstract description 4
- 230000002411 adverse Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
Landscapes
- Attenuators (AREA)
Abstract
(57)【要約】
【目的】 減衰量を切替えても出力インピ−ダンスが変
化しない信号減衰回路を提供すること。 【構成】 入力端子11と接地端子12との間に直列に
接続された分割抵抗器13a〜13fにおける各分割抵
抗器の接続点a〜eと出力端子14との間にそれぞれ、
スイッチ15a〜15fと抵抗器を16a〜16fを直
列に接続し、入力端子11と前記接続点との間の合成抵
抗と、この接続点と出力端子14との間の合成抵抗との
並列合成抵抗値に、この接続点に対応するスイッチに直
列に接続される抵抗器16a〜16fの抵抗値を加算し
た値が全ての分割比において等しくなるように、各抵抗
器16a〜16fの抵抗値を設定する。 【効果】 出力インピ−ダンスが常に一定となり、後段
の回路に悪影響を与えない。
化しない信号減衰回路を提供すること。 【構成】 入力端子11と接地端子12との間に直列に
接続された分割抵抗器13a〜13fにおける各分割抵
抗器の接続点a〜eと出力端子14との間にそれぞれ、
スイッチ15a〜15fと抵抗器を16a〜16fを直
列に接続し、入力端子11と前記接続点との間の合成抵
抗と、この接続点と出力端子14との間の合成抵抗との
並列合成抵抗値に、この接続点に対応するスイッチに直
列に接続される抵抗器16a〜16fの抵抗値を加算し
た値が全ての分割比において等しくなるように、各抵抗
器16a〜16fの抵抗値を設定する。 【効果】 出力インピ−ダンスが常に一定となり、後段
の回路に悪影響を与えない。
Description
【0001】
本考案は、電子ボリュ−ム装置等に用いる信号減衰回路の改良に関するもので
ある。
【0002】
近年、オ−ディオ装置等には、従来の可変抵抗器によるボリュ−ム装置に代え
て、複数の抵抗器及びスイッチからなる信号減衰回路を用いた電子ボリュ−ム装
置が使用されることが多くなっている。
【0003】
図2は従来例の電子ボリュ−ム装置の回路図である。図において、10は信号
減衰回路、20は演算増幅器である。信号減衰回路10は、信号の入力端子11
と接地端子12との間に直列に接続された分圧器13を備え、分圧器13は直列
に接続された複数の抵抗器13a〜13fから構成されている。また、各抵抗器
13a〜13fの接続点a〜e及び接地端子12と出力端子14との間には、そ
れぞれアナログスイッチ15a〜15fが接続されている。
【0004】
信号減衰回路10の出力端子14は、演算増幅器20の非反転入力端子に接続
され、演算増幅器20の出力端子はその反転入力端子に接続されている。
【0005】
また、各アナログスイッチ15a〜15fは、図示せぬ主制御部からの制御信
号によってオン・オフされる。
【0006】
前述の構成よりなる電子ボリュ−ム装置によれば、信号減衰器10の入力端子
11に入力された信号Siは抵抗器13a〜13fによって抵抗比分割される。
例えば、前記主制御部によってアナログスイッチ15cのみがオンされたときは
、出力端子14に出力される信号Sの電圧Vは、入力信号Siの電圧をVi、各
抵抗器13a〜13fの抵抗値をRa〜Rfとすると(1) 式によって表される。
即ち、電圧Vは、抵抗器13d〜13fの合成抵抗値を抵抗器13a〜13fの
合成抵抗値で除算した値に、電圧Viを乗算したものとなる。
V=Vi・{(Rd+Re+Rf)/(Ra+Rb+Rc+Rd+Re+Rf)} …(1)
信号減衰回路10から出力された信号Sは、演算増幅器20によりボルテ−ジ
フォロワで受けられ、信号Soとして出力される。これにより、アナログスイッ
チ15a〜15fのそれぞれのオン・オフを制御することにより、入力信号Si
に対する出力信号Soのレベルを変化させることができる。
【0007】
しかしながら、前述した従来の電子ボリュ−ム装置においては、信号減衰回路
10における抵抗比分割によって必要とする信号減衰特性を得ることができるが
、この減衰量の変化と共に、演算増幅器20の非反転入力端子と接地間の直流イ
ンピ−ダンス、即ち信号減衰回路の出力インピ−ダンスも変化してしまう。この
出力インピ−ダンスは、演算増幅器20のバイアス抵抗となっているため、イン
ピ−ダンスの変化は出力信号の直流レベルの変化となり、減衰量を切替えた際に
、演算増幅器20の出力直流レベルが変化することにより、ノイズが発生すると
いう問題点があった。
【0008】
即ち、図3に示すように、直列接続された3つの抵抗器Rg,R1,R2の両
端を接地し、抵抗器R1と抵抗器R2の接続点を演算増幅器20の非反転入力端
子に接続する。さらに、演算増幅器20の反転入力端子はその出力端子に接続す
る。この状態で、抵抗器Rg,R1,R2にバイアス電流Ibが流れているとす
ると、演算増幅器20から出力される直流レベル(直流電圧)Voは、直列接続
した抵抗器Rg,R1に対して抵抗器R2を並列接続したときの合成抵抗値にバ
イアス電流Ibを乗算したものとなる。このため、抵抗器R1,R2の抵抗値の
和が等しい状態で抵抗器R1,R2の抵抗値の比率を変えると、演算増幅器20
から出力される直流レベルVoも変化してVo´となる。
【0009】
本考案の目的は上記の問題点に鑑み、減衰量を切替えても出力インピ−ダンス
が変化しない信号減衰回路を提供することにある。
【0010】
本考案は上記の目的を達成するために、直列に接続された複数の分割抵抗器か
らなる分圧器と、該各分割抵抗器の接続点と出力端子間に接続された複数のスイ
ッチとを備え、前記分圧器の一端に入力された信号を所定の分割比をもって減衰
させて出力する信号減衰回路において、前記各スイッチに直列接続された複数の
インピ−ダンス調整用の抵抗器を設けると共に、前記分圧器の一端と前記接続点
との間の合成抵抗と、前記分圧器の他端と該接続点との間の合成抵抗との並列合
成抵抗値に、該接続点に対応するスイッチに直列に接続されるインピ−ダンス調
整用抵抗器の抵抗値を加算した値が全ての分割比において等しくなるように、前
記各インピ−ダンス調整用抵抗器の抵抗値を設定した信号減衰回路を提案する。
【0011】
本考案によれば、複数のスイッチの中のいずれかのスイッチがオンされると、
分圧器の一端に入力された信号は、直列に接続された複数の分割抵抗器によって
抵抗比分割されて減衰され、前記オンされたスイッチ及び該スイッチに直列に接
続されたインピ−ダンス調整用の抵抗器を介して出力される。ここで、前記分圧
器の一端と前記接続点との間の合成抵抗と、前記分圧器の他端と該接続点との間
の合成抵抗との並列合成抵抗値に、該接続点に対応するスイッチに直列に接続さ
れるインピ−ダンス調整用抵抗器の抵抗値を加算した値が全ての分割比において
等しくなるように、前記各インピ−ダンス調整用抵抗器の抵抗値が設定される。
これにより、前記複数のスイッチの中のいずれのスイッチがオンされた場合にお
いても、出力インピ−ダンスは常に同じ値とされる。
【0012】
図1は本考案を適用した電子ボリュ−ム装置の一例を示す回路図である。図に
おいて、従来例と同一構成部分は同一符号をもって表す。即ち、10は信号減衰
回路、20は演算増幅器である。信号減衰回路10は、信号の入力端子11と接
地端子12との間に直列に接続された分圧器13を備え、分圧器13は直列に接
続された複数の抵抗器13a〜13fから構成されている。また、抵抗器13a
〜13fの各接続点a〜e及び接地端子12と出力端子14との間にはそれぞれ
、アナログスイッチ15a〜15f及び出力インピ−ダンス調整用の抵抗器16
a〜16fが直列に接続されている。
【0013】
信号減衰回路10の出力端子14は、演算増幅器20の非反転入力端子に接続
され、演算増幅器20の出力端子は反転入力端子に接続されている。
【0014】
また、各アナログスイッチ15a〜15fは、図示せぬ主制御部からの制御信
号によってオン・オフされる。
【0015】
さらに、入力端子11と一の接続点a〜eとの間の合成抵抗と、この接続点a
〜eと接地端子12との間の合成抵抗との並列合成抵抗値に、該接続点a〜eに
対応する抵抗器16a〜16fの抵抗値を加算した値が全ての分割比において等
しくなるように、各抵抗器16a〜16fの抵抗値が設定される。例えば、抵抗
器13a〜13fのそれぞれの抵抗値が500Ωであるとすると、抵抗器16a
〜16fのそれぞれの抵抗値は583Ω、333Ω、250Ω、333Ω、58
3Ω、1KΩに設定される。これにより、信号減衰回路10の出力インピ−ダン
スZoは、いずれのアナログスイッチ15a〜15fがオンされた場合にも1K
Ωとなる。
【0016】
前述の構成よりなる本実施例の電子ボリュ−ム装置によれば、信号減衰器10
の入力端子11に入力された信号Siは抵抗器13a〜13fによって抵抗比分
割される。例えば、前記主制御部によってアナログスイッチ15cのみがオンさ
れたときは、入力信号Siの電圧をViとすると、出力端子14に出力される信
号Sの電圧Vは、Vi/2となる。
【0017】
信号減衰回路10から出力された信号Sは、演算増幅器20によりボルテ−ジ
フォロワで受けられ、信号Soとして出力される。これにより、アナログスイッ
チ15a〜15fのそれぞれのオン・オフを制御することにより、入力信号Si
に対する出力信号Soのレベルを変化させることができる。
【0018】
さらに、いずれのアナログスイッチ15a〜15fがオンされた場合において
も、信号減衰回路10の出力インピ−ダンスZoは常に同じ値であるので、演算
増幅器20のバイアス抵抗は常に一定となる。従って、減衰量を切替えた際に、
演算増幅器20の出力直流レベルが変化することがなく、演算増幅器20の出力
にノイズが発生することがない。
【0019】
尚、前述した各抵抗器の抵抗値は一例であり、これに限定されないことは言う
までもないことである。
【0020】
以上説明したように本考案によれば、信号の減衰量を切替えるために、複数の
スイッチの中のいずれのスイッチがオンされた場合においても、出力インピ−ダ
ンスは常に同じ値とされるので、後段の電子回路に対して悪影響を与えない。例
えば後段にボルテ−ジフォロワの演算増幅器を接続した場合、演算増幅器のバイ
アス抵抗は常に一定となる。従って、減衰量を切替えた際に、演算増幅器の出力
直流レベルが変化することがなく、演算増幅器の出力にノイズが発生することが
ないという優れた効果を奏するものである。
【図1】 本考案を適用した電子ボリュ−ム装置の一例
を示す回路図
を示す回路図
【図2】 従来例の電子ボリュ−ム装置の回路図
【図3】 従来例における問題点を説明する図
10…信号減衰回路、11…入力端子、12…接地端
子、13…分圧器、13a〜13f,16a〜16f…
抵抗器、14…出力端子、15a〜15f…アナログス
イッチ、20…演算増幅器。
子、13…分圧器、13a〜13f,16a〜16f…
抵抗器、14…出力端子、15a〜15f…アナログス
イッチ、20…演算増幅器。
Claims (1)
- 【請求項1】 直列に接続された複数の分割抵抗器から
なる分圧器と、該各分割抵抗器の接続点と出力端子間に
接続された複数のスイッチとを備え、前記分圧器の一端
に入力された信号を所定の分割比をもって減衰させて出
力する信号減衰回路において、前記各スイッチに直列接
続された複数のインピ−ダンス調整用抵抗器を設けると
共に、前記分圧器の一端と前記接続点との間の合成抵抗
と、前記分圧器の他端と該接続点との間の合成抵抗との
並列合成抵抗値に、該接続点に対応するスイッチに直列
に接続されるインピ−ダンス調整用抵抗器の抵抗値を加
算した値が全ての分割比において等しくなるように、前
記各インピ−ダンス調整用抵抗器の抵抗値を設定した、
ことを特徴とする信号減衰回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1931991U JPH04116425U (ja) | 1991-03-28 | 1991-03-28 | 信号減衰回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1931991U JPH04116425U (ja) | 1991-03-28 | 1991-03-28 | 信号減衰回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04116425U true JPH04116425U (ja) | 1992-10-19 |
Family
ID=31905622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1931991U Pending JPH04116425U (ja) | 1991-03-28 | 1991-03-28 | 信号減衰回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04116425U (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6196811A (ja) * | 1984-10-17 | 1986-05-15 | Matsushita Electric Ind Co Ltd | 信号変換回路 |
-
1991
- 1991-03-28 JP JP1931991U patent/JPH04116425U/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6196811A (ja) * | 1984-10-17 | 1986-05-15 | Matsushita Electric Ind Co Ltd | 信号変換回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5481225A (en) | Variable gain differential amplifier circuit | |
JPS6028449B2 (ja) | 可変減衰器 | |
CA1124339A (en) | Amplitude equalizer circuit | |
US4078215A (en) | Electronic filter circuit | |
JPH04116425U (ja) | 信号減衰回路 | |
US3983504A (en) | Active filter | |
US4716321A (en) | Low noise, high thermal stability attenuator of the integratable type | |
JP3225527B2 (ja) | 遅延回路 | |
US5398005A (en) | Voss tone control circuit with reduced distortion and reduced DC offset | |
JPH04116426U (ja) | 信号減衰回路 | |
EP0457622A2 (en) | Variable gain amplifier | |
JPH0221780Y2 (ja) | ||
JPS62272Y2 (ja) | ||
JPS6324661Y2 (ja) | ||
JPH02266601A (ja) | 差動増幅回路 | |
JPS6145634Y2 (ja) | ||
JPH0619208Y2 (ja) | 可変利得回路 | |
JP2582884Y2 (ja) | ラウドネス回路 | |
JP2969713B2 (ja) | 電子ボリュウム装置 | |
US4178551A (en) | Bandwidth switching circuits of radio receiver | |
JPH021954Y2 (ja) | ||
JPS6123856Y2 (ja) | ||
JPS62160808A (ja) | 積分回路 | |
JPH0513049Y2 (ja) | ||
US3648187A (en) | Notch filter network with controllable response |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960521 |