JP2919985B2 - ピークホールド回路 - Google Patents
ピークホールド回路Info
- Publication number
- JP2919985B2 JP2919985B2 JP5491791A JP5491791A JP2919985B2 JP 2919985 B2 JP2919985 B2 JP 2919985B2 JP 5491791 A JP5491791 A JP 5491791A JP 5491791 A JP5491791 A JP 5491791A JP 2919985 B2 JP2919985 B2 JP 2919985B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- signal
- input signal
- capacitor
- hold circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】この発明は、ディジタル統合網
（ＩＳＤＮ）等に用いられているピークホールド回路に
関する。
（ＩＳＤＮ）等に用いられているピークホールド回路に
関する。
【０００２】
【従来の技術】図２はこの種の従来のピークホールド回
路を示す図である。図において、１はホールド回路、３
ｃは比較器、４は比較器３ｃの出力に応じた信号を出力
する論理回路、Ｓ１はスイッチである。
路を示す図である。図において、１はホールド回路、３
ｃは比較器、４は比較器３ｃの出力に応じた信号を出力
する論理回路、Ｓ１はスイッチである。
【０００３】比較器３ｃの一方入力はホールド回路１に
接続され、他方入力は入力端子１０に接続されている。
ホールド回路１はスイッチＳ１を介して入力端子１０に
接続されている。
接続され、他方入力は入力端子１０に接続されている。
ホールド回路１はスイッチＳ１を介して入力端子１０に
接続されている。
【０００４】ホールド回路１は、コンデンサＣ１，抵抗
Ｒ１より成る。コンデンサＣ１と抵抗Ｒ１は比較器３ｃ
の一方入力と接地との間に並列に接続されている。スイ
ッチＳ１は、コンデンサＣ１と抵抗Ｒ１の共通接続点と
入力端子１０との間に接続されている。
Ｒ１より成る。コンデンサＣ１と抵抗Ｒ１は比較器３ｃ
の一方入力と接地との間に並列に接続されている。スイ
ッチＳ１は、コンデンサＣ１と抵抗Ｒ１の共通接続点と
入力端子１０との間に接続されている。
【０００５】次に動作について説明する。今、コンデン
サＣ１には現在入力されている入力信号Ｘのピーク値に
応じた電圧が充電されているものとする。入力端子１０
に入力されている入力信号Ｘのレベルが変化し、コンデ
ンサＣ１の充電電圧よりも大きくなると比較器３ｃは新
しいピーク値が入力されたことを知らせる信号Ｙを出力
する。論理回路４は信号Ｙに応答してスイッチＳ１をオ
ンさせるための信号Ｚ１を出力する。スイッチＳ１は信
号Ｚ１に応答して一定時間だけオンする。スイッチＳ１
がオンしている間にコンデンサＣ１が充電される。一定
時間経つと論理回路４は信号Ｚ１の出力をやめる。する
と、スイッチＳ１はオフする。このようにしてホールド
回路１は入力信号Ｘのピーク値をホールドして出力端子
２０から出力する。
サＣ１には現在入力されている入力信号Ｘのピーク値に
応じた電圧が充電されているものとする。入力端子１０
に入力されている入力信号Ｘのレベルが変化し、コンデ
ンサＣ１の充電電圧よりも大きくなると比較器３ｃは新
しいピーク値が入力されたことを知らせる信号Ｙを出力
する。論理回路４は信号Ｙに応答してスイッチＳ１をオ
ンさせるための信号Ｚ１を出力する。スイッチＳ１は信
号Ｚ１に応答して一定時間だけオンする。スイッチＳ１
がオンしている間にコンデンサＣ１が充電される。一定
時間経つと論理回路４は信号Ｚ１の出力をやめる。する
と、スイッチＳ１はオフする。このようにしてホールド
回路１は入力信号Ｘのピーク値をホールドして出力端子
２０から出力する。
【０００６】
【発明が解決しようとする課題】従来のピークホールド
回路は以上のように構成されているので、時定数を大き
くしたい場合（ピーク値のホールド時間を大きくしたい
場合）コンデンサＣ１の容量と抵抗Ｒ１の抵抗値を大き
くする必要がある。しかし、コンデンサＣ１の容量を大
きくすると充電にかかる時間が長くなり、スイッチＳ１
がオンしている間にコンデンサＣ１の充電電圧が入力信
号Ｘのピーク値に達せず、入力信号Ｘのピーク値をホー
ルドできない場合があるという問題点があった。
回路は以上のように構成されているので、時定数を大き
くしたい場合（ピーク値のホールド時間を大きくしたい
場合）コンデンサＣ１の容量と抵抗Ｒ１の抵抗値を大き
くする必要がある。しかし、コンデンサＣ１の容量を大
きくすると充電にかかる時間が長くなり、スイッチＳ１
がオンしている間にコンデンサＣ１の充電電圧が入力信
号Ｘのピーク値に達せず、入力信号Ｘのピーク値をホー
ルドできない場合があるという問題点があった。
【０００７】この発明は上記のような問題点を解決する
ためになされたもので、入力信号のピーク値をより速く
ホールドでき、かつホールド時間が長いピークホールド
回路を得ることを目的とする。
ためになされたもので、入力信号のピーク値をより速く
ホールドでき、かつホールド時間が長いピークホールド
回路を得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明に係るピークホ
ールド回路は、入力信号が与えられる入力信号端子と、
前記入力信号のピーク値に比例した値がホールドされた
出力信号を出力する出力端子と、前記入力信号端子から
前記出力端子への間において直列に順次設けられた、サ
ンプリング回路、第１のスイッチ、及びホールド回路
と、前記入力信号と、前記出力信号とを比較した結果に
基づいて、前記第１のスイッチのオン／オフを制御する
第１の制御信号と、第２の制御信号を出力するスイッチ
ング制御手段とを備えている。前記ホールド回路は前記
出力信号の電位を支える第１の容量を有する。前記サン
プリング回路は、前記入力信号端子と前記第１のスイッ
チとの間に設けられ前記第２の制御信号によってそのオ
ン／オフが制御される第２のスイッチと、前記第１のス
イッチと前記第２のスイッチとの接続点における電位を
支え前記第１の容量よりも小さい容量を有する第２の容
量とを有する。そして、前記第２の制御信号によってそ
のオン／オフが制御され、オンする際には前記第１の容
量の電荷を放電させる第３のスイッチが更に備えられ
る。ここで前記入力信号に比例した値が前記出力信号よ
りも大きくなった場合には前記第１乃至第３のスイッチ
がそれぞれオン、オフ、オンし、その後一定時間経過し
た後に前記第１乃至第３のスイッチがそれぞれオフ、オ
ン、オフする。望ましくは前記スイッチング制御手段
は、前記入力信号を前記第１及び第２の容量の容量値の
比で分圧する分圧器を有する。そして、前記分圧器の出
力と、前記出力信号との比較に基づいて前記第１及び第
２の制御信号が生成される。
ールド回路は、入力信号が与えられる入力信号端子と、
前記入力信号のピーク値に比例した値がホールドされた
出力信号を出力する出力端子と、前記入力信号端子から
前記出力端子への間において直列に順次設けられた、サ
ンプリング回路、第１のスイッチ、及びホールド回路
と、前記入力信号と、前記出力信号とを比較した結果に
基づいて、前記第１のスイッチのオン／オフを制御する
第１の制御信号と、第２の制御信号を出力するスイッチ
ング制御手段とを備えている。前記ホールド回路は前記
出力信号の電位を支える第１の容量を有する。前記サン
プリング回路は、前記入力信号端子と前記第１のスイッ
チとの間に設けられ前記第２の制御信号によってそのオ
ン／オフが制御される第２のスイッチと、前記第１のス
イッチと前記第２のスイッチとの接続点における電位を
支え前記第１の容量よりも小さい容量を有する第２の容
量とを有する。そして、前記第２の制御信号によってそ
のオン／オフが制御され、オンする際には前記第１の容
量の電荷を放電させる第３のスイッチが更に備えられ
る。ここで前記入力信号に比例した値が前記出力信号よ
りも大きくなった場合には前記第１乃至第３のスイッチ
がそれぞれオン、オフ、オンし、その後一定時間経過し
た後に前記第１乃至第３のスイッチがそれぞれオフ、オ
ン、オフする。望ましくは前記スイッチング制御手段
は、前記入力信号を前記第１及び第２の容量の容量値の
比で分圧する分圧器を有する。そして、前記分圧器の出
力と、前記出力信号との比較に基づいて前記第１及び第
２の制御信号が生成される。
【０００９】
【作用】この発明にかかるスイッチング制御手段は、入
力信号に比例した値が出力信号のそれより大きくなった
場合、第１乃至第３のスイッチをそれぞれオフ、オン、
オンさせ、サンプリング回路に入力信号をサンプリング
させるとともに第１の容量の電荷を放電させる。その
後、一定時間経過するとスイッチング制御手段は、第１
乃至第３のスイッチをそれぞれオン、オフ、オフさせ、
サンプリング回路に含まれる第２の容量が充電していた
電荷の一部をホールド回路に含まれる第１の容量に移動
させる。第２の容量は第１の容量よりも小さいので、第
２の容量は素速く充電され、第１の容量の放電時間は長
くなる。出力信号は入力信号のピーク値を、第１の容量
と第２の容量の比で分圧した値となるが、分圧器によっ
て前記入力信号を前記第１及び第２の容量の容量値の比
で分圧することにより、第１及び第２のスイッチの制御
を適切に行うことができる。
力信号に比例した値が出力信号のそれより大きくなった
場合、第１乃至第３のスイッチをそれぞれオフ、オン、
オンさせ、サンプリング回路に入力信号をサンプリング
させるとともに第１の容量の電荷を放電させる。その
後、一定時間経過するとスイッチング制御手段は、第１
乃至第３のスイッチをそれぞれオン、オフ、オフさせ、
サンプリング回路に含まれる第２の容量が充電していた
電荷の一部をホールド回路に含まれる第１の容量に移動
させる。第２の容量は第１の容量よりも小さいので、第
２の容量は素速く充電され、第１の容量の放電時間は長
くなる。出力信号は入力信号のピーク値を、第１の容量
と第２の容量の比で分圧した値となるが、分圧器によっ
て前記入力信号を前記第１及び第２の容量の容量値の比
で分圧することにより、第１及び第２のスイッチの制御
を適切に行うことができる。
【００１０】
【実施例】図１はこの発明に係るピークホールド回路の
一実施例を示す回路図である。図において、図２に示し
た従来回路との相違点は、サンプリング回路２、抵抗Ｒ
３ａ，Ｒ３ｂ、スイッチＳＲを新たに設けたことであ
る。
一実施例を示す回路図である。図において、図２に示し
た従来回路との相違点は、サンプリング回路２、抵抗Ｒ
３ａ，Ｒ３ｂ、スイッチＳＲを新たに設けたことであ
る。
【００１１】サンプリング回路２は、スイッチＳ２とス
イッチＳ１との間に接続されている。サンプリング回路
２はスイッチＳ２とコンデンサＣ２より成る。スイッチ
Ｓ２は入力端子１０に接続され、入力信号Ｘを選択的に
出力する。コンデンサＣ２の容量（例えば１ｐＦ）はコ
ンデンサＣ１の容量（例えば１０ｐＦ）に比べ小さく設
定されている。コンデンサＣ２はスイッチＳ２とスイッ
チＳ１の共通接続点と接地との間に接続されている。
イッチＳ１との間に接続されている。サンプリング回路
２はスイッチＳ２とコンデンサＣ２より成る。スイッチ
Ｓ２は入力端子１０に接続され、入力信号Ｘを選択的に
出力する。コンデンサＣ２の容量（例えば１ｐＦ）はコ
ンデンサＣ１の容量（例えば１０ｐＦ）に比べ小さく設
定されている。コンデンサＣ２はスイッチＳ２とスイッ
チＳ１の共通接続点と接地との間に接続されている。
【００１２】抵抗Ｒ３ａは入力端子１０と比較器３ｃの
一方入力との間に接続されている。抵抗Ｒ３ｂは比較器
３ｃの一方入力と接地との間に接続されている。抵抗Ｒ
３ａ，Ｒ３ｂおよび比較器３ｃによりピーク判定回路３
が構成されている。なお、抵抗Ｒ３ａと抵抗Ｒ３ｂの抵
抗値の比とコンデンサＣ１とコンデンサＣ２の容量の比
は等しいものとする。スイッチＳＲは出力端子２０と接
地との間に接続されている。その他の構成は図２に示し
た従来回路と同様である。
一方入力との間に接続されている。抵抗Ｒ３ｂは比較器
３ｃの一方入力と接地との間に接続されている。抵抗Ｒ
３ａ，Ｒ３ｂおよび比較器３ｃによりピーク判定回路３
が構成されている。なお、抵抗Ｒ３ａと抵抗Ｒ３ｂの抵
抗値の比とコンデンサＣ１とコンデンサＣ２の容量の比
は等しいものとする。スイッチＳＲは出力端子２０と接
地との間に接続されている。その他の構成は図２に示し
た従来回路と同様である。
【００１３】次に動作について説明する。今、スイッチ
ＳＲ，Ｓ１，Ｓ２はオフしており、コンデンサＣ１は現
時点での入力信号Ｘのピーク値に応じた電圧に充電され
ているものとする。
ＳＲ，Ｓ１，Ｓ２はオフしており、コンデンサＣ１は現
時点での入力信号Ｘのピーク値に応じた電圧に充電され
ているものとする。
【００１４】入力端子１０に現在のピーク値（コンデン
サＣ１の充電電圧に対応）より大きな値を持つ入力信号
Ｘが入力されると、ピーク判定回路３から論理回路４に
新しいピーク値Ｖpeakが入力されたことを知らせる信号
Ｙが入力される。論理回路４は信号Ｙに応答して信号Ｚ
２をスイッチＳ２，ＳＲに与える。スイッチＳ２および
スイッチＳＲは信号Ｚ２に応答してオンする。スイッチ
Ｓ２がオンすることによりコンデンサＣ２は入力信号の
ピーク値Ｖpeakに応じた電圧に充電される。また、スイ
ッチＳＲがオンすることによりコンデンサＣ１のホール
ド電圧が放電される。コンデンサＣ２の容量はコンデン
サＣ１の容量より小さく設定しているので、コンデンサ
Ｃ２の充電時間はコンデンサＣ１の充電時間よりも短
い。
サＣ１の充電電圧に対応）より大きな値を持つ入力信号
Ｘが入力されると、ピーク判定回路３から論理回路４に
新しいピーク値Ｖpeakが入力されたことを知らせる信号
Ｙが入力される。論理回路４は信号Ｙに応答して信号Ｚ
２をスイッチＳ２，ＳＲに与える。スイッチＳ２および
スイッチＳＲは信号Ｚ２に応答してオンする。スイッチ
Ｓ２がオンすることによりコンデンサＣ２は入力信号の
ピーク値Ｖpeakに応じた電圧に充電される。また、スイ
ッチＳＲがオンすることによりコンデンサＣ１のホール
ド電圧が放電される。コンデンサＣ２の容量はコンデン
サＣ１の容量より小さく設定しているので、コンデンサ
Ｃ２の充電時間はコンデンサＣ１の充電時間よりも短
い。
【００１５】一定時間経過後、論理回路４は、信号Ｚ２
の出力をやめると同時に信号Ａ２を出力する。すると、
スイッチＳＲ，Ｓ２はオフし、スイッチＳ１は信号Ａ２
に応答してオンする。コンデンサＣ１の容量をコンデン
サＣ２の容量より大きく設定しているので、スイッチＳ
１のオン時間をスイッチＳ２のオン時間より長く設定し
ている。スイッチＳ１がオンすることによりコンデンサ
Ｃ１はコンデンサＣ２の充電電圧に応じた電圧に充電さ
れる。この時、ホールド回路１のホールド電圧Ｖ
holdは、電荷の分配により、
の出力をやめると同時に信号Ａ２を出力する。すると、
スイッチＳＲ，Ｓ２はオフし、スイッチＳ１は信号Ａ２
に応答してオンする。コンデンサＣ１の容量をコンデン
サＣ２の容量より大きく設定しているので、スイッチＳ
１のオン時間をスイッチＳ２のオン時間より長く設定し
ている。スイッチＳ１がオンすることによりコンデンサ
Ｃ１はコンデンサＣ２の充電電圧に応じた電圧に充電さ
れる。この時、ホールド回路１のホールド電圧Ｖ
holdは、電荷の分配により、
【００１６】
【数１】
【００１７】となる。ピーク判定回路３の抵抗Ｒ３ａと
抵抗Ｒ３ｂの抵抗値の比を
抵抗Ｒ３ｂの抵抗値の比を
【００１８】
【数２】
【００１９】と設定しているので、比較器３ｃの両入力
への入力電圧はどちらもＣ２／（Ｃ１＋Ｃ２）倍される
ので電圧比較が簡単に行える。ここで、Ｒ３ａは抵抗Ｒ
３ａの抵抗値、Ｒ３ｂは抵抗Ｒ３ｂの抵抗値、Ｃ１はコ
ンデンサＣ１の容量、Ｃ２はコンデンサＣ２の容量であ
る。
への入力電圧はどちらもＣ２／（Ｃ１＋Ｃ２）倍される
ので電圧比較が簡単に行える。ここで、Ｒ３ａは抵抗Ｒ
３ａの抵抗値、Ｒ３ｂは抵抗Ｒ３ｂの抵抗値、Ｃ１はコ
ンデンサＣ１の容量、Ｃ２はコンデンサＣ２の容量であ
る。
【００２０】なお、上記実施例ではピーク判定回路３を
抵抗Ｒ３ａ，Ｒ３ｂおよび比較器３ｃにより構成し、そ
の判定結果に基づき論理回路４によりスイッチＳ１，Ｓ
２，ＳＲの制御信号を発生したが、入力信号Ｘのピーク
値に応じてスイッチＳ１，Ｓ２，ＳＲを上述のように制
御できればどのような回路でもよい。
抵抗Ｒ３ａ，Ｒ３ｂおよび比較器３ｃにより構成し、そ
の判定結果に基づき論理回路４によりスイッチＳ１，Ｓ
２，ＳＲの制御信号を発生したが、入力信号Ｘのピーク
値に応じてスイッチＳ１，Ｓ２，ＳＲを上述のように制
御できればどのような回路でもよい。
【００２１】
【発明の効果】以上のようにこの発明によれば、入力信
号のピーク値をより速くホールドできるとともに、ホー
ルド時間が長くなるという効果がある。
号のピーク値をより速くホールドできるとともに、ホー
ルド時間が長くなるという効果がある。
【図１】この発明に係るピークホールド回路の一実施例
を示す回路図である。
を示す回路図である。
【図２】従来のピークホールド回路を示す回路図であ
る。
る。
１ ホールド回路 ２ サンプリング回路 ３ ピーク判定回路 ４ 論理回路 Ｓ１，Ｓ２，ＳＲ スイッチ Ｃ１，Ｃ２ コンデンサ
Claims (2)
- 【請求項１】 入力信号が与えられる入力信号端子と、 前記入力信号のピーク値に比例した値がホールドされた
出力信号を出力する出力端子と、 前記入力信号端子から前記出力端子への間において直列
に順次設けられた、サンプリング回路、第１のスイッ
チ、及びホールド回路と、 前記入力信号と、前記出力信号とを比較した結果に基づ
いて、前記第１のスイッチのオン／オフを制御する第１
の制御信号と、第２の制御信号を出力するスイッチング
制御手段とを備え、 前記ホールド回路は、前記出力信号の電位を支える第１
の容量を有し、 前記サンプリング回路は、前記入力信号端子と前記第１
のスイッチとの間に設けられ、前記第２の制御信号によ
ってそのオン／オフが制御される第２のスイッチと、前
記第１のスイッチと前記第２のスイッチとの接続点にお
ける電位を支え、前記第１の容量よりも小さい容量を有
する第２の容量とを有し、 前記第２の制御信号によってそのオン／オフが制御さ
れ、オンする際には前記第１の容量の電荷を放電させる
第３のスイッチを更に備え、 前記入力信号に比例した値が前記出力信号よりも大きく
なった場合には前記第１乃至第３のスイッチがそれぞれ
オフ、オン、オンし、その後一定時間経過した後に前記
第１乃至第３のスイッチがそれぞれオン、オフ、オフす
るピークホールド回路。 - 【請求項２】 前記スイッチング制御手段は、前記入力
信号を前記第１及び第２の容量の容量値の比で分圧する
分圧器を有し、前記分圧器の出力と、前記出力信号との
比較に基づいて前記第１及び第２の制御信号を生成す
る、請求項１記載のピークホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5491791A JP2919985B2 (ja) | 1991-03-19 | 1991-03-19 | ピークホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5491791A JP2919985B2 (ja) | 1991-03-19 | 1991-03-19 | ピークホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04313069A JPH04313069A (ja) | 1992-11-05 |
| JP2919985B2 true JP2919985B2 (ja) | 1999-07-19 |
Family
ID=12983965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5491791A Expired - Lifetime JP2919985B2 (ja) | 1991-03-19 | 1991-03-19 | ピークホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2919985B2 (ja) |
-
1991
- 1991-03-19 JP JP5491791A patent/JP2919985B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04313069A (ja) | 1992-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5173665A (en) | Pll frequency synthesizer capable of changing an output frequency at a high speed | |
| JPH0345570B2 (ja) | ||
| JP2715770B2 (ja) | 時定数検出回路及び時定数調整回路 | |
| JPH056688A (ja) | サンプル・アンド・ホールド回路 | |
| US5057699A (en) | Switch interface for determining position of a plurality of switches using a determined time | |
| JP2919985B2 (ja) | ピークホールド回路 | |
| JP2704677B2 (ja) | ピークホールド回路 | |
| CN113075459B (zh) | 静电容量检测装置 | |
| JP3374788B2 (ja) | アナログ信号処理装置 | |
| JP2776058B2 (ja) | サンプルホールド回路 | |
| JP2001343402A (ja) | 直流電流検出器 | |
| JP3210978B2 (ja) | 積分回路 | |
| JPH0114729B2 (ja) | ||
| JPS631773B2 (ja) | ||
| JPH02271720A (ja) | アナログデジタル変換回路 | |
| JPH0451789B2 (ja) | ||
| JPH0258853B2 (ja) | ||
| JPS643090B2 (ja) | ||
| JPS62151011A (ja) | スイツチトキヤパシタフイルタの入力回路 | |
| JPS60239116A (ja) | チヤタリング防止回路 | |
| JPH0888557A (ja) | 半導体集積回路装置 | |
| JPH07318610A (ja) | スイッチング損失計測装置 | |
| JPH06347570A (ja) | 時間−電圧変換及びトラックホールド回路 | |
| JPH0636055A (ja) | マイクロコンピュータシステム | |
| JPS6317328B2 (ja) |