JPH04313069A - ピークホールド回路 - Google Patents
ピークホールド回路Info
- Publication number
- JPH04313069A JPH04313069A JP5491791A JP5491791A JPH04313069A JP H04313069 A JPH04313069 A JP H04313069A JP 5491791 A JP5491791 A JP 5491791A JP 5491791 A JP5491791 A JP 5491791A JP H04313069 A JPH04313069 A JP H04313069A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- switching means
- switch
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 50
- 238000005070 sampling Methods 0.000 claims description 21
- 238000007599 discharging Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、ディジタル統合網（
ＩＳＤＮ）等に用いられているピークホールド回路に関
する。
ＩＳＤＮ）等に用いられているピークホールド回路に関
する。
【０００２】
【従来の技術】図２はこの種の従来のピークホールド回
路を示す図である。図において、１はホールド回路、３
ｃは比較器、４は比較器３ｃの出力に応じた信号を出力
する論理回路、Ｓ１はスイッチである。
路を示す図である。図において、１はホールド回路、３
ｃは比較器、４は比較器３ｃの出力に応じた信号を出力
する論理回路、Ｓ１はスイッチである。
【０００３】比較器３ｃの一方入力はホールド回路１に
接続され、他方入力は入力端子１０に接続されている。 ホールド回路１はスイッチＳ１を介して入力端子１０に
接続されている。
接続され、他方入力は入力端子１０に接続されている。 ホールド回路１はスイッチＳ１を介して入力端子１０に
接続されている。
【０００４】ホールド回路１は、コンデンサＣ１，抵抗
Ｒ１より成る。コンデンサＣ１と抵抗Ｒ１は比較器３ｃ
の一方入力と接地との間に並列に接続されている。スイ
ッチＳ１は、コンデンサＣ１と抵抗Ｒ１の共通接続点と
入力端子１０との間に接続されている。
Ｒ１より成る。コンデンサＣ１と抵抗Ｒ１は比較器３ｃ
の一方入力と接地との間に並列に接続されている。スイ
ッチＳ１は、コンデンサＣ１と抵抗Ｒ１の共通接続点と
入力端子１０との間に接続されている。
【０００５】次に動作について説明する。今、コンデン
サＣ１には現在入力されている入力信号Ｘのピーク値に
応じた電圧が充電されているものとする。入力端子１０
に入力されている入力信号Ｘのレベルが変化し、コンデ
ンサＣ１の充電電圧よりも大きくなると比較器３ｃは新
しいピーク値が入力されたことを知らせる信号Ｙを出力
する。論理回路４は信号Ｙに応答してスイッチＳ１をオ
ンさせるための信号Ｚ１を出力する。スイッチＳ１は信
号Ｚ１に応答して一定時間だけオンする。スイッチＳ１
がオンしている間にコンデンサＣ１が充電される。一定
時間経つと論理回路４はスイッチＳ１をオフさせるため
の信号Ａ１を出力する。スイッチＳ１は信号Ａ１に応答
してオフする。このようにしてホールド回路１は入力信
号Ｘのピーク値をホールドして出力端子２０から出力す
る。
サＣ１には現在入力されている入力信号Ｘのピーク値に
応じた電圧が充電されているものとする。入力端子１０
に入力されている入力信号Ｘのレベルが変化し、コンデ
ンサＣ１の充電電圧よりも大きくなると比較器３ｃは新
しいピーク値が入力されたことを知らせる信号Ｙを出力
する。論理回路４は信号Ｙに応答してスイッチＳ１をオ
ンさせるための信号Ｚ１を出力する。スイッチＳ１は信
号Ｚ１に応答して一定時間だけオンする。スイッチＳ１
がオンしている間にコンデンサＣ１が充電される。一定
時間経つと論理回路４はスイッチＳ１をオフさせるため
の信号Ａ１を出力する。スイッチＳ１は信号Ａ１に応答
してオフする。このようにしてホールド回路１は入力信
号Ｘのピーク値をホールドして出力端子２０から出力す
る。
【０００６】
【発明が解決しようとする課題】従来のピークホールド
回路は以上のように構成されているので、時定数を大き
くしたい場合（ピーク値のホールド時間を大きくしたい
場合）コンデンサＣ１の容量と抵抗Ｒ１の抵抗値を大き
くする必要がある。しかし、コンデンサＣ１の容量を大
きくすると充電にかかる時間が長くなり、スイッチＳ１
がオンしている間にコンデンサＣ１の充電電圧が入力信
号Ｘのピーク値に達せず、入力信号Ｘのピーク値をホー
ルドできない場合があるという問題点があった。
回路は以上のように構成されているので、時定数を大き
くしたい場合（ピーク値のホールド時間を大きくしたい
場合）コンデンサＣ１の容量と抵抗Ｒ１の抵抗値を大き
くする必要がある。しかし、コンデンサＣ１の容量を大
きくすると充電にかかる時間が長くなり、スイッチＳ１
がオンしている間にコンデンサＣ１の充電電圧が入力信
号Ｘのピーク値に達せず、入力信号Ｘのピーク値をホー
ルドできない場合があるという問題点があった。
【０００７】この発明は上記のような問題点を解決する
ためになされたもので、入力信号のピーク値をより速く
ホールドでき、かつホールド時間が長いピークホールド
回路を得ることを目的とする。
ためになされたもので、入力信号のピーク値をより速く
ホールドでき、かつホールド時間が長いピークホールド
回路を得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明に係るピークホ
ールド回路は、与えられる入力信号を選択的に出力する
第１のスイッチング手段と、前記第１のスイッチング手
段を介して与えられる前記入力信号のピーク値に応じて
充電される比較的容量の小さいコンデンサを含むサンプ
リング回路と、前記サンプリング回路のサンプリング電
圧を選択的に出力する第２のスイッチング手段と、前記
第２のスイッチング手段を介して与えられる前記サンプ
リング電圧に応じて充電される比較的容量の大きいコン
デンサを含むホールド回路と、前記ホールド回路のホー
ルド電圧を選択的に放電させる第３のスイッチング手段
と、前記入力信号のレベルが前記ホールド電圧に対応す
る前記入力信号のピーク値より大きくなった場合、前記
第１，第３のスイッチング手段をオンさせ、前記第２の
スイッチング手段をオフさせ、一定時間経過後前記第１
，第３のスイッチング手段をオフ、前記第２のスイッチ
ンング手段をオンさせるスイッチング制御手段とを備え
ている。
ールド回路は、与えられる入力信号を選択的に出力する
第１のスイッチング手段と、前記第１のスイッチング手
段を介して与えられる前記入力信号のピーク値に応じて
充電される比較的容量の小さいコンデンサを含むサンプ
リング回路と、前記サンプリング回路のサンプリング電
圧を選択的に出力する第２のスイッチング手段と、前記
第２のスイッチング手段を介して与えられる前記サンプ
リング電圧に応じて充電される比較的容量の大きいコン
デンサを含むホールド回路と、前記ホールド回路のホー
ルド電圧を選択的に放電させる第３のスイッチング手段
と、前記入力信号のレベルが前記ホールド電圧に対応す
る前記入力信号のピーク値より大きくなった場合、前記
第１，第３のスイッチング手段をオンさせ、前記第２の
スイッチング手段をオフさせ、一定時間経過後前記第１
，第３のスイッチング手段をオフ、前記第２のスイッチ
ンング手段をオンさせるスイッチング制御手段とを備え
ている。
【０００９】
【作用】この発明におけるスイッチング制御手段は、入
力信号のレベルがホールド回路のホールド電圧に対応す
るピーク値より大きくなった場合、第１，第３のスイッ
チング手段をオンさせ、サンプリング回路に入力信号を
サンプリングさせるとともにホールド回路のホールド電
圧を放電させる。その後、一定時間経過するとスイッチ
ング制御手段は、第１，第３のスイッチング手段をオフ
、第２のスイッチング手段をオンさせ、サンプリング電
圧をホールド回路に移動させる。サンプリング回路に含
まれるコンデンサは比較的容量が小さく、ホールド回路
に含まれるコンデンサは比較的容量が大きいので、サン
プリング回路に含まれるコンデンサは素速く充電され、
ホールド回路に含まれるコンデンサの放電時間は長くな
る。
力信号のレベルがホールド回路のホールド電圧に対応す
るピーク値より大きくなった場合、第１，第３のスイッ
チング手段をオンさせ、サンプリング回路に入力信号を
サンプリングさせるとともにホールド回路のホールド電
圧を放電させる。その後、一定時間経過するとスイッチ
ング制御手段は、第１，第３のスイッチング手段をオフ
、第２のスイッチング手段をオンさせ、サンプリング電
圧をホールド回路に移動させる。サンプリング回路に含
まれるコンデンサは比較的容量が小さく、ホールド回路
に含まれるコンデンサは比較的容量が大きいので、サン
プリング回路に含まれるコンデンサは素速く充電され、
ホールド回路に含まれるコンデンサの放電時間は長くな
る。
【００１０】
【実施例】図１はこの発明に係るピークホールド回路の
一実施例を示す回路図である。図において、図２に示し
た従来回路との相違点は、サンプリング回路２、抵抗Ｒ
３ａ，Ｒ３ｂ、スイッチＳ２，ＳＲを新たに設けたこと
である。
一実施例を示す回路図である。図において、図２に示し
た従来回路との相違点は、サンプリング回路２、抵抗Ｒ
３ａ，Ｒ３ｂ、スイッチＳ２，ＳＲを新たに設けたこと
である。
【００１１】スイッチＳ２は入力端子１０に接続され、
入力信号Ｘを選択的に出力する。サンプリング回路２は
、スイッチＳ２とスイッチＳ１との間に接続されている
。サンプリング回路２はコンデンサＣ２より成る。コン
デンサＣ２の容量（例えば１ｐＦ）はコンデンサＣ１の
容量（例えば１０ｐＦ）に比べ小さく設定されている。 コンデンサＣ２はスイッチＳ２とスイッチＳ１の共通接
続点と接地との間に接続されている。
入力信号Ｘを選択的に出力する。サンプリング回路２は
、スイッチＳ２とスイッチＳ１との間に接続されている
。サンプリング回路２はコンデンサＣ２より成る。コン
デンサＣ２の容量（例えば１ｐＦ）はコンデンサＣ１の
容量（例えば１０ｐＦ）に比べ小さく設定されている。 コンデンサＣ２はスイッチＳ２とスイッチＳ１の共通接
続点と接地との間に接続されている。
【００１２】抵抗Ｒ３ａは入力端子１０と比較器３ｃの
一方入力との間に接続されている。抵抗Ｒ３ｂは比較器
３ｃの一方入力と接地との間に接続されている。抵抗Ｒ
３ａ，Ｒ３ｂおよび比較器３ｃによりピーク判定回路３
が構成されている。なお、抵抗Ｒ３ａと抵抗Ｒ３ｂの抵
抗値の比とコンデンサＣ１とコンデンサＣ２の容量の比
は等しいものとする。スイッチＳＲは出力端子２０と接
地との間に接続されている。その他の構成は図２に示し
た従来回路と同様である。
一方入力との間に接続されている。抵抗Ｒ３ｂは比較器
３ｃの一方入力と接地との間に接続されている。抵抗Ｒ
３ａ，Ｒ３ｂおよび比較器３ｃによりピーク判定回路３
が構成されている。なお、抵抗Ｒ３ａと抵抗Ｒ３ｂの抵
抗値の比とコンデンサＣ１とコンデンサＣ２の容量の比
は等しいものとする。スイッチＳＲは出力端子２０と接
地との間に接続されている。その他の構成は図２に示し
た従来回路と同様である。
【００１３】次に動作について説明する。今、スイッチ
ＳＲ，Ｓ１，Ｓ２はオフしており、コンデンサＣ１は現
時点での入力信号Ｘのピーク値に応じた電圧に充電され
ているものとする。
ＳＲ，Ｓ１，Ｓ２はオフしており、コンデンサＣ１は現
時点での入力信号Ｘのピーク値に応じた電圧に充電され
ているものとする。
【００１４】入力端子１０に現在のピーク値（コンデン
サＣ１の充電電圧に対応）より大きな値を持つ入力信号
Ｘが入力されると、ピーク判定回路３から論理回路４に
新しいピーク値Ｖｐｅａｋが入力されたことを知らせる
信号Ｙが入力される。論理回路４は信号Ｙに応答して信
号Ｚ２をスイッチＳ２，ＳＲに与える。スイッチＳ２お
よびスイッチＳＲは信号Ｚ２に応答してオンする。スイ
ッチＳ２がオンすることによりコンデンサＣ２は入力信
号のピーク値Ｖｐｅａｋに応じた電圧に充電される。ま
た、スイッチＳＲがオンすることによりコンデンサＣ１
のホールド電圧が放電される。コンデンサＣ２の容量は
コンデンサＣ１の容量より小さく設定しているので、コ
ンデンサＣ２の充電時間はコンデンサＣ１の充電時間よ
りも短い。
サＣ１の充電電圧に対応）より大きな値を持つ入力信号
Ｘが入力されると、ピーク判定回路３から論理回路４に
新しいピーク値Ｖｐｅａｋが入力されたことを知らせる
信号Ｙが入力される。論理回路４は信号Ｙに応答して信
号Ｚ２をスイッチＳ２，ＳＲに与える。スイッチＳ２お
よびスイッチＳＲは信号Ｚ２に応答してオンする。スイ
ッチＳ２がオンすることによりコンデンサＣ２は入力信
号のピーク値Ｖｐｅａｋに応じた電圧に充電される。ま
た、スイッチＳＲがオンすることによりコンデンサＣ１
のホールド電圧が放電される。コンデンサＣ２の容量は
コンデンサＣ１の容量より小さく設定しているので、コ
ンデンサＣ２の充電時間はコンデンサＣ１の充電時間よ
りも短い。
【００１５】一定時間経過後、論理回路４は、サンプリ
ングした入力信号Ｘのピーク値Ｖｐｅａｋをホールド回
路１に移すためスイッチＳＲ，Ｓ２をオフさせ、かつス
イッチＳ１をオンさせるための信号Ａ２を出力する。ス
イッチＳＲ，Ｓ２は信号Ａ２に応答してオフし、スイッ
チＳ２はオンする。コンデンサＣ１の容量をコンデンサ
Ｃ２の容量より大きく設定しているので、スイッチＳ１
のオン時間をスイッチＳ２のオン時間より長く設定して
いる。スイッチＳ１がオンすることによりコンデンサＣ
１はコンデンサＣ２の充電電圧に応じた電圧に充電され
る。この時、ホールド回路１のホールド電圧Ｖｈｏｌｄ
は、電荷の分配により、
ングした入力信号Ｘのピーク値Ｖｐｅａｋをホールド回
路１に移すためスイッチＳＲ，Ｓ２をオフさせ、かつス
イッチＳ１をオンさせるための信号Ａ２を出力する。ス
イッチＳＲ，Ｓ２は信号Ａ２に応答してオフし、スイッ
チＳ２はオンする。コンデンサＣ１の容量をコンデンサ
Ｃ２の容量より大きく設定しているので、スイッチＳ１
のオン時間をスイッチＳ２のオン時間より長く設定して
いる。スイッチＳ１がオンすることによりコンデンサＣ
１はコンデンサＣ２の充電電圧に応じた電圧に充電され
る。この時、ホールド回路１のホールド電圧Ｖｈｏｌｄ
は、電荷の分配により、
【００１６】
【数１】
【００１７】となる。ピーク判定回路３の抵抗Ｒ３ａと
抵抗Ｒ３ｂの抵抗値の比を
抵抗Ｒ３ｂの抵抗値の比を
【００１８】
【数２】
【００１９】と設定しているので、比較器３ｃの両入力
への入力電圧はどちらもＣ２／（Ｃ１＋Ｃ２）倍される
ので電圧比較が簡単に行える。ここで、Ｒ３ａは抵抗Ｒ
３ａの抵抗値、Ｒ３ｂは抵抗Ｒ３ｂの抵抗値、Ｃ１はコ
ンデンサＣ１の容量、Ｃ２はコンデンサＣ２の容量であ
る。
への入力電圧はどちらもＣ２／（Ｃ１＋Ｃ２）倍される
ので電圧比較が簡単に行える。ここで、Ｒ３ａは抵抗Ｒ
３ａの抵抗値、Ｒ３ｂは抵抗Ｒ３ｂの抵抗値、Ｃ１はコ
ンデンサＣ１の容量、Ｃ２はコンデンサＣ２の容量であ
る。
【００２０】なお、上記実施例ではピーク判定回路３を
抵抗Ｒ３ａ，Ｒ３ｂおよび比較器３ｃにより構成し、そ
の判定結果に基づき論理回路４によりスイッチＳ１，Ｓ
２，ＳＲの制御信号を発生したが、入力信号Ｘのピーク
値に応じてスイッチＳ１，Ｓ２，ＳＲを上述のように制
御できればどのような回路でもよい。
抵抗Ｒ３ａ，Ｒ３ｂおよび比較器３ｃにより構成し、そ
の判定結果に基づき論理回路４によりスイッチＳ１，Ｓ
２，ＳＲの制御信号を発生したが、入力信号Ｘのピーク
値に応じてスイッチＳ１，Ｓ２，ＳＲを上述のように制
御できればどのような回路でもよい。
【００２１】
【発明の効果】以上のようにこの発明によれば、第１の
スイッチング手段を介して与えられる入力信号に応じて
充電される比較的容量の小さいコンデンサを含むサンプ
リング回路と、第２のスイッチング手段を介して与えら
れるサンプリング電圧に応じて充電される比較的容量の
大きいコンデンサを含むホールド回路と、入力信号のレ
ベルがホールド電圧に対応する入力信号のピーク値より
大きくなった場合、第１，第３のスイッチング手段をオ
ン、第２のスイッチング手段をオフさせ、一定時間経過
後第１，第３のスイッチング手段をオフ、第２のスイッ
チンング手段をオンさせるスイッチング制御手段とを設
けたので、サンプリング回路に含まれるコンデンサは素
速く充電され、ホールド回路に含まれるコンデンサの放
電時間は長くなる。その結果、入力信号のピーク値をよ
り速くホールドできるとともに、ホールド時間が長くな
るという効果がある。
スイッチング手段を介して与えられる入力信号に応じて
充電される比較的容量の小さいコンデンサを含むサンプ
リング回路と、第２のスイッチング手段を介して与えら
れるサンプリング電圧に応じて充電される比較的容量の
大きいコンデンサを含むホールド回路と、入力信号のレ
ベルがホールド電圧に対応する入力信号のピーク値より
大きくなった場合、第１，第３のスイッチング手段をオ
ン、第２のスイッチング手段をオフさせ、一定時間経過
後第１，第３のスイッチング手段をオフ、第２のスイッ
チンング手段をオンさせるスイッチング制御手段とを設
けたので、サンプリング回路に含まれるコンデンサは素
速く充電され、ホールド回路に含まれるコンデンサの放
電時間は長くなる。その結果、入力信号のピーク値をよ
り速くホールドできるとともに、ホールド時間が長くな
るという効果がある。
【図１】この発明に係るピークホールド回路の一実施例
を示す回路図である。
を示す回路図である。
【図２】従来のピークホールド回路を示す回路図である
。
。
１ ホールド回路
２ サンプリング回路
３ ピーク判定回路
４ 論理回路
Ｓ１，Ｓ２，ＳＲ スイッチ
Ｃ１，Ｃ２ コンデンサ
Claims (1)
- 【請求項１】 与えられる入力信号を選択的に出力す
る第１のスイッチング手段と、前記第１のスイッチング
手段を介して与えられる前記入力信号に応じて充電され
る比較的容量の小さいコンデンサを含むサンプリング回
路と、前記サンプリング回路のサンプリング電圧を選択
的に出力する第２のスイッチング手段と、前記第２のス
イッチング手段を介して与えられる前記サンプリング電
圧に応じて充電される比較的容量の大きいコンデンサを
含むホールド回路と、前記ホールド回路のホールド電圧
を選択的に放電させる第３のスイッチング手段と、前記
入力信号のレベルが前記ホールド電圧に対応する前記入
力信号のピーク値より大きくなった場合、前記第１，第
３のスイッチング手段をオン、前記第２のスイッチング
手段をオフさせ、一定時間経過後前記第１，第３のスイ
ッチング手段をオフ、前記第２のスイッチング手段をオ
ンさせるスイッチング制御手段とを備えたピークホール
ド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5491791A JP2919985B2 (ja) | 1991-03-19 | 1991-03-19 | ピークホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5491791A JP2919985B2 (ja) | 1991-03-19 | 1991-03-19 | ピークホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04313069A true JPH04313069A (ja) | 1992-11-05 |
| JP2919985B2 JP2919985B2 (ja) | 1999-07-19 |
Family
ID=12983965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5491791A Expired - Lifetime JP2919985B2 (ja) | 1991-03-19 | 1991-03-19 | ピークホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2919985B2 (ja) |
-
1991
- 1991-03-19 JP JP5491791A patent/JP2919985B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2919985B2 (ja) | 1999-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050184894A1 (en) | Analog-to-digital converter and microcomputer in which the same is installed | |
| JPH056688A (ja) | サンプル・アンド・ホールド回路 | |
| US7279962B2 (en) | Frequency tuning loop for active RC filters | |
| JPH04313069A (ja) | ピークホールド回路 | |
| US6590514B2 (en) | D/A converter circuit | |
| US6680685B2 (en) | Chopper analog-to-digital converter with power saving mode | |
| CN112254726A (zh) | 电流转换电路、惯性导航装置、控制方法及存储介质 | |
| CN115940932A (zh) | 多路信号加法电路以及多路信号加法的实现方法 | |
| JP2001160756A (ja) | アナログ・デジタル変換器 | |
| CN213067622U (zh) | 加速度传感器输出电流转换电路及惯性导航装置 | |
| WO2001015306A1 (en) | Dc/dc converter with a low-battery state indicator | |
| JPH04288728A (ja) | Ａｄ変換器 | |
| KR0153050B1 (ko) | Rc 저역필터의 충/방전시간 감축회로 | |
| JPH06347570A (ja) | 時間−電圧変換及びトラックホールド回路 | |
| JPS60239116A (ja) | チヤタリング防止回路 | |
| JPH08204561A (ja) | サブレンジング型ａ／ｄ変換器 | |
| JP2776058B2 (ja) | サンプルホールド回路 | |
| JPH0888557A (ja) | 半導体集積回路装置 | |
| JPS5910821Y2 (ja) | 電子タイマ | |
| JP4071444B2 (ja) | アナログ回路式定電力供給装置 | |
| JPH08254422A (ja) | 積分回路 | |
| JPH05336733A (ja) | 電圧変換装置 | |
| JPH06283982A (ja) | スイッチ回路及びこれを用いた波形整形回路 | |
| JPH0659781A (ja) | 電源投入制御装置 | |
| JPS60220691A (ja) | 信号発生回路 |