JPH04288728A - Ａｄ変換器 - Google Patents
Ａｄ変換器Info
- Publication number
- JPH04288728A JPH04288728A JP2308591A JP2308591A JPH04288728A JP H04288728 A JPH04288728 A JP H04288728A JP 2308591 A JP2308591 A JP 2308591A JP 2308591 A JP2308591 A JP 2308591A JP H04288728 A JPH04288728 A JP H04288728A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- input
- switch
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 claims abstract description 29
- 238000001514 detection method Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 10
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 12
- 238000007599 discharging Methods 0.000 description 3
- 101100263704 Arabidopsis thaliana VIN3 gene Proteins 0.000 description 1
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、ＡＤ変換器に関し、
特に入力電圧を積分する第１の積分期間と、基準電圧を
積分する第２の積分期間を有する二重積分形のＡＤ変換
器に関する。
特に入力電圧を積分する第１の積分期間と、基準電圧を
積分する第２の積分期間を有する二重積分形のＡＤ変換
器に関する。
【０００２】
【従来の技術】図１３はこの種の従来のＡＤ変換器を示
す回路図である。図において、ＶＩＮ４ は入力電圧Ｖ
Ｘ が入力される入力端子、ＶＩＮ５ は基準電圧入力
端子である。スイッチＳ９ の一方端は入力端子ＶＩＮ
４ に、スイッチＳ１０の一方端は基準電圧入力端子Ｖ
ＩＮ５ に各々接続されている。スイッチＳ９ ，Ｓ１
０の他方端は共通接続され、この共通接続点は抵抗Ｒを
介して演算増幅器Ａの反転入力端子に接続されている。 演算増幅器Ａの非反転入力端子は接地され、その出力は
キャパシタＣを介して反転入力端子に接続されている。 抵抗Ｒ、キャパシタＣおよび演算増幅器Ａにより積分回
路が構成されている。演算増幅器Ａの出力は電圧比較器
Ｂの一方端に接続されている。電圧比較器Ｂの他方端は
接地されている。
す回路図である。図において、ＶＩＮ４ は入力電圧Ｖ
Ｘ が入力される入力端子、ＶＩＮ５ は基準電圧入力
端子である。スイッチＳ９ の一方端は入力端子ＶＩＮ
４ に、スイッチＳ１０の一方端は基準電圧入力端子Ｖ
ＩＮ５ に各々接続されている。スイッチＳ９ ，Ｓ１
０の他方端は共通接続され、この共通接続点は抵抗Ｒを
介して演算増幅器Ａの反転入力端子に接続されている。 演算増幅器Ａの非反転入力端子は接地され、その出力は
キャパシタＣを介して反転入力端子に接続されている。 抵抗Ｒ、キャパシタＣおよび演算増幅器Ａにより積分回
路が構成されている。演算増幅器Ａの出力は電圧比較器
Ｂの一方端に接続されている。電圧比較器Ｂの他方端は
接地されている。
【０００３】次に動作について説明する。入力端子ＶＩ
Ｎ４ に入力電圧ＶＸ を、基準電圧入力端子ＶＩＮ５
に負の基準電圧−ＶＲ を各々与える。初期状態とし
てキャパシタＣの放電を行った後、一定時間Ｔだけスイ
ッチＳ９ をオン，スイッチＳ１０をオフにし、入力電
圧ＶＸ による積分を行う。この積分によってＤ点の電
位は−ＶＸ ・Ｔ／（Ｒ・Ｃ）となる。なお、一定時間
Ｔは例えばカウンタ（図示せず）により所定数だけクロ
ックをカウントして設定する。クロックの周波数をｆ、
カウンタの設定値をｎとすると、一定時間Ｔはｎ／ｆに
より決定される。
Ｎ４ に入力電圧ＶＸ を、基準電圧入力端子ＶＩＮ５
に負の基準電圧−ＶＲ を各々与える。初期状態とし
てキャパシタＣの放電を行った後、一定時間Ｔだけスイ
ッチＳ９ をオン，スイッチＳ１０をオフにし、入力電
圧ＶＸ による積分を行う。この積分によってＤ点の電
位は−ＶＸ ・Ｔ／（Ｒ・Ｃ）となる。なお、一定時間
Ｔは例えばカウンタ（図示せず）により所定数だけクロ
ックをカウントして設定する。クロックの周波数をｆ、
カウンタの設定値をｎとすると、一定時間Ｔはｎ／ｆに
より決定される。
【０００４】次に、スイッチＳ９ をオフ、スイッチＳ
１０をオンにし、基準電圧−ＶＲ による積分を行い、
Ｄ点の電位が接地レベルに達するまで（電圧比較器Ｂの
出力が反転するまで）の時間ＴＸ を測定する。時間Ｔ
Ｘ が経過するとＤ点の電位は０となるので、
１０をオンにし、基準電圧−ＶＲ による積分を行い、
Ｄ点の電位が接地レベルに達するまで（電圧比較器Ｂの
出力が反転するまで）の時間ＴＸ を測定する。時間Ｔ
Ｘ が経過するとＤ点の電位は０となるので、
【０００５】
【数１】
【０００６】の関係が成り立つ。Ｄ点の電位（積分出力
）と時間との関係を図１６に示す。数１より入力電圧Ｖ
Ｘ は
）と時間との関係を図１６に示す。数１より入力電圧Ｖ
Ｘ は
【０００７】
【数２】
【０００８】となる。ここでＴＸ ＝ｎＸ ／ｆ（ｎＸ
はカウンタのカウント値）と表わされ、この式及びＴ
＝ｎ／ｆを数２に代入すると
はカウンタのカウント値）と表わされ、この式及びＴ
＝ｎ／ｆを数２に代入すると
【０００９】
【数３】
【００１０】となる。ＶＲ ／ｎは定数であるので、入
力電圧ＶＸはカウント値に置き換えられる。つまり、連
続値として存在する変換入力電圧（アナログ量）ＶＸ
がとびとびの値であるカウント値（ディジタル量）に変
換されたことになる。
力電圧ＶＸはカウント値に置き換えられる。つまり、連
続値として存在する変換入力電圧（アナログ量）ＶＸ
がとびとびの値であるカウント値（ディジタル量）に変
換されたことになる。
【００１１】図１４は他の従来の二重積分形のＡＤ変換
器を示す回路図である。図１３との相違点は正の基準電
圧ＶＲ を入力するための基準電圧入力端子ＶＩＮ６
、スイッチＳ１１，演算増幅器Ａの出力（Ｄ点）の電位
を検出するための電位検出器１００をスイッチング制御
部２００中に新たに設けたことである。スイッチＳ１１
の一方端は基準電圧入力端子ＶＩＮ６ に、他方端はス
イッチＳ９ ，スイッチＳ１０の他方端に各々接続され
ている。その他の構成は図１３に示した回路と同様であ
る。この回路構成においては、負の基準電圧−ＶＲ に
加え、正の基準電圧ＶＲ も入力できるようにしており
、入力電圧ＶＸ の正負にかかわらず、ＡＤ変換できる
ようにしている。
器を示す回路図である。図１３との相違点は正の基準電
圧ＶＲ を入力するための基準電圧入力端子ＶＩＮ６
、スイッチＳ１１，演算増幅器Ａの出力（Ｄ点）の電位
を検出するための電位検出器１００をスイッチング制御
部２００中に新たに設けたことである。スイッチＳ１１
の一方端は基準電圧入力端子ＶＩＮ６ に、他方端はス
イッチＳ９ ，スイッチＳ１０の他方端に各々接続され
ている。その他の構成は図１３に示した回路と同様であ
る。この回路構成においては、負の基準電圧−ＶＲ に
加え、正の基準電圧ＶＲ も入力できるようにしており
、入力電圧ＶＸ の正負にかかわらず、ＡＤ変換できる
ようにしている。
【００１２】基本的動作は図１３に示した回路と同じで
あるが、Ｄ点の電位の極性によって正負のどちらかの基
準電圧を選択する点が異なる。。つまり、電位検出回路
１００の検出結果に基いて、スイッチング制御部２００
はスイッチＳ１０，Ｓ１１をオンさせたりオフさせたり
する。このときのＤ点の電位と時間の関係を図１７に示
す。
あるが、Ｄ点の電位の極性によって正負のどちらかの基
準電圧を選択する点が異なる。。つまり、電位検出回路
１００の検出結果に基いて、スイッチング制御部２００
はスイッチＳ１０，Ｓ１１をオンさせたりオフさせたり
する。このときのＤ点の電位と時間の関係を図１７に示
す。
【００１３】図１５はさらに他の従来の二重積分形のＡ
Ｄ変換器を示す回路図である。図において、図１３に示
した回路との相違点は、基準電圧入力端子ＶＩＮ５ ，
スイッチＳ１０をなくし、正の基準電圧ＶＲ を入力す
る基準電圧入力端子ＶＩＮ１０、キャパシタＣＲ 、ス
イッチＳ１５，Ｓ１６、Ｓ１７，Ｓ１８，Ｓ１９，Ｓ２
０および演算増幅器Ａの出力（Ｄ点）の電位を検出する
ための電位検出器１００をスイッチイング制御部２００
中に新たに設けたことである。スイッチＳ１９の一方端
は基準電圧入力端子ＶＩＮ１０に、他方端がスイッチＳ
１５，Ｓ１６の一方端に各々接続されている。スイッチ
Ｓ１５の他方端は抵抗Ｒに接続されている。スイッチＳ
１６の他方端は接地されている。スイッチＳ２０は、一
方端が接地され、他方端はスイッチＳ１７，Ｓ１８の一
方端に接続されている。スイッチＳ１７の他方端は抵抗
Ｒに接続され、スイッチＳ１８の他方端は接地されてい
る。キャパシタＣＲ はスイッチＳ１９，Ｓ１５，Ｓ１
６の共通接続点とスイッチＳ２０，Ｓ１７，Ｓ１８の共
通接続点との間に接続されている。その他の構成は図１
３に示した回路と同様である。図１５に示した回路は正
負両極性の入力電圧ＶＸ を単一の基準電圧ＶＲ によ
りディジタル信号に変換できる構成となっている。
Ｄ変換器を示す回路図である。図において、図１３に示
した回路との相違点は、基準電圧入力端子ＶＩＮ５ ，
スイッチＳ１０をなくし、正の基準電圧ＶＲ を入力す
る基準電圧入力端子ＶＩＮ１０、キャパシタＣＲ 、ス
イッチＳ１５，Ｓ１６、Ｓ１７，Ｓ１８，Ｓ１９，Ｓ２
０および演算増幅器Ａの出力（Ｄ点）の電位を検出する
ための電位検出器１００をスイッチイング制御部２００
中に新たに設けたことである。スイッチＳ１９の一方端
は基準電圧入力端子ＶＩＮ１０に、他方端がスイッチＳ
１５，Ｓ１６の一方端に各々接続されている。スイッチ
Ｓ１５の他方端は抵抗Ｒに接続されている。スイッチＳ
１６の他方端は接地されている。スイッチＳ２０は、一
方端が接地され、他方端はスイッチＳ１７，Ｓ１８の一
方端に接続されている。スイッチＳ１７の他方端は抵抗
Ｒに接続され、スイッチＳ１８の他方端は接地されてい
る。キャパシタＣＲ はスイッチＳ１９，Ｓ１５，Ｓ１
６の共通接続点とスイッチＳ２０，Ｓ１７，Ｓ１８の共
通接続点との間に接続されている。その他の構成は図１
３に示した回路と同様である。図１５に示した回路は正
負両極性の入力電圧ＶＸ を単一の基準電圧ＶＲ によ
りディジタル信号に変換できる構成となっている。
【００１４】まず、スイッチＳ９ を一定時間Ｔだけオ
ンさせる。このときスイッチＳ１９，Ｓ２０もオンさせ
キャパシタＣＲ を基準電圧ＶＲ により充電する。そ
して、一定時間Ｔ経過後、スイッチＳ９ ，Ｓ１９，Ｓ
２０をオフさせる。次に、Ｄ点の電位の正負を電位検出
器１００により検出し、電位検出回路１００の検出結果
に基いてスイッチング制御部２００はスイッチＳ１５，
Ｓ１６，Ｓ１７，Ｓ１８を選択的にオン，オフさせ、キ
ャパシタＣＲ の充電電圧による積分を行う。このとき
のＤ点の電位と時間の関係は図１７と同様である。
ンさせる。このときスイッチＳ１９，Ｓ２０もオンさせ
キャパシタＣＲ を基準電圧ＶＲ により充電する。そ
して、一定時間Ｔ経過後、スイッチＳ９ ，Ｓ１９，Ｓ
２０をオフさせる。次に、Ｄ点の電位の正負を電位検出
器１００により検出し、電位検出回路１００の検出結果
に基いてスイッチング制御部２００はスイッチＳ１５，
Ｓ１６，Ｓ１７，Ｓ１８を選択的にオン，オフさせ、キ
ャパシタＣＲ の充電電圧による積分を行う。このとき
のＤ点の電位と時間の関係は図１７と同様である。
【００１５】
【発明が解決しようとする課題】従来の二重積分形のＡ
Ｄ変換器は以上のように構成されているので、以下の様
な問題点があった。図１３に示した回路では。入力電圧
ＶＸ は正に限定される。
Ｄ変換器は以上のように構成されているので、以下の様
な問題点があった。図１３に示した回路では。入力電圧
ＶＸ は正に限定される。
【００１６】図１４に示した回路では入力電圧ＶＸ の
極性によって基準電圧の正負の切り換えを行うための電
位検出器１００が必要である。また、接地レベル（０Ｖ
）を境に基準電圧の正負の切換えを行っているので、正
負に振れるアナログ信号をＡＤ変換する場合、積分動作
が接地レベル付近で不連続となり精度が得にくい。
極性によって基準電圧の正負の切り換えを行うための電
位検出器１００が必要である。また、接地レベル（０Ｖ
）を境に基準電圧の正負の切換えを行っているので、正
負に振れるアナログ信号をＡＤ変換する場合、積分動作
が接地レベル付近で不連続となり精度が得にくい。
【００１７】図１５に示した回路では、周辺回路が複雑
である。基準電圧がキャパシタＣＲ の充電電圧である
ため精度が得にくい。入力電圧ＶＸの極性によって基準
電圧の正負の切り換えを行うための電位検出器１００が
必要である。また、接地レベルを境に基準電圧の正負の
切換えを行っているので、同上積分動作が接地レベル付
近で不連続となり精度が得にくい。
である。基準電圧がキャパシタＣＲ の充電電圧である
ため精度が得にくい。入力電圧ＶＸの極性によって基準
電圧の正負の切り換えを行うための電位検出器１００が
必要である。また、接地レベルを境に基準電圧の正負の
切換えを行っているので、同上積分動作が接地レベル付
近で不連続となり精度が得にくい。
【００１８】この発明は上記のような問題点を解決する
ためになされたもので、周辺回路が簡略化され、単一基
準電圧により正負極性の入力電圧のＡＤ変換を高精度で
行うことができるＡＤ変換器を得ることを目的とする。
ためになされたもので、周辺回路が簡略化され、単一基
準電圧により正負極性の入力電圧のＡＤ変換を高精度で
行うことができるＡＤ変換器を得ることを目的とする。
【００１９】
【課題を解決するための手段】この発明に係るＡＤ変換
器は、入力電圧を積分する第１の積分期間と、基準電圧
を積分する第２の積分期間を有する二重積分形のＡＤ変
換器において、積分電圧が所定電圧に達したかどうかを
検出する電圧比較器の閾値電圧を基準電圧と逆極性とし
たことを特徴とする。
器は、入力電圧を積分する第１の積分期間と、基準電圧
を積分する第２の積分期間を有する二重積分形のＡＤ変
換器において、積分電圧が所定電圧に達したかどうかを
検出する電圧比較器の閾値電圧を基準電圧と逆極性とし
たことを特徴とする。
【００２０】
【作用】この発明においては、入力電圧を積分する第１
の積分期間と、基準電圧を積分する第２の積分期間を有
する二重積分形のＡＤ変換器において、積分電圧が所定
電圧に達したかどうかを検出する電圧比較器の閾値電圧
を基準電圧と逆極性としたので、入力電圧の極性に応じ
て基準電圧の極性を選択する必要がなく、正負に振れる
アナログ信号を入力した場合でも接地レベルでＡＤ変換
動作が不連続となることがない。
の積分期間と、基準電圧を積分する第２の積分期間を有
する二重積分形のＡＤ変換器において、積分電圧が所定
電圧に達したかどうかを検出する電圧比較器の閾値電圧
を基準電圧と逆極性としたので、入力電圧の極性に応じ
て基準電圧の極性を選択する必要がなく、正負に振れる
アナログ信号を入力した場合でも接地レベルでＡＤ変換
動作が不連続となることがない。
【００２１】
【実施例】図１はこの発明に係るＡＤ変換器の一実施例
を示す回路図である。図において図１３に示した従来回
路との相違点は、電圧比較器Ｂの閾値電圧を基準電圧と
逆極性にしたことである。その他の構成は図１３に示し
た従来回路と同様である。
を示す回路図である。図において図１３に示した従来回
路との相違点は、電圧比較器Ｂの閾値電圧を基準電圧と
逆極性にしたことである。その他の構成は図１３に示し
た従来回路と同様である。
【００２２】今、基準電圧ＶＲ を正、電圧比較器Ｂの
閾値電圧を負の電圧−Ｖｃｏｎｓｔ とする。まず、初
期状態としてキャパシタＣの放電を行う。次に、スイッ
チＳ１０を一定時間Ｔ（＝ｎ／ｆ（ｎはカウンタのカウ
ント値））だけオンさせ、基準電圧ＶＲ による積分を
行う。このときＤ点の電位は−ＶＲ ・Ｔ／（Ｒ・Ｃ）
（−ＶＲ ・Ｔ／（Ｒ・Ｃ）＞−Ｖｃｏｎｓｔ ）とな
る。引き続き基準電圧ＶＲ による積分を行い電圧比較
器Ｂの出力が反転するまでの時間、つまりＤ点の電位が
−Ｖｃｏｎｓｔ になるまでの時間ＴＲ （＝ｎＲ ／
ｆ（ｎＲ はカウンタのカウント値））を測定する。こ
の時
閾値電圧を負の電圧−Ｖｃｏｎｓｔ とする。まず、初
期状態としてキャパシタＣの放電を行う。次に、スイッ
チＳ１０を一定時間Ｔ（＝ｎ／ｆ（ｎはカウンタのカウ
ント値））だけオンさせ、基準電圧ＶＲ による積分を
行う。このときＤ点の電位は−ＶＲ ・Ｔ／（Ｒ・Ｃ）
（−ＶＲ ・Ｔ／（Ｒ・Ｃ）＞−Ｖｃｏｎｓｔ ）とな
る。引き続き基準電圧ＶＲ による積分を行い電圧比較
器Ｂの出力が反転するまでの時間、つまりＤ点の電位が
−Ｖｃｏｎｓｔ になるまでの時間ＴＲ （＝ｎＲ ／
ｆ（ｎＲ はカウンタのカウント値））を測定する。こ
の時
【００２３】
【数４】
【００２４】が成り立つ。
【００２５】次にキャパシタＣの放電を行った後、一定
時間ＴだけスイッチＳ９ をオンし、入力電圧ＶＸ に
よる積分を行う。この積分によって得られるＤ点の電位
は−ＶＸ ・Ｔ／（Ｒ・Ｃ）となる。次にスイッチＳ９
をオフ、スイッチＳ２ をオンし、基準電圧ＶＲ に
よる積分を行い電圧比較器Ｂの出力が反転するまでの時
間、つまりＤ点の電位（積分出力）が−Ｖｃｏｎｓｔ
になるまでの時間ＴＸ （＝ｎＸ ／ｆ（ｎＸ はカ
ウンタのカウント値））を測定する。この時
時間ＴだけスイッチＳ９ をオンし、入力電圧ＶＸ に
よる積分を行う。この積分によって得られるＤ点の電位
は−ＶＸ ・Ｔ／（Ｒ・Ｃ）となる。次にスイッチＳ９
をオフ、スイッチＳ２ をオンし、基準電圧ＶＲ に
よる積分を行い電圧比較器Ｂの出力が反転するまでの時
間、つまりＤ点の電位（積分出力）が−Ｖｃｏｎｓｔ
になるまでの時間ＴＸ （＝ｎＸ ／ｆ（ｎＸ はカ
ウンタのカウント値））を測定する。この時
【００２６】
【数５】
【００２７】が成り立つ。数４，数５より
【００２８】
【数６】
【００２９】の関係が得られ、数６にＴ＝ｎ／ｆ，ＴＲ
＝ｎＲ ／ｆ，ＴＸ ＝ｎＸ ／ｆを代入すると、
＝ｎＲ ／ｆ，ＴＸ ＝ｎＸ ／ｆを代入すると、
【００３０】
【数７】
【００３１】となる。数７において、ｎ，ｎＲ ，ＶＲ
は定数であるので入力電圧ＶＸ はカウント値に変換
されたことになる。このようにしてアナログ値である入
力電圧ＶＸ がディジタル値に変換される。
は定数であるので入力電圧ＶＸ はカウント値に変換
されたことになる。このようにしてアナログ値である入
力電圧ＶＸ がディジタル値に変換される。
【００３２】数４，数５において入力電圧ＶＸ が負の
場合、正の基準電圧ＶＲ による積分出力と時間の関係
および負の入力電圧ＶＸ による積分出力と時間の関係
は図２に示すようになる。
場合、正の基準電圧ＶＲ による積分出力と時間の関係
および負の入力電圧ＶＸ による積分出力と時間の関係
は図２に示すようになる。
【００３３】数４，数５において入力電圧ＶＸ が正で
かつ−ＶＸ・Ｔ／（Ｒ・Ｃ）＞−ＶＲ ・Ｔ／（Ｒ・Ｃ
）の場合、正の基準電圧ＶＲ による積分出力と時間の
関係および正の入力電圧ＶＸ による積分出力と時間の
関係は図３のようになる。
かつ−ＶＸ・Ｔ／（Ｒ・Ｃ）＞−ＶＲ ・Ｔ／（Ｒ・Ｃ
）の場合、正の基準電圧ＶＲ による積分出力と時間の
関係および正の入力電圧ＶＸ による積分出力と時間の
関係は図３のようになる。
【００３４】数４，数５において入力電圧ＶＸ が正で
かつ−ＶＸ・Ｔ／（Ｒ・Ｃ）＜−ＶＲ ・Ｔ／（Ｒ・Ｃ
）の場合、正の基準電圧ＶＲ による積分出力と時間の
関係および正の入力電圧ＶＸ による積分出力と時間の
関係は図４のようになる。
かつ−ＶＸ・Ｔ／（Ｒ・Ｃ）＜−ＶＲ ・Ｔ／（Ｒ・Ｃ
）の場合、正の基準電圧ＶＲ による積分出力と時間の
関係および正の入力電圧ＶＸ による積分出力と時間の
関係は図４のようになる。
【００３５】上記に示したのと同様にして基準電圧ＶＲ
が負の場合は以下のようになる。入力電圧ＶＸ が正
の場合、この正の入力電圧ＶＸ による積分出力と時間
の関係および負の基準電圧ＶＲ による積分出力との時
間の関係は図５のようになる。
が負の場合は以下のようになる。入力電圧ＶＸ が正
の場合、この正の入力電圧ＶＸ による積分出力と時間
の関係および負の基準電圧ＶＲ による積分出力との時
間の関係は図５のようになる。
【００３６】入力電圧ＶＸ が負でかつ−ＶＸ ・Ｔ／
（Ｒ・Ｃ）＜−ＶＲ ・Ｔ／（Ｒ・Ｃ）の場合、負の基
準電圧ＶＲ による積分出力と時間の関係および負の入
力電圧ＶＸ による積分出力と時間の関係は図６に示す
ようになる。
（Ｒ・Ｃ）＜−ＶＲ ・Ｔ／（Ｒ・Ｃ）の場合、負の基
準電圧ＶＲ による積分出力と時間の関係および負の入
力電圧ＶＸ による積分出力と時間の関係は図６に示す
ようになる。
【００３７】入力電圧ＶＸ が負でかつ−ＶＸ ・Ｔ／
（Ｒ・Ｃ）＞−ＶＲ ・Ｔ／（Ｒ・Ｃ）の場合、負の基
準電圧ＶＲ による積分出力と時間の関係および負の入
力電圧ＶＸ による積分出力と時間の関係は図７に示す
ようになる。なお、基準電圧ＶＲ が負の場合、電圧比
較器Ｂの閾値電圧を正の電圧＋Ｖｃｏｎｓｔ に設定し
ている。また、＋Ｖｃｏｎｓｔ ＞−ＶＸ ・Ｔ／（Ｒ
・Ｃ）かつ＋Ｖｃｏｎｓｔ ＞−ＶＲ ・Ｔ／（Ｒ・Ｃ
）の関係を保たなければならない。 さらに、−Ｖｃｏｎｓｔ ＜−ＶＸ ・Ｔ／Ｒ・Ｃかつ
−Ｖｃｏｎｓｔ ＜−ＶＲ ・Ｔ／Ｒ・Ｃの関係を保た
なければならない。これは、数６から明らかなように時
間ＴＸ 、ＴＲ が測定できなければＡＤ変換ができな
いためである。
（Ｒ・Ｃ）＞−ＶＲ ・Ｔ／（Ｒ・Ｃ）の場合、負の基
準電圧ＶＲ による積分出力と時間の関係および負の入
力電圧ＶＸ による積分出力と時間の関係は図７に示す
ようになる。なお、基準電圧ＶＲ が負の場合、電圧比
較器Ｂの閾値電圧を正の電圧＋Ｖｃｏｎｓｔ に設定し
ている。また、＋Ｖｃｏｎｓｔ ＞−ＶＸ ・Ｔ／（Ｒ
・Ｃ）かつ＋Ｖｃｏｎｓｔ ＞−ＶＲ ・Ｔ／（Ｒ・Ｃ
）の関係を保たなければならない。 さらに、−Ｖｃｏｎｓｔ ＜−ＶＸ ・Ｔ／Ｒ・Ｃかつ
−Ｖｃｏｎｓｔ ＜−ＶＲ ・Ｔ／Ｒ・Ｃの関係を保た
なければならない。これは、数６から明らかなように時
間ＴＸ 、ＴＲ が測定できなければＡＤ変換ができな
いためである。
【００３８】以上のように電圧比較器Ｂの閾値電圧を基
準電圧ＶＲ の逆極性にすれば、入力電圧ＶＸ の正負
にかかわらず入力電圧ＶＸをディジタル値に変換できる
。また、入力電圧ＶＸ の極性に応じて基準電圧の極性
を選択する選択機構（従来例における電位検出器１００
）を設ける必要がなくなる。さらに、基準電圧の切換え
を行わなくてよいので、正負に振れるアナログ信号であ
っても精度よくディジタル値に変換することができる。 また、周辺回路も簡単になる。
準電圧ＶＲ の逆極性にすれば、入力電圧ＶＸ の正負
にかかわらず入力電圧ＶＸをディジタル値に変換できる
。また、入力電圧ＶＸ の極性に応じて基準電圧の極性
を選択する選択機構（従来例における電位検出器１００
）を設ける必要がなくなる。さらに、基準電圧の切換え
を行わなくてよいので、正負に振れるアナログ信号であ
っても精度よくディジタル値に変換することができる。 また、周辺回路も簡単になる。
【００３９】図８はこの発明に係るＡＤ変換器の他の実
施例を示す回路図である。図において、図１に示した回
路との相違点は基準電圧ＶＲ の逆極性の閾値電圧＋Ｖ
ｃｏｎｓｔ あるいは−Ｖｃｏｎｓｔ を発生させる閾
値電圧発生回路１５０，バッファ２００を新たに設けた
ことである。
施例を示す回路図である。図において、図１に示した回
路との相違点は基準電圧ＶＲ の逆極性の閾値電圧＋Ｖ
ｃｏｎｓｔ あるいは−Ｖｃｏｎｓｔ を発生させる閾
値電圧発生回路１５０，バッファ２００を新たに設けた
ことである。
【００４０】閾値電圧発生回路１５０は、演算増幅器Ａ
１および抵抗Ｒ１，Ｒ２より成る。演算増幅器Ａ１の非
反転入力端子は接地され、反転入力端子は抵抗Ｒ１を介
して基準電圧入力端子ＶＩＮ５ に接続されるとともに
抵抗Ｒ２を介して演算増幅器Ａ１の出力にも接続されて
いる。演算増幅器Ａ１の出力は電圧比較器Ｂの他方入力
に接続されている。演算増幅器Ａ１、抵抗Ｒ１，Ｒ２に
より反転増幅器が構成されている。
１および抵抗Ｒ１，Ｒ２より成る。演算増幅器Ａ１の非
反転入力端子は接地され、反転入力端子は抵抗Ｒ１を介
して基準電圧入力端子ＶＩＮ５ に接続されるとともに
抵抗Ｒ２を介して演算増幅器Ａ１の出力にも接続されて
いる。演算増幅器Ａ１の出力は電圧比較器Ｂの他方入力
に接続されている。演算増幅器Ａ１、抵抗Ｒ１，Ｒ２に
より反転増幅器が構成されている。
【００４１】バッファ２００は演算増幅器Ａ２より成る
。演算増幅器Ａ２は非反転入力端子がスイッチＳ９ ，
Ｓ１０の共通接続点に、反転入力端子は演算増幅器Ａ２
の出力に、出力は抵抗Ｒを介して演算増幅器Ａの反転入
力端子に各々接続されている。その他の構成は図１に示
した回路と同様である。
。演算増幅器Ａ２は非反転入力端子がスイッチＳ９ ，
Ｓ１０の共通接続点に、反転入力端子は演算増幅器Ａ２
の出力に、出力は抵抗Ｒを介して演算増幅器Ａの反転入
力端子に各々接続されている。その他の構成は図１に示
した回路と同様である。
【００４２】動作については図１の回路と同様である。
ただ、閾値電圧発生回路１５０を設け、基準電圧ＶＲ
の逆極性の電圧を自動的に発生させるようにしているの
で、図１に示した回路のように基準電圧ＶＲ と逆極性
の電圧を意識的に作成して入力する必要がなくなる。ま
た、バッファ２００を設けているので入力インピーダン
スが大きくなり、スイッチＳ９ ，Ｓ１０の有する抵抗
の影響が演算増幅器Ａにまで及ばないので抵抗Ｒの抵抗
値のみにより積分定数が決定される。
の逆極性の電圧を自動的に発生させるようにしているの
で、図１に示した回路のように基準電圧ＶＲ と逆極性
の電圧を意識的に作成して入力する必要がなくなる。ま
た、バッファ２００を設けているので入力インピーダン
スが大きくなり、スイッチＳ９ ，Ｓ１０の有する抵抗
の影響が演算増幅器Ａにまで及ばないので抵抗Ｒの抵抗
値のみにより積分定数が決定される。
【００４３】図９はこの発明の他の実施例を示す回路図
である。図において、図１に示した回路との相違点は、
接地電位を選択的に出力するスイッチＳ３ を新たに設
けたことである。スイッチＳ３ の一方端は接地電位入
力端子ＶＩＮ３ に、他方端はスイッチＳ９ ，Ｓ１０
の共通接続点に各々接続されている。その他の構成は図
１に示した回路と同様である。
である。図において、図１に示した回路との相違点は、
接地電位を選択的に出力するスイッチＳ３ を新たに設
けたことである。スイッチＳ３ の一方端は接地電位入
力端子ＶＩＮ３ に、他方端はスイッチＳ９ ，Ｓ１０
の共通接続点に各々接続されている。その他の構成は図
１に示した回路と同様である。
【００４４】次に動作について説明する。スイッチＳ９
，Ｓ１０を各々オン、オフさせ基準電圧ＶＲ による
積分，入力電圧ＶＸ による積分を行う動作は図１の回
路と同様である。この回路においては図１に示した回路
の動作に加え、キャパシタＣを放電させた後、一定時間
Ｔだけ接地電位による積分を行ない、さらに基準電圧Ｖ
Ｒ による積分を行なうようにしている。
，Ｓ１０を各々オン、オフさせ基準電圧ＶＲ による
積分，入力電圧ＶＸ による積分を行う動作は図１の回
路と同様である。この回路においては図１に示した回路
の動作に加え、キャパシタＣを放電させた後、一定時間
Ｔだけ接地電位による積分を行ない、さらに基準電圧Ｖ
Ｒ による積分を行なうようにしている。
【００４５】時間ＴＲ および時間ＴＸ を測定するま
での動作は図１に示した回路と同様であり、これらの時
間を用いて数４、数５の関係式が得られる。
での動作は図１に示した回路と同様であり、これらの時
間を用いて数４、数５の関係式が得られる。
【００４６】キャパシタＣを放電させた後、スイッチＳ
３ をオンさせ一定時間Ｔだけ接地電位による積分を行
なうと、Ｄ点の電位は０となる。次にスイッチＳ３ を
オフし、スイッチＳ１０をオンし、基準電圧ＶＲ によ
る積分を行う。そして、電圧比較器Ｂの出力が反転する
までの時間、つまりＤ点の電位が−Ｖｃｏｎｓｔ にな
るまでの時間ＴＧＮＤ を測定する。このとき
３ をオンさせ一定時間Ｔだけ接地電位による積分を行
なうと、Ｄ点の電位は０となる。次にスイッチＳ３ を
オフし、スイッチＳ１０をオンし、基準電圧ＶＲ によ
る積分を行う。そして、電圧比較器Ｂの出力が反転する
までの時間、つまりＤ点の電位が−Ｖｃｏｎｓｔ にな
るまでの時間ＴＧＮＤ を測定する。このとき
【００４７】
【数８】
【００４８】の関係が成り立つ。数４，数８より
【００
４９】
４９】
【数９】
【００５０】が成り立つ。数５，数８より
【００５１】
【数１０】
【００５２】が成り立つ。数１０に数９を代入すると
【
００５３】
００５３】
【数１１】
【００５４】となる。ＴＧＮＤ ，ＴＲ ，ＴＸ は各
々ｎＧＮＤ ／ｆ，ｎＲ ／ｆ，ｎＸ ／ｆ（ｆはクロ
ック周波数、ｎＧＮＤ ，ｎＲ ，ｎＸ はクロック周
波数ｆをカウントしているカウンタのカウント値）で表
わせる。これらを数１１に代入すると
々ｎＧＮＤ ／ｆ，ｎＲ ／ｆ，ｎＸ ／ｆ（ｆはクロ
ック周波数、ｎＧＮＤ ，ｎＲ ，ｎＸ はクロック周
波数ｆをカウントしているカウンタのカウント値）で表
わせる。これらを数１１に代入すると
【００５５】
【数１２】
【００５６】となる。数１２において、ｎＧＮＤ ，ｎ
Ｒ ，ＶＲ は定数であり、そのため、入力電圧ＶＸ
（アナログ量）はディジタル量に変換されたことになる
。数１２には数７のようにｎが含まれておらず、ＡＤ変
換出力はカウント値ｎ（すなわち時間Ｔ）に影響されな
くなる。図１０、図１１に基準電圧ＶＲ ，入力電圧Ｖ
Ｘ ，ＧＮＤによる積分出力と時間の関係を示す。
Ｒ ，ＶＲ は定数であり、そのため、入力電圧ＶＸ
（アナログ量）はディジタル量に変換されたことになる
。数１２には数７のようにｎが含まれておらず、ＡＤ変
換出力はカウント値ｎ（すなわち時間Ｔ）に影響されな
くなる。図１０、図１１に基準電圧ＶＲ ，入力電圧Ｖ
Ｘ ，ＧＮＤによる積分出力と時間の関係を示す。
【００５７】図１２に示した回路は、図８に示した反転
増幅器より成る閾値電圧発生回路１５０、バッファ２０
０、スイッチＳ７ ，Ｓ８ を図９に示した回路に新た
に設けてしる。スイッチＳ７ はスイッチＳ１０と演算
増幅器Ａの非反転入力端子の間に接続されている。スイ
ッチＳ８ は一方端が演算増幅器Ａの非反転入力端子に
接続され、他方端が基準電圧入力端子ＶＩＮ５ および
閾値電圧発生回路１５０に接続されている。閾値電圧発
生回路１５０の動作は図１２に示した回路と同様である
。スイッチＳ７ は時間Ｔの間だけオンする。スイッチ
Ｓ８ は図１２の回路動作において説明した基準電圧に
よる積分期間だけオンする。その他の動作は図１２の回
路と同様である。このような構成にすると、図８に示し
た回路と図９に示した回路の両方の効果を得ることがで
きる。
増幅器より成る閾値電圧発生回路１５０、バッファ２０
０、スイッチＳ７ ，Ｓ８ を図９に示した回路に新た
に設けてしる。スイッチＳ７ はスイッチＳ１０と演算
増幅器Ａの非反転入力端子の間に接続されている。スイ
ッチＳ８ は一方端が演算増幅器Ａの非反転入力端子に
接続され、他方端が基準電圧入力端子ＶＩＮ５ および
閾値電圧発生回路１５０に接続されている。閾値電圧発
生回路１５０の動作は図１２に示した回路と同様である
。スイッチＳ７ は時間Ｔの間だけオンする。スイッチ
Ｓ８ は図１２の回路動作において説明した基準電圧に
よる積分期間だけオンする。その他の動作は図１２の回
路と同様である。このような構成にすると、図８に示し
た回路と図９に示した回路の両方の効果を得ることがで
きる。
【００５８】
【発明の効果】以上のようにこの発明によれば、入力電
圧を積分する第１の積分期間と、基準電圧を積分する第
２の積分期間を有する二重積分形のＡＤ変換器において
、積分電圧が所定電圧に達したかどうかを検出する電圧
比較器の閾値電圧を基準電圧と逆極性としたので、入力
電圧の極性に応じて基準電圧の極性を選択する機構を設
ける必要がなく、正負に振れるアナログ信号を入力した
場合でもＡＤ変換動作が不連続となることがない。その
結果、周辺回路が簡略化され、単一基準電圧による正負
両極性の入力電圧のＡＤ変換が高精度で行うことができ
る。
圧を積分する第１の積分期間と、基準電圧を積分する第
２の積分期間を有する二重積分形のＡＤ変換器において
、積分電圧が所定電圧に達したかどうかを検出する電圧
比較器の閾値電圧を基準電圧と逆極性としたので、入力
電圧の極性に応じて基準電圧の極性を選択する機構を設
ける必要がなく、正負に振れるアナログ信号を入力した
場合でもＡＤ変換動作が不連続となることがない。その
結果、周辺回路が簡略化され、単一基準電圧による正負
両極性の入力電圧のＡＤ変換が高精度で行うことができ
る。
【図１】この発明に係るＡＤ変換器の一実施例を示す回
路図である。
路図である。
【図２】図１に示した回路の動作を説明するための図で
ある。
ある。
【図３】図１に示した回路の動作を説明するための図で
ある。
ある。
【図４】図１に示した回路の動作を説明するための図で
ある。
ある。
【図５】図１に示した回路の動作を説明するための図で
ある。
ある。
【図６】図１に示した回路の動作を説明するための図で
ある。
ある。
【図７】図１に示した回路の動作を説明するための図で
ある。
ある。
【図８】この発明に係るＡＤ変換器の他の実施例を示す
回路図である。
回路図である。
【図９】この発明に係るＡＤ変換器の他の実施例を示す
回路図である。
回路図である。
【図１０】図９に示した回路の動作を説明するための図
である。
である。
【図１１】図９に示した回路の動作を説明するための図
である。
である。
【図１２】この発明に係るＡＤ変換器の他の実施例を示
す回路図である。
す回路図である。
【図１３】従来のＡＤ変換器を示す回路図である。
【図１４】従来の他のＡＤ変換器を示す回路図である。
【図１５】従来のさらに他のＡＤ変換器を示す回路図で
ある。
ある。
【図１６】図１３に示した回路の動作を説明するための
図である。
図である。
【図１７】図１４および図１５に示した回路の動作を説
明するための図である。
明するための図である。
ＶＸ 入力電圧
ＶＲ 基準電圧
Ｒ 抵抗
Ｃ キャパシタ
Ａ 演算増幅器
Ｂ 電圧比較器
Ｖｃｏｎｓｔ 閾値電圧
Claims (1)
- 【請求項１】 入力電圧を積分する第１の積分期間と
、基準電圧を積分する第２の積分期間を有する二重積分
形のＡＤ変換器において、積分電圧が所定電圧に達した
かどうかを検出する電圧比較器の閾値電圧を前記基準電
圧と逆極性としたことを特徴とするＡＤ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2308591A JPH04288728A (ja) | 1991-02-18 | 1991-02-18 | Ａｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2308591A JPH04288728A (ja) | 1991-02-18 | 1991-02-18 | Ａｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04288728A true JPH04288728A (ja) | 1992-10-13 |
Family
ID=12100587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2308591A Pending JPH04288728A (ja) | 1991-02-18 | 1991-02-18 | Ａｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04288728A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007248446A (ja) * | 2006-03-17 | 2007-09-27 | Tanita Corp | ベクトル検波装置及びこれを備えた生体複素インピーダンス測定装置 |
-
1991
- 1991-02-18 JP JP2308591A patent/JPH04288728A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007248446A (ja) * | 2006-03-17 | 2007-09-27 | Tanita Corp | ベクトル検波装置及びこれを備えた生体複素インピーダンス測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI381173B (zh) | 電容量測電路及其電容量測方法 | |
| AU759637B2 (en) | Apparatus and method for coulometric metering of battery state of charge | |
| US4366468A (en) | Charge-balanced analog-to-digital converter | |
| JPS6255734B2 (ja) | ||
| JPH04288728A (ja) | Ａｄ変換器 | |
| US4656459A (en) | Dual slope converter with large apparent integrator swing | |
| JP2913395B2 (ja) | 静電容量型センサ | |
| JP2882976B2 (ja) | デジタル検出方式の測定装置 | |
| JPH0583135A (ja) | ２重積分型ａ／ｄコンバータ | |
| JPH0722950A (ja) | Ａｄ変換回路 | |
| SU855534A1 (ru) | Устройство дл измерени сопротивлени посто нному току | |
| JPH0635195Y2 (ja) | 時間間隔計測回路 | |
| JP3036561B2 (ja) | Ａ／ｄ変換装置 | |
| JPS63282622A (ja) | 光測定装置 | |
| JPS6117300B2 (ja) | ||
| JPH057781Y2 (ja) | ||
| JPH0537248Y2 (ja) | ||
| JPS59132371A (ja) | 抵抗測定装置 | |
| JPS5950612A (ja) | Ａ−ｄ変換器 | |
| JPS632489B2 (ja) | ||
| GB2120481A (en) | Improvements in or relating to analogue to digital converters | |
| JPH11153632A (ja) | 抵抗測定装置 | |
| JPH0795690B2 (ja) | Ａ／ｄ変換器 | |
| JPH04200017A (ja) | ２重積分型ａｄ変換器 | |
| JP2776058B2 (ja) | サンプルホールド回路 |