JPH04200017A

JPH04200017A - ２重積分型ａｄ変換器

Info

Publication number: JPH04200017A
Application number: JP33286390A
Authority: JP
Inventors: Yoshio Hasegawa; 長谷川　芳尾
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1990-11-29
Filing date: 1990-11-29
Publication date: 1992-07-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はオペアンプを用いた積分器のオフセット電圧に
よる零点誤差をなくした２重積分型ＡＤ変換器に関する
。

（従来の技術）ア重積分型ＡＤ変換器において、従来、積分器に用いら
れるオペアンプのオフセット電圧による零点誤差をなく
すための構成として第３図に示すものかあった。図にお
いて、ＶアはＡＤ変換をしようとする未知入力電圧、■
１．．は基準電圧である。１は逆相入力端子に人力され
る電圧を積分する積分器、２は逆相入力端子に人力され
た電圧を正相入力端子の接地電位と比較して積分の始点
と逆積分の終点とを決定する比較器である。３は比較器
２の出力か人力されて、スイッチの動作を制御するスイ
ッチ制御信号を出力すると共に、人力されるクロックパ
ルスを積分及び逆積分されている時間たけカウンタ４に
入力させる制御部である。

カウンタ４は制御部から入力されるクロックパルスを計
数してディジタル信号を出力する。Ｓｌ。

Ｓ２は未知入力端子Ｖ、と基準電圧Ｖ　１、、を積分器
１に入力させるためのスイッチ、Ｓ３．Ｓ４はそれぞれ
補償用コンデンサＣ１を積分器１の逆相入力端子と正相
入力端子に接続するためのスイッチ、Ｓ５は積分器１の
正相入力端子を接地させるスイッチ、Ｓｌ、は積分コン
デンサＣ１に並列に接続され、オンにする二とにより積
分コンデンサＣＩに充電されている電荷を放電させるた
めのスイッチである。Ｒ１は積分コンデンサＣ１と相俟
って入力端子を積分する積分抵抗である。

この回路において、積分器１のオフセット電圧の補償は
次のようにして行われる。先ず、スイッチＳ３．Ｓ５．
Ｓ６をオンにして積分器１のオフセット電圧による電流
を補償用コンデンサＣ１に充電する。従って、補償用コ
ンデンサＣ２の充電電圧は積分器］のオフセット電圧と
なる。次に未知入力電圧■８及び基準電圧Ｖ７１．を積
分する時には、スイッチＳ３．Ｓ５．Ｓ６をオフにして
スイッチＳ４をオンにすることにより、補償用コンデン
サＣ２に充電されているオフセット電圧を積分器１の正
相入力端子に人力して、積分器１のオフセット電圧の影
響を補償するものである。

（発明が解決しようとする課題）このような構成では接続点の多様なスイッチ８１〜Ｓ６
を制御する必要かあることから、制御部３の回路が複雑
になり、更に、補償用コンデンサＣ０に用いるコンデン
サのリーク電流や、スイッチ切り替え時に発生するノイ
ス等によって積分器１のオフセント電圧の影響を完全に
除去するのは困難であった。

本発明は上記の点に鑑みてなされたもので、その目的は
、面倒なスイッチ切り替えを行うことなく積分器のオフ
セット電圧による零点誤差をなくすことのできる２重積
分型ＡＤ変換器を実現することにある。

（課題を解決するための手段）前記の課題を解決する本発明は、スイッチにより切り替
えて、未知入力端子と基準電圧を積分して比較する２重
積分型ＡＤ変換器において、クロック信号と比較器の出
力とか人力され、ゲートされたクロック信号とカウンタ
用切替信号とを出力する制御部と、前記カウンタ用切替
信号であるアップダウン指令信号によりアソプカウンＩ
・かダウンカウントのいずれかの機能か選択され、入力
された未知入力端子と接地電圧とを異なるカウント方法
でカウントすることにより、前記面入力電圧の差を得る
アップダウンカウンタとを具備することを特徴とするも
のである。

（作　用）スイッチを各モートに適合するように切り替えて、第１
回目の積分ては積分器に接地電圧を一定時間積分させ、
次に基準電圧で出力か零になるまで逆積分し、逆積分の
間、アップダウンカウンタはクロックをカウントする。

第２回目の積分において、積分器は未知入力電圧を一定
時間積分させ、ついて、基準電圧で出力か零になるまて
逆積分し、逆積分の間アップダウンカウンタは第１回目
の積分とは逆の方向にカウントして、第１回目、第２回
目の積分値の差のディジタル信号を出力する。

（実　施　例）以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は本発明の一実施例のブロック図である。

図において、第３図と同等の部分には同一の符号を付し
である。図中、５は制御部３からのリセット信号により
リセットされ、スイッチＳ２かオンの間制御部３から出
されるゲートされたクロックであるＡＤ変換用クロック
（以下ＡＤＣＫという）をカウントしてディジタル化さ
れたデータを出力するアップタウンカウンタて、制御部
３からのアップダウン指令信号により、アップカウンタ
としての機能とダウンカウンタとしての機能とに切り替
えられる。制御部３はスイッチ制御信号を出力して、ス
イッチＳ＋　、Ｓ２　、Ｓ６．Ｓ７　、Ｓｓのオンオフ
制御を行っている。Ｓ７は電圧−ＶＩ−を抵抗Ｒ５を経
て積分抵抗Ｒ１の出力側に供給するためのスイッチ、Ｓ
８は積分抵抗Ｒ＋の入力端を接地するためのスイッチで
ある。又、Ｖｏは積分器１の出力電圧である。Ｒ１は一
端は共通端子Ｔに、他端は積分器１の逆相入力端子に接
続されている積分用抵抗である。

次に、上記のように構成された実施例の動作を第２図の
タイムチャートを参照して説明する。第２図において、
（イ）は積分器１の出力電圧Ｖつの各スイッチの動作に
よる波形の変化を示す図、（ロ）は制御部３のスイッチ
制御信号による各スイッチのオンオフのタイミングを示
す図、（）＼）は制御部３から出力されるアップダウン
カウンタ５をリセットするためのリセット信号、（ニ）
は同しく制御部３から出力されるアップダウンカウンタ
５の切り替えのためのアップダウン指令信号で、“Ｈ”
レベルの時、アップカウンタとして動作させ、Ｌ”レベ
ルの時、ダウンカウンタとして動作させる。（ホ）は、
スイッチＳ２かオンの時、制御部３に入力されるクロッ
クパルスと比較器２の出力によってアップダウンカウン
タ５に供給されるＡＤＣＫ信号の波形である。

先ず、リセット信号を制御部３から出力してアップダウ
ンカウンタ５をリセットする（）＼）。又、スイッチＳ
６をオンにして積分コンデンサＣ１の電荷を放電し、積
分器１の電圧Ｖ。を初期値にリセットする（４１口）。

次に第１回目の積分を行う。スイッチＳ７とスイッチＳ
８をオンにして、−Ｖ、と接地電圧ｖ６、うを積分器］
の“−”端子に入力して、一定時間積分する（４１口）
。この積分は０から上昇する波形で入力電圧に比例Ｌ７
た傾斜で一定時間積分するため、最終値は入力電圧に比
例している。積分期間が終ればスイッチＳ７．Ｓ８をオ
フにし、スイッチＳ２をオンにして基準電圧Ｖ１１．を
積分器１の“−”端子に入力して比較器２の出力が反転
するまで逆積分する（４１口）。この逆積分期間即ちス
イッチＳ２のオンの間に（ホ）に示すようにＡＤＣＫに
入力電圧０に比例する数のクロックか出力される。この
時は（ニ）に示すようにアップダウン指令信号は“Ｈ”
レベルとなっているので、アップダウンカウンタ５はア
ップカウンタとして動作し、（ホ）に示すＡＤＣＫのク
ロック数をアップカウントする。ここで、補償期間に入
り、スイッチＳ２をオフにし、スイッチＳ６をオンにし
て、積分器１の出力電圧■。を初期値にリセットする（
４１口）。

次に第２回目の積分を行う。スイッチＳｂをオフにし、
スイッチＳ７とスイッチＳ１をオンにして、未知入力電
圧Ｖ、と−ＶＬを一定時間積分する。−■、をＶ８と同
時に積分している理由は、Ｖ８が正及び負のとちらの場
合てもＶｏか上昇するようにするためである。この時の
Ｖ。の上昇の勾配は入力端子に比例しており、第１回の
積分期間と同じ期間積分するので、最終電圧のｖｏは入
力電圧に比例した電圧となる（４１口）。積分期間が終
ると、スイッチＳ２をオンにして、比較器２の出力が反
転するまで基準電圧Ｖ７．．で逆積分する（４１口）。

第１回目の積分と同様にＡＤＣＫにクロックが出力され
るが、アップダウン指令信号が（ニ）に示すように“Ｌ
”レベルなので、アップダウンカウンタ５はダウンカウ
ンタとして動作する。

以上の２回の積分、逆積分動作により、アップダウンカ
ウンタの最終値はＮ。−Ｎ、となる。ここて、Ｎｏは１
回目の積分におけるＡＤＣＫのクロック数、Ｎ、は２回
目の積分におけるＡＤＣＫのクロック数である。Ｎｏは
アップカウント、Ｎアはダウンカウントであるため最終
値は差になるものである。

以上説明したように不実施例によれば、零入力の時のＡ
Ｄ変換値と、入力信号電圧のＡＤ変換値の差をアップダ
ウンカウンタを用いてディジタル的に求めて最終的なＡ
Ｄ変換値とするため、零点誤差を完全に除去することが
できる。

（発明の効果）以上詳細に説明したように本発明によれば、面倒なスイ
ッチ切り替えを極力少なくして、尚且つ積分器のオフセ
ット電圧による零点誤差をなくすことができるようにな
り、実用上の効果は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図の実施例の動作のタイムチャート、第３図は従来の２重積分型ＡＤ変換器のプロノり図であ
る。１・・・積分器　　　　　　　２・・比較器３・・・制
御部５・・・アップダウンカウンタＳｌ、Ｓ２．Ｓ６．Ｓ７．Ｓｓ・・スイッチＣ１・−積
分コンデンサ笑］図

Claims

【特許請求の範囲】スイッチ（Ｓ＿１、Ｓ＿２、Ｓ＿８）により切り替えて
、未知入力電圧（Ｖ＿ｘ）と基準電圧（Ｖ＿ｒ＿ｅ＿ｆ
）を積分して比較する２重積分型ＡＤ変換器において、クロック信号と比較器（２）の出力とが入力され、ゲー
トされたクロック信号（ＡＤＣＫ）とカウンタ用切替信
号とを出力する制御部（３）と、前記カウンタ用切替信
号であるアップダウン指令信号によりアップカウントか
ダウンカウントのいずれかの機能が選択され、入力され
た未知入力電圧（Ｖ＿ｘ）と接地電圧（Ｖ＿Ｇ＿Ｎ＿Ｄ
）とを異なるカウント方法でカウントすることにより、
前記両入力電圧（Ｖ＿ｘ、Ｖ＿Ｇ＿Ｎ＿Ｄ）の差を得る
アップダウンカウンタ（５）とを具備することを特徴と
する２重積分型ＡＤ変換器。