JPS59132371A - 抵抗測定装置 - Google Patents
抵抗測定装置Info
- Publication number
- JPS59132371A JPS59132371A JP697183A JP697183A JPS59132371A JP S59132371 A JPS59132371 A JP S59132371A JP 697183 A JP697183 A JP 697183A JP 697183 A JP697183 A JP 697183A JP S59132371 A JPS59132371 A JP S59132371A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- conversion
- conversion circuit
- resistance
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、積分型A / D変換方式における抵、抗測
定回路に関するものであり、回路の大部分ヲ隼積化可能
とし、しかも精度が出ることを目的としたものである。
定回路に関するものであり、回路の大部分ヲ隼積化可能
とし、しかも精度が出ることを目的としたものである。
従来、第1図のような積分型A / D変換方式を利用
した抵抗測定回路は、被測定抵抗に定電流源によって定
電流全流し返み、それによって発生する電圧iA/D変
換するごとによって抵抗表示する方法であった。この場
合、温歴特性がすぐれ、しかも積置が置く、ドライブ能
力の大きな定電流源と、ON抵抗の小さいリレースイッ
チ等が必要となる。従って、従来の抵抗測定回路には次
のような問題点がある。
した抵抗測定回路は、被測定抵抗に定電流源によって定
電流全流し返み、それによって発生する電圧iA/D変
換するごとによって抵抗表示する方法であった。この場
合、温歴特性がすぐれ、しかも積置が置く、ドライブ能
力の大きな定電流源と、ON抵抗の小さいリレースイッ
チ等が必要となる。従って、従来の抵抗測定回路には次
のような問題点がある。
(1)温度特性のすぐれた精度の高い定電流源全集積回
路内部で作り込むことはむすがしく、外部等で、別個に
組む場合には、コスト高となる。
路内部で作り込むことはむすがしく、外部等で、別個に
組む場合には、コスト高となる。
(2) レンジ切換用スイッチ等を集積化する場合、
そのON抵抗及び、静電対策用抵抗等が精度に影響を与
え、別個にリレースイッチ等を用いるとコスト高となる
。
そのON抵抗及び、静電対策用抵抗等が精度に影響を与
え、別個にリレースイッチ等を用いるとコスト高となる
。
(3)低抵抗測定レンジの編合、被測定抵抗に大電流全
流さなければならない。
流さなければならない。
(4)大電流等を流しfc場合、イノピーダンス等によ
り、電流源の精度がおち、測定精度に影響が出る。
り、電流源の精度がおち、測定精度に影響が出る。
以上のような問題点を解決すべくなされたものが本発明
である。。
である。。
第2図に示した基本的な積分型A / D変換回路方式
は、デジタン表示されるパルス数Nが次のような関係に
ある。
は、デジタン表示されるパルス数Nが次のような関係に
ある。
回路への入力電圧、Ee・・・積分型A / D変換回
路への基準電圧、K・・・各A/D変換方式で決まる定
数) 本発明は、上記関係式を満たす積分型p、、/ D変換
方式を利用した抵抗測定回路すべてに適用さfl。
路への基準電圧、K・・・各A/D変換方式で決まる定
数) 本発明は、上記関係式を満たす積分型p、、/ D変換
方式を利用した抵抗測定回路すべてに適用さfl。
つるものであり、以下図面を参照して本発明の実施例(
電圧一時間変換型(二重積分型、パルス幅変調m)、電
圧−周・波数変換型(電荷平衡型))に基づき、詳1w
iに説明する。
電圧一時間変換型(二重積分型、パルス幅変調m)、電
圧−周・波数変換型(電荷平衡型))に基づき、詳1w
iに説明する。
第6図に示したパルス幅変調型A/D変換回路方式(以
下、PWM変換回路と称す)は、電圧に比例したパルス
幅Tiつ〈9、そのT時間の間の、クロック数の数全表
示することによって、A / D変換を行なう。そのパ
ルス幅Tは 入力電圧、1iic・・・PWM回路への基準電圧、K
・・・外付抵抗R1,R2で決まる定数)で表わきれる
。
下、PWM変換回路と称す)は、電圧に比例したパルス
幅Tiつ〈9、そのT時間の間の、クロック数の数全表
示することによって、A / D変換を行なう。そのパ
ルス幅Tは 入力電圧、1iic・・・PWM回路への基準電圧、K
・・・外付抵抗R1,R2で決まる定数)で表わきれる
。
第4図に、このPWMA/D変換回路を利用した抵抗測
定回路の一実施例を示す。オペアンプのオフセット電圧
は、オートゼロ回路を利用してスイッチ(,7,13)
、(8,14の開閉によりオフセット電圧にキャンセル
される。
定回路の一実施例を示す。オペアンプのオフセット電圧
は、オートゼロ回路を利用してスイッチ(,7,13)
、(8,14の開閉によりオフセット電圧にキャンセル
される。
第4図において、 V (=V refV2 = (R
on+Rref ) X Vrof/(Rln−4−F
t、 ON −1−1(ref )・・・・・・(2) であυ、R1= R’+ 、 Ro=iqi’iとする
と、■2は反転入力され〜 P W Mの入力の実質は
、V、−V2 と等しくなる。従って−PWMの入力電
圧Vinl’jVin=VI V2=R1nXVre
f/(Rln−4−RoN−4−Rref)・・・・・
・(3) となる。
on+Rref ) X Vrof/(Rln−4−F
t、 ON −1−1(ref )・・・・・・(2) であυ、R1= R’+ 、 Ro=iqi’iとする
と、■2は反転入力され〜 P W Mの入力の実質は
、V、−V2 と等しくなる。従って−PWMの入力電
圧Vinl’jVin=VI V2=R1nXVre
f/(Rln−4−RoN−4−Rref)・・・・・
・(3) となる。
PWMA/D変換の基準電圧EOはこの場合晃であり、
E c =: V3= Rrat XV raf/(R
in +RoN+Rret )。
E c =: V3= Rrat XV raf/(R
in +RoN+Rret )。
・・・・・・(4)
で表わされる。よって、(1) 、 (3) 、 (4
)式より(5)より、PWMA/D変換の基準電圧E(
1に等しいぜ・・f を外付けすれば、 R1・ば■i
nに対応してA / D変換され、抵抗測定が可能とな
る。
)式より(5)より、PWMA/D変換の基準電圧E(
1に等しいぜ・・f を外付けすれば、 R1・ば■i
nに対応してA / D変換され、抵抗測定が可能とな
る。
PWM’i利用した本発明の利点は、基準電圧■ref
の温度ドリフト、及び値の変化に影響されない。−
ii、vrθf はプラス、マイナスどちらでもよく、
オペアンプの夕”イナンツクレンジを起えない範囲にお
いては、任意の値がとれる。更には、RONの値も任嫡
であり、内部のアナログスイッチのON抵抗、及びその
温度ドラフト、更に静電対策用抵抗等の影響も全くなく
、レンジ切や換えを、集積回路内部においても可能とし
ている。第6図では、スイッチ9,10,11.12の
開閉て可能。まy、、Rref 、 Rlfl の小
さいレンジ等においては、電流規制用の抵抗(精度は全
くいらない)kRoNとして(集積回路内部であるいは
外付で)付加すれば、■ref からG)(Dへ流れ
る電流の規制も可能である。
の温度ドリフト、及び値の変化に影響されない。−
ii、vrθf はプラス、マイナスどちらでもよく、
オペアンプの夕”イナンツクレンジを起えない範囲にお
いては、任意の値がとれる。更には、RONの値も任嫡
であり、内部のアナログスイッチのON抵抗、及びその
温度ドラフト、更に静電対策用抵抗等の影響も全くなく
、レンジ切や換えを、集積回路内部においても可能とし
ている。第6図では、スイッチ9,10,11.12の
開閉て可能。まy、、Rref 、 Rlfl の小
さいレンジ等においては、電流規制用の抵抗(精度は全
くいらない)kRoNとして(集積回路内部であるいは
外付で)付加すれば、■ref からG)(Dへ流れ
る電流の規制も可能である。
次に、二重積分型A/D変換方式を第5図に示す。ある
一定時間T rafの間vinが積分され、次に−Ec
で逆積分を行なって、その間の時間Tのクロック数を表
示することによって、A / D変換される。式は、 第6図に、二重積分方式を使用した本発明の一実施例を
示す。オートゼロ用アナログスイッチ2゜4がONする
ことによって、各オペアンプのオフセット電圧は、キャ
ンセルされる。次にT raf の積分期間に■inと
して、V in =: Rxn X V rot /
(Rin+ RON +、l’(ref )が積分され
、逆積分期間の基準電圧−EOとして、スイッチ9,2
がONして、−K c = −Rref XV ref
(Rln 十RON +Rref )で逆積分ね、る
。精度は、P W M A / D変換型と同じく、R
refの絶対精度、(Ro 、 R’O)l (R1、
R’t)の相対精度のみで決−t リ、利点等について
も、PWM変換型と同じである。
一定時間T rafの間vinが積分され、次に−Ec
で逆積分を行なって、その間の時間Tのクロック数を表
示することによって、A / D変換される。式は、 第6図に、二重積分方式を使用した本発明の一実施例を
示す。オートゼロ用アナログスイッチ2゜4がONする
ことによって、各オペアンプのオフセット電圧は、キャ
ンセルされる。次にT raf の積分期間に■inと
して、V in =: Rxn X V rot /
(Rin+ RON +、l’(ref )が積分され
、逆積分期間の基準電圧−EOとして、スイッチ9,2
がONして、−K c = −Rref XV ref
(Rln 十RON +Rref )で逆積分ね、る
。精度は、P W M A / D変換型と同じく、R
refの絶対精度、(Ro 、 R’O)l (R1、
R’t)の相対精度のみで決−t リ、利点等について
も、PWM変換型と同じである。
最後に、電荷平衡型A/D変換方式の実施例を示す。変
換方式を第7図に示す。オートゼロ用スイッチ1,2で
オペアンプのオフセット電圧をキャンセルする。■in
の入力はオートゼロ期間以外は常に入力されており、あ
る一定時間にV 1n/R1と−BQ/R2の電流が積
分用コンデンサに充電され、次にスイッチS3’O’F
F スイッチS4全ONして%Vin/R1の電流づ
積分用コンデンサの電荷を放電し、放電が終了すると、
またスイッチ83ON、S4をOFFしてコンデンサに
電荷を充電するというぐ9返し全行なう。従って関係式
は、スイッチs3.s4のOM 、OFFする一定時間
の回数全Nとする。
換方式を第7図に示す。オートゼロ用スイッチ1,2で
オペアンプのオフセット電圧をキャンセルする。■in
の入力はオートゼロ期間以外は常に入力されており、あ
る一定時間にV 1n/R1と−BQ/R2の電流が積
分用コンデンサに充電され、次にスイッチS3’O’F
F スイッチS4全ONして%Vin/R1の電流づ
積分用コンデンサの電荷を放電し、放電が終了すると、
またスイッチ83ON、S4をOFFしてコンデンサに
電荷を充電するというぐ9返し全行なう。従って関係式
は、スイッチs3.s4のOM 、OFFする一定時間
の回数全Nとする。
(K:R1,R2で決まる定数)で表わされる。
第8図に、電荷平衝方式を使用した本発明の一実施例を
示す。■inのかわシに、Rlnの両端の電位差を入力
し、−E cとして5.Rref (1)電位差を反転
して入力することによって、N=K・□がRref 得られる。精度、利点等は、PWM変換回路で述べたも
のと同じである。
示す。■inのかわシに、Rlnの両端の電位差を入力
し、−E cとして5.Rref (1)電位差を反転
して入力することによって、N=K・□がRref 得られる。精度、利点等は、PWM変換回路で述べたも
のと同じである。
第1図は、積分型A / D変換の抵抗測定回路の概略
図。 2.3.4・・・・・・定電流源 J(in・・・・・
・被測定抵抗5.6.7・・・・・・レンジ切換用スイ
ッチ。 第2図は基本的女A/D変換回路。 R1,R2・・・・・・積分用抵抗 C・・・・・・積分用コンデンサ 1・・・・・・スイ
ッチ回路2・・・・・・積分用オペアンプ 3・・・・
・・コンパレータ4・・・・・・カウンタ 5
・・・・・・表示回路第3図はPWMA/’D変換回路
の概略図。 5.6・・・スイッチ 712・・・オペアンプ8・
・・・・・コンパレータ 11,13・・・インバータ
10・・・・・・カウンタ 9・・・・・・表示回
路R1,R2,R3・・・・・・抵 抗 C1・・・・・・積分用コンデンサ C2・・・・・・DC分カット用コンデンサvJ4図は
、PWM変換方式を用いた本発明の一実施例である。 、7,8,9,10,11,12゜ 16.14,24,25・・・・・・スイッチ20・・
・・・・コンパレータ 21・・・・・・カウンタ22
・・・・・・表示回路 Rin、 ROM、 B、 refl 、 Rref2
.Ro 。 旦6. Rt 、 RE 、 R2+ R3・・・・・
・・・・・・・抵 抗C1・・・・・・積分用コンデン
サ cl・・・・・・DC分カット用コンデンサ26.28
・・・インバータ 15.16,17.1B、19.23・・・オペアンプ
第5図は、二重積分型A/D変換回路の概略図。 1.200.ツイツチ 34・・・オペアンプ5・
・・・・・コンパレータ 6・・・・・・カウンタ7
・・・・・・表示回路 R1・・・抵 抗C・・
・・・・積分用コンデンサ 第6図は、二重積分方式を用いた本発明の一実施例であ
る。 1.2,5,4,5,6,7,8.9・・・スイッチR
in、RON、Rrefl、Rref2 、R1、R(
、Rg、14 ・=抵 抗14.15,16.18・・
・オペアンプ20・・・・・・コンパレータ 21・・
・・・カウンタ22・・・・・・表示回路 C・・・・・・積分用コンデンサ 第7図は、電荷平衡型A / v変換回路の概略図。 1.2,5.4・・・スイッチ 5,6.7・・・オペ
アンプ8・・・・・・コンパレータ 9・・・・・・
カウンタ10・・・・・・表示回路 Rt、R2・
・・抵 抗C・・・・・・積分用コンデンサ 第8図は、電荷平衡型A/D変換方式葡用いた本発明の
一実施例。 1.2,3,4,5,6,7,8,9,10・・・スイ
ッチRin 、 i(ON、 Rrefl、l’j r
ef2 、R1、R(、Rg Tf31v、R2,R3
,4−・・抵抗17.18,19,20,21,22・
・・オペアンプ24・・・・・・コンパレータ 25・
・・・・・カウンタ26・・・・・・表示回路 2
7・・・・・・インバータ以 上 代理人 最 上 務 第1図 7.3 第3に1 第4図 第5図
図。 2.3.4・・・・・・定電流源 J(in・・・・・
・被測定抵抗5.6.7・・・・・・レンジ切換用スイ
ッチ。 第2図は基本的女A/D変換回路。 R1,R2・・・・・・積分用抵抗 C・・・・・・積分用コンデンサ 1・・・・・・スイ
ッチ回路2・・・・・・積分用オペアンプ 3・・・・
・・コンパレータ4・・・・・・カウンタ 5
・・・・・・表示回路第3図はPWMA/’D変換回路
の概略図。 5.6・・・スイッチ 712・・・オペアンプ8・
・・・・・コンパレータ 11,13・・・インバータ
10・・・・・・カウンタ 9・・・・・・表示回
路R1,R2,R3・・・・・・抵 抗 C1・・・・・・積分用コンデンサ C2・・・・・・DC分カット用コンデンサvJ4図は
、PWM変換方式を用いた本発明の一実施例である。 、7,8,9,10,11,12゜ 16.14,24,25・・・・・・スイッチ20・・
・・・・コンパレータ 21・・・・・・カウンタ22
・・・・・・表示回路 Rin、 ROM、 B、 refl 、 Rref2
.Ro 。 旦6. Rt 、 RE 、 R2+ R3・・・・・
・・・・・・・抵 抗C1・・・・・・積分用コンデン
サ cl・・・・・・DC分カット用コンデンサ26.28
・・・インバータ 15.16,17.1B、19.23・・・オペアンプ
第5図は、二重積分型A/D変換回路の概略図。 1.200.ツイツチ 34・・・オペアンプ5・
・・・・・コンパレータ 6・・・・・・カウンタ7
・・・・・・表示回路 R1・・・抵 抗C・・
・・・・積分用コンデンサ 第6図は、二重積分方式を用いた本発明の一実施例であ
る。 1.2,5,4,5,6,7,8.9・・・スイッチR
in、RON、Rrefl、Rref2 、R1、R(
、Rg、14 ・=抵 抗14.15,16.18・・
・オペアンプ20・・・・・・コンパレータ 21・・
・・・カウンタ22・・・・・・表示回路 C・・・・・・積分用コンデンサ 第7図は、電荷平衡型A / v変換回路の概略図。 1.2,5.4・・・スイッチ 5,6.7・・・オペ
アンプ8・・・・・・コンパレータ 9・・・・・・
カウンタ10・・・・・・表示回路 Rt、R2・
・・抵 抗C・・・・・・積分用コンデンサ 第8図は、電荷平衡型A/D変換方式葡用いた本発明の
一実施例。 1.2,3,4,5,6,7,8,9,10・・・スイ
ッチRin 、 i(ON、 Rrefl、l’j r
ef2 、R1、R(、Rg Tf31v、R2,R3
,4−・・抵抗17.18,19,20,21,22・
・・オペアンプ24・・・・・・コンパレータ 25・
・・・・・カウンタ26・・・・・・表示回路 2
7・・・・・・インバータ以 上 代理人 最 上 務 第1図 7.3 第3に1 第4図 第5図
Claims (1)
- 【特許請求の範囲】 集積回路内部あるいは、外部でつくられた基準電圧の出
力から、グランドに向かつて被測定抵抗。 レンジ切換用スイッチ群、基準抵抗の順番で接続された
回路において、該被測定抵抗の電位差を積分型アナログ
、デジタル変換回路(以下、積分型A / D変換回路
と称す)の電圧入力とし、更に該基準抵抗、及び該レン
ジ切換用スイッチ群の接続端子電圧を積分型A / D
変換回路の基準電圧とすることを特徴とする抵抗測定回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58006971A JPH0731218B2 (ja) | 1983-01-19 | 1983-01-19 | 抵抗測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58006971A JPH0731218B2 (ja) | 1983-01-19 | 1983-01-19 | 抵抗測定装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15888294A Division JP2629603B2 (ja) | 1994-07-11 | 1994-07-11 | 抵抗測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59132371A true JPS59132371A (ja) | 1984-07-30 |
JPH0731218B2 JPH0731218B2 (ja) | 1995-04-10 |
Family
ID=11653081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58006971A Expired - Lifetime JPH0731218B2 (ja) | 1983-01-19 | 1983-01-19 | 抵抗測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0731218B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61193078A (ja) * | 1985-02-21 | 1986-08-27 | Niigata Eng Co Ltd | 圧力等の測定装置 |
JP2018046584A (ja) * | 2017-12-26 | 2018-03-22 | ルネサスエレクトロニクス株式会社 | アナログディジタル変換回路及び電子装置 |
CN111801777A (zh) * | 2018-07-03 | 2020-10-20 | 东京毅力科创株式会社 | 基板处理系统和基板处理方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5013079A (ja) * | 1973-06-05 | 1975-02-10 | ||
JPS54137378A (en) * | 1978-04-17 | 1979-10-25 | Sharp Corp | Resistance meter |
JPS5716367A (en) * | 1980-05-16 | 1982-01-27 | Honeywell Inc | Resistance measuring circuit |
-
1983
- 1983-01-19 JP JP58006971A patent/JPH0731218B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5013079A (ja) * | 1973-06-05 | 1975-02-10 | ||
JPS54137378A (en) * | 1978-04-17 | 1979-10-25 | Sharp Corp | Resistance meter |
JPS5716367A (en) * | 1980-05-16 | 1982-01-27 | Honeywell Inc | Resistance measuring circuit |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61193078A (ja) * | 1985-02-21 | 1986-08-27 | Niigata Eng Co Ltd | 圧力等の測定装置 |
JP2018046584A (ja) * | 2017-12-26 | 2018-03-22 | ルネサスエレクトロニクス株式会社 | アナログディジタル変換回路及び電子装置 |
CN111801777A (zh) * | 2018-07-03 | 2020-10-20 | 东京毅力科创株式会社 | 基板处理系统和基板处理方法 |
CN111801777B (zh) * | 2018-07-03 | 2024-04-09 | 东京毅力科创株式会社 | 基板处理系统和基板处理方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0731218B2 (ja) | 1995-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5585756A (en) | Gated integrator with signal baseline subtraction | |
US4604584A (en) | Switched capacitor precision difference amplifier | |
US3976942A (en) | Watt/watt hour transducer having current signals and a modulator therefor | |
JPH05180881A (ja) | 時定数検出回路及び時定数調整回路 | |
US4366468A (en) | Charge-balanced analog-to-digital converter | |
EP0163333B1 (en) | Filter arrangement | |
JPS6116399A (ja) | 状態検出装置 | |
US3943506A (en) | Multiple ramp digitisers | |
JPS59132371A (ja) | 抵抗測定装置 | |
US4417160A (en) | Offset compensation apparatus for biasing an analog comparator | |
US4445111A (en) | Bi-polar electronic signal converters with single polarity accurate reference source | |
JPS6060565A (ja) | オフセツト量自動補償つき電子式電力量計 | |
JPH04200017A (ja) | 2重積分型ad変換器 | |
JPH0755857A (ja) | 抵抗測定装置 | |
SU1742641A2 (ru) | Цифровой измеритель температуры | |
JPH0215128Y2 (ja) | ||
JPS6117300B2 (ja) | ||
JPH0583135A (ja) | 2重積分型a/dコンバータ | |
JPS63217829A (ja) | スイツチトキヤパシタ回路 | |
SU1024938A1 (ru) | Операционный усилитель с периодической компенсацией смещени нул | |
JPH04288728A (ja) | Ad変換器 | |
JPS6126736B2 (ja) | ||
JP2890552B2 (ja) | 周波数トランスデューサ | |
JPS62126357A (ja) | 電圧・周波数変換回路 | |
JPS6135729B2 (ja) |