JPS62126357A - 電圧・周波数変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、主として電子式電力量計に用いられる電圧
・周波数変換回路に関するものであるＯ〔従来の技術〕 電子式電力量計では、配電線の負荷電圧と消費電流とを
乗算器で乗算して瞬時電力に比例した電圧信号を作り出
し、この電圧信号を電圧・周波数変換回路に入力して、
その電圧、すなわち瞬時電力に比例した周波数の矩形波
信号を出力させ、この矩形波列信号をカウンタ回路で計
数して、電力量を算出し、表示部でその電力量を積算表
示している。

ここで、上記電圧・周波数変換回路は、電力量計の精度
を高めるために、数ｍｖから数十Ｖまでの極めて広い電
圧領域において入力電圧に対する出力周波数の直線性が
要求される０ ところが、この種の電圧・周波数変換回路では、高い周
波数領域において、回路素子の作動遅れにより誤差を生
じ、上記直線性が損なわれてし−まり。

これを第５図に示す従来の電圧中周波数変換回路に基づ
いて詳しく説明する。

第５図において％　（１０）　、　（１０１は１対の入
力端子で、この入力端子ｕ０１　、　（１０）において
上記した乗算器からの瞬間電力に比例した入力電圧信号
を受け、演算増幅器αジおよび抵抗体（１２１、０１１
１を有する入力回路−を経て、絶対値が等しく極性の異
なる１対の直流電圧信号ｅｐとｏｎを取り出す。α５）
はアナログスイッチからなる反転スイッチング回路、ｕ
６）は抵抗体、Ｕηは演算増幅器（１８）の負帰還回路
にコンデンサ（１９）を接続してなる積分器、（４））
は演算増幅器（２１）および抵抗体−１周）からなるヒ
ステリシスコンパレータを構成する出力回路で、上記積
分器０７）の出力電圧Ｅ。

が第６図（Ａｌに示す所定の上限値＋ｖ′Ｒおよび下限
値−ｖＲに達するごとに反転する矩形波信号ａ（第６図
（Ｂ））を出力するものである。この矩形波信号ａは上
記反転スイッチング回路Ｃｌ５Ｊを駆動する信号として
も用いられる。

つぎに、上記構成の作動について説明する。反転スイッ
チング回路（ロ））が図示の作動状態にあるとき、積分
器（１７）の反転入力部□□□）に直流電圧信号　ｅｐ
が入力され、コンデンサ（１９）が充電される。これに
より積分がなされ、積分器す乃の出力電圧　Ｅｏが第６
図＋Ａ＋の右下りの直ｒｍ　　Ｒ２で示すように下降す
る。

上記出力電圧Ｅ。が所定の下限値−■８　　に達すると
、ヒステリシスコンパレータ（イ）から出力される矩形
波信号ａは第６図（Ｂｌに示すように論理レベル％Ｑｌ
となる。この矩形波信号ａにより反転スイッチング回路
０５）が反転作動し、直流電圧信号　ｏｎが積分器Ｕη
の反転入力部（２６ｉ１に入力される。これによりコン
デンサ（１０）が放電され、積分回路（１７）の出力電
圧　Ｅ。が第２図（Ａ）の右上りの直線　Ｌ□で示すよ
うに上昇する。この出力電圧　Ｅ。が所定の上限値子Ｖ
ＲＫ達すると、第５図のヒステリシスコンパレータ（イ
）からの矩形波信号ａが第６図（Ｂｌのように論理レベ
ル１１１となり、この矩形波信号ａにより反転スイッチ
ング回路−）が再び反転作動し、元の状態に戻る。

こうして得られた第６図（Ｎの積分電圧　Ｆｌｉｏは、
第５図の入力電圧信号ｅが大きい程急勾配となり、第６
図（Ａｌの周期Ｔが短くなる。この周期Ｔは第６図（Ｂ
ｌの矩形波信号ａの周期と同一であるから、理論上この
矩形波信号ａの周波数が入力電圧信号ｅの大きさに比例
する。

ところが、実際には、第５図のヒステリシスコンパレー
タ（イ）の入出力の遅れ、反転スイッチング回路Ｑ５１
の切替時間等、いわゆる回路素子の遅れがあるために、
第６図（Ａｌに示すオーバシュー）　　Ｅｒおよびアン
ダーシュー）−Ｅｒが生じ、積分電圧Ｅｏの周期Ｔが真
の値Ｔ。よりも４　ｔｄ　　だけ長くなり、上記した入
力電圧信号θと矩形波信号ａの周波数との間の比例関係
、すなわち、直線性が損なわれる。これを数式を用いて
説明するとっぎのようになる。

抵抗体（１６）の抵抗値をＲ３、−ｙｙ７？ａｍの容量
をＣトスると、オーバシュートによる電荷蓄積量はＲ８
ＣＲ８ したがって、−周期Ｔにおける電荷量は、ｅｐ ＊Ｔ＝Ｃｅ　（−４ｖＲ−４Ｅｒ　） 周波数ｆは となり、　　ｔａ＝Ｏ、つまりオーバシュートがなけ°
比るが、　　ｔｄ’ｆ　　なることにより、前述の比例
関係が成立しなくなる。

この為、従来は上記の欠点を解消し、入力電圧に対する
出力周波数の直線性を確保する為に例えば第６図の様な
構成を採用した０ 第３図において、入力回路α制、反転スイッチング回路
（１５）、積分器０７）は第５図の構成と同一であり、
説明を省略する。この回路の特徴はヒステリシスコンパ
レータを構成する出力回路（社）と反転スイッチング回
路（１５）との間に抵抗体Ｍ）を接続して出力回路（イ
）における抵抗体−，−とともに分圧回路を構成するフ
ィードフォワード回路図を形成した点にある。

すなわち、上記フィードフォワード回路図は抵抗体軸）
からなり、反転スイッチング回路（Ｌ５）と演算増幅器
（２１）の非反転入力部（ホ）に接続されて、上記直流
電圧信号ｅｎ　、　ｅｐを交互に、また出力信号±Ｅｒ
を交互に受け、この信号θｎ、ｅｐ、±Ｅｒを入力電圧
信号θに対する出力周波数ｆの直線性が保持されるよう
に分圧する。これを数式を用いて説明するとつぎのよう
になる。

抵抗体（２２１、９！：３＋の各抵抗値をそれぞれＲ，
、Ｒ，とし、フィードフォワード回路部の抵抗体晦）の
抵抗値をＰ８　　とすると、反転スイッチング回路ａ５
）により直流電圧信号　ｅｐが選択されている状態では
、出力回路■）のスレシホールド電圧を決定する演算増
幅器（２１）の非反転入力部（財）の電圧Ｖｔは前記（
２）式の−ｖＲに（８）式の　Ｖｔを代入すると、１ｆ
ｌ＝１−１＝ を選ぶことにより、 となり、出力周波数でを入力電圧ｅｐ（＝ｅ）　　に比
例させることができる。つまり、両者の関係に直線性を
もたせることができる。このことは第４図に示すように
周期Ｔが真の周期　Ｔ。と一致することからも容易に理
解される。

このように第３図の回路構成で直線性の良い電圧・周波
数変換回路を構成することができる。

〔発明が解決しようとする問題点〕

しかし従来の補償回路の場合％　（５）　＃　（６）式
より明らかな様に発振周波数と遅れ時間の補償蓋が共に
Ｒ，、Ｒ５Ｊ１３の関数となる為に、入力電圧が同じで
発振周波数を変更する際には遅れ時間の補償量を変えな
い様にそれら抵抗値を適宜変更しなければならず、不充
分な面が存在した。

この発明は上記のような問題点を解消する為になされた
もので、入力電圧に対する出力周波数の直線性を確保す
ると共に、同じ入力電圧に対する発掘周波数を変更して
も遅れ時間の補償量が変化しない電圧・周波数変換回路
を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る電圧・周波数変換回路はヒステリシスコ
ンパレータの反転入力端に積分器の出力とフィードフォ
ワード回路の出力の分圧値が発生する様に構成したもの
である。

〔作用〕

この発明における電圧・周波数変換回路の出力は、ヒス
テリシスコンパレータの出力の極性の変化を引き起こす
非反転入力端のスレシホールド電圧に影響を与えない。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において入力回路ａ４９、反転スイッチング回路、積
分器（１７）は第３、第５図と同一であり、説明を省略
する。この発明において、閣は入力を反転スイッチング
回路０５）に接続されたバッファ回路％　１４−１１は
一端を前記バッファ回路の出力に接続され他端をヒステ
リシスコンパレータ（社）の反転入力端に接続された抵
抗、囮は前記バッファ回路部と抵抗用）で構成されるフ
ィードフォワード回路、刷は一端を積分回路（凹の出力
端に接続され、他端をヒステリシスコンパレータ（社）
の反転入力端に接続された抵抗である。

図示実施例について説明する。入力回路ａ旬、反転スイ
ッチング回路部へ積分器０７）の動作は第３、第５図の
場合と同様であるので省略する。反転スイッチング回路
（ｉｓａ）が＋ｅｐを選択している時、バッファ回路量
に接続されている反転スイッチング回路（１５ｂ）は−
ｅｐが選択される。この為抵抗体用）と抵抗体（６）ｊ
の接続点に現われる電圧（＝ＶＤ）は抵抗体（４１）の
抵抗値をＲ６、抵抗体（ト））の抵抗値を　Ｒヮとする
と、 となる。この電圧が出力回路（イ））の入力ヒステリシ
ス電圧（−Ｖｔ　）に達すると、遅れ時間　ｔｄの後に
出力回路に）１の出力の極性が反転し反転スイッチング
回路（１５）の入力の極性を変化させる（反転スイッチ
ング回路（１５ａ）では＋ｅｐ→−ｅｐ、反転スイッチ
ング回路（１５ｂ）では−６ｐ　−＋　＋　６ｐとなる
）０実質的に極性が反転した時の出力回路（イ）へ入力
されている電圧（＝ＶＲ）は ＣＲ３Ｒヮ＋Ｒ６ Ｒ３＋Ｒ，ＣＲ３Ｒヮ＋Ｒ６ となる。

ところで、反転スイッチング回路（１５）へ入力される
電圧の極性が反転すると、フィードフォワード回路量と
分圧回路の為に、出力回路（２０１の反転入力Ｐヮ＋Ｒ
６ する。この様子は第２図に示す。

第２図より第１図の回路の発振周期（＝Ｔ）を求めると
、 Ｃ′Ｒ３Ｒヮ＋Ｒ６ となる。

叫式の　ｖＲに（８）式の　ｖＲの絶対値を代入して発
振周波数（＝で）を求めると Ｒ３＋Ｒ。

となる。これらの式より発振周波数を変えるように　Ｖ
ｔを変化させても（つまりＲ３とＲ４の値を変化させる
）、遅れ時間　ｔｄの補償には影響を与えない事（補償
定数の中にＲ３とＲ６の値は含まれない為）がわかる。

以上のように、発振周波数を制御するコンパレータの入
力にスレシホールド電圧と独立に補償電圧を入力する構
成としたので、発振周波数と入出力の直線性の制御を独
立して行い得る０なお、上記実施例ではフィードフォワ
ード回路量に積分回路（１７）の入力電流を乱さない為
にバッファ回路量を加えであるが、積分回路（１７）へ
加わる入力電流がフィードフォワード回路（転）へ加わ
る電流に比べ充分に大きい場合はバッファ回路（ト）を
取去っても上記実施例と同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によれば、遅れ時間を補償する
フィードフォワード回路を出力回路を構成するヒステリ
シスコンパレータの反転入力部に接続し、遅れ時間の補
償と発振周波数の変更を独立に行なえる様にした為、設
計の自由度の高い、壕だ入出力の直線性の精度の高いも
のが得られる効果がある０

【図面の簡単な説明】

第３図は従来の電圧・周波数変換回路の回路図、第４図
は同従来例の動作説明用信号波形図、第５図は遅れ時間
補償回路なしの従来の電圧・周波数変換回路の回路図、
第６図は従来例の動作説明用信号波形図である。 Ｃｌ４１　：入力回路　　　　聾）二反転スイッチング
回路ｕ７）：積分器　　　　　ａ８）、閣：演算増幅器
０９）：コンデンサ　　　例、（３）：入力部ｆ閲：フ
イードフォワード回路 なお図中、同一符号は同一もしくは相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 入力信号を受けて絶対値が等しく、極性の異なる１対の
   直流電圧信号を出力する入力回路と、演算増幅器の負帰
   還回路にコンデンサを接続してなり、一方の入力部に反
   転スイッチング回路を介して上記１対の直流電圧信号を
   交互に受け、所定の上限値および下限値まで積分する積
   分器と、この積分器の出力信号が上限値および下限値に
   達するごとに反転する矩形波信号を出力する出力回路と
   、上記出力回路の入力部に接続され、上記入力回路から
   の信号のうち反転スイッチング回路を介して上記積分器
   への直流電圧信号とは異なる極性の直流電圧信号を受け
   るフイードフオワード回路とを備え、このフイードフオ
   ワード回路の出力と上記積分器の出力との分圧値が上記
   出力回路の反転入力端に発生するよう構成したことを特
   徴とする電圧・周波数変換回路。