JPH0715489B2

JPH0715489B2 - 電圧・周波数変換回路

Info

Publication number: JPH0715489B2
Application number: JP60267654A
Authority: JP
Inventors: 政義戸田; 誠一浜崎
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1985-11-26
Filing date: 1985-11-26
Publication date: 1995-02-22
Anticipated expiration: 2010-02-22
Also published as: JPS62126357A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、主として電子式電力量計に用いられる電圧
・周波数変換回路に関するものである。

〔従来の技術〕

電子式電力量計では、配電線の負荷電圧と消費電流とを
乗算器で乗算して瞬時電力に比例した電圧信号を作り出
し、この電圧信号を電圧・周波数変換回路に入力して、
その電圧、すなわち瞬時電力に比例した周波数の矩形波
信号を出力させ、この矩形波列信号をカウンタ回路で計
数して、電力量を算出し、表示部でその電力量を積算表
示している。

ここで、上記電圧・周波数変換回路は、電力量計の精度
を高めるために、数mvから数＋ｖまでの極めて広い電圧
領域において入力電圧に対する出力周波数の直線性が要
求される。

ところが、この種の電圧・周波数変換回路では、高い周
波数領域において、回路素子の作動遅れにより誤差を生
じ、上記直線性が損なわれてしまう。これを第５図に示
す従来の電圧・周波数変換回路に基づいて詳しく説明す
る。

第５図において、（10），（10）は１対の入力端子で、
この入力端子（10），（10）において上記した乗算器か
らの瞬間電力に比例した入力電圧信号を受け、演算増幅
器（11）および抵抗体（12），（13）を有する入力回路
（14）を経て、絶対値が等しく極性の異なる１対の直流
電圧信号epとenを取り出す。（15）はアナログスイツチ
からなる反転スイツチング回路、（16）は抵抗体、（1
7）は演算増幅器（18）の負帰還回路にコンデンサ（1
9）を接続してなる積分器、（20）は演算増幅器（21）
および抵抗体（22），（23）からなるヒステリシスコン
パレータを構成する出力回路で、上記積分器（17）の出
力電圧E_Oが第６図（Ａ）に示す所定の上限値＋v_Rおよび
下限値−v_Rに達するごとに反転する矩形波信号ａ（第６
図（Ｂ））を出力するものである。この矩形波信号ａは
上記反転スイツチング回路（15）を駆動する信号として
も用いられる。

つぎに、上記構成の作動について説明する。反転スイツ
チング回路（15）が図示の作動状態にあるとき、積分器
（17）の反転入力部（26）に直流電圧信号epが入力さ
れ、コンデンサ（19）が充電される。これにより積分が
なされ、積分器（17）の出力電圧E_Oが第６図（Ａ）の右
下りの直線L₂で示すように下降する。上記出力電圧E_Oが
所定の下限値−V_Rに達すると、ヒステリシスコンパレー
タ（20）から出力される矩形波信号ａは第６図（Ｂ）に
示すように論理レベル“０“となる。この矩形波信号ａ
により反転スイツチング回路（15）が反転作動し、直流
電圧信号enが積分器（17）の反転入力部（26）に入力さ
れる。これによりコンデンサ（19）が放電され、積分回
路（17）の出力電圧E_Oが第６図（Ａ）の右上りの直線L₁
で示すように上昇する。この出力電圧E_Oが所定の上限値
＋V_Rに達すると、第５図のヒステリシスコンパレータ
（20）からの矩形波信号ａが第６図（Ｂ）のように論理
レベル“1"となり、この矩形波信号ａにより反転スイツ
チング回路（15）が再び反転作動し、元の状態に戻る。

こうして得られた第６図（Ａ）の積分電圧E_Oは、第５図
の入力電圧信号ｅが大きい程急勾配となり、第６図
（Ａ）の周期Ｔが短くなる。この周期Ｔは第６図（Ｂ）
の矩形波信号ａの周期と同一であるから、理論上この矩
形波信号ａの周波数が入力電圧信号ｅの大きさに比例す
る。

ところが、実際には、第５図のヒステリシスコンパレー
タ（20）の入出力の遅れ、反転スイツチング回路（15）
の切替時間等、いわゆる回路素子の遅れがあるために、
第６図（Ａ）に示すオーバシュートErおよびアンダーシ
ュート‐Erが生じ、積分電圧E_Oの周期Ｔが真の値T_Oより
も4tdだけ長くなり、上記した入力電圧信号ｅと矩形波
信号ａの周波数との間の比例関係、すなわち、直線性が
損なわれる。これを数式を用いて説明するとつぎのよう
になる。

第５図と第６図より、回路素子の遅れ時間tdによるオー
バシュート電圧Erは、抵抗体（16）をR₃、コンデンサ
（19）の容量をＣ、抵抗体（16）への入力電圧をepとす
るととなる。

また、第６図（Ａ）の周期Ｔは、コンパレータのしきい
値電圧（演算増幅器（21）で非反転入力電圧）をV_Rとす
ると、V_R＋Er〜−V_R−Erまでの電圧を積分器（17）が出
力する期間がT/2周期なることより従って、周波数ｆはとなる。なお、|ep|＝|en|＝ｅより、入力電圧epの場合
とenの場合の周期は等しく、周期Ｔを求める場合、epの
条件を用いてその時間を２倍にしている。

ここで、td＝０、つまりオーバーシュートがなげればとなり入力電圧ep（＝ｅ）に比例するが、td≠０となる
ことによりこの比例関係が成立しなくなる。

この為、従来は上記の欠点を解消し、入力電圧に対する
出力周波数の直線性を確保する為に例えば第３図の様な
構成を採用した。

第３図において、入力回路（14）、反転スイツチング回
路（15）、積分器（17）は第５図の構成と同一であり、
説明を省略する。この回路の特徴はヒステリシスコンパ
レータを構成する出力回路（20）と反転スイツチング回
路（15）との間に抵抗体（44）を接続して出力回路（2
0）における抵抗体（22），（23）とともに分圧回路を
構成するフイードフオワード回路（42）を形成した点に
ある。

すなわち、上記フイードフオワード回路（42）は抵抗体
（44）からなり、反転スイツチング回路（15）と演算増
幅器（21）の非反転入力部（25）に接続されて、上記直
流電圧信号en,epを交互に、また、演算増幅器（21）の
出力±E_Sを交互に受け、この信号en,ep,±E_Sを入力電圧
信号ｅに対する出力周波数ｆの直線性が保持されるよう
に分圧する。これを数式を用いて説明するとつぎのよえ
になる。

遅れ時間補償回路を備えた第３図構成の回路の場合、コ
ンパレータ（20）を構成する演算増幅器（21）の非反転
入力部25に発生するしきい値電圧Vtは、抵抗体（22），
（23），（44）の抵抗値をR₄,R₅,R₈とし、演算増幅器
（21）の出力信号を±E_Sとすると、反転スイツチング回
路（15）により直流電圧信号epが選択されている場合となる。なお、//の記号は並列接続を表し、例えばである。

第４図の周期Ｔを求める為に、前記（２）式の−V_Rに
（３）式のVtを代入すると、ここで、となるようにR₄,R₅,R₈を選ぶことにより、となり、出力周波数ｆを入力電圧ep（＝ｅ）に比例させ
ることができる。つまり、両者の関係に直線性をもとせ
ることができる。このことは第４図に示すように周期Ｔ
が真の周期T_Oと一致することからも容易に理解される。

このように第３図の回路構成で直線性の良い電圧・周波
数変換回路を構成することができる。

〔発明が解決しようとする問題点〕

しかし従来の補償回路の場合、（５），（６）式より明
らかな様に発振周波数と遅れ時間の補償量が共にR₄,R₅,
R₈の関数となる為に、入力電圧が同じで発振周波数を変
更する際には遅れ時間の補償量を変えない様にそれら抵
抗値を適宜変更しなければならず、不充分な面が存在し
た。

この発明は上記のような問題点を解消する為になされた
もので、入力電圧に対する出力周波数の直線性を確保す
ると共に、同じ入力電圧に対する発振周波数を変更して
も遅れ時間の補償量が変化しない電圧・周波数変換回路
を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る電圧・周波数変換回路はヒステリシスコ
ンパレータの反転入力端に積分器の出力とフイードフオ
ワード回路の出力の分圧値が発生する様に構成したもの
である。

〔作用〕この発明における電圧・周波数変換回路の出力は、ヒス
テリシスコンパレータの出力の極性の変化を引き起こす
非反転入力端のスレシホールド電圧に影響を与えない。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において入力回路（14）、反転スイツチング回路、積
分器（17）は第３、第５図と同一であり、説明を省略す
る。この発明において、（40）は入力を反転スイツチン
グ回路（15）に接続されたバツフア回路、（41）は一端
を前記バツフア回路の出力に接続され他端をヒステリシ
スコンパレータ（20）の反転入力端に接続された抵抗、
（42）は前記バツフア回路（40）と抵抗（41）で構成さ
れるフイードフオワード回路、（43）は一端を積分回路
（18）の出力端に接続され、他端をヒステリシスコンパ
レータ（20）の反転入力端に接続された抵抗である。

図示実施例について説明する。入力回路（14）、反転ス
イツチング回路（15）、積分器（17）の動作は第３、第
５図の場合と同様であるので省略する。反転スイツチン
グ回路（15a）が＋epを選択している時、バツフア回路
（40）に接続されている反転スイツチング回路（15b）
は−ep（＝en）が選択される。この為抵抗体（41）と抵
抗体（43）の接続点に現われる電圧（＝V_D）は抵抗体
（41）の抵抗値をR₆、抵抗体（43）の抵抗値をR₇とする
と、となる。この電圧が出力回路（20）の入力ヒステリシス
電圧（−vt）に達すると、遅れ時間tdの後に出力回路
（20）の出力の極性が反転し反転スイツチング回路（1
5）の入力の極性を変化させる（反転スイツチング回路
（15a）では＋ep→−ep、反転スイツチング回路（15b）
では−ep→＋epとなる）。実質的に極性が反転した時の
出力回路（20）へ入力されている電圧（＝V_R）は、tdの
遅れによりとなる。

ところで、反転スイツチング回路（15）へ入力される電
圧の極性が反転すると、フイードフオワード回路（42）
と分圧回路の為に、出力回路（20）の反転入力に加わる
電圧が瞬時にだけ変化する。この様子は第２図に示す。

第２図及び式（７）より第１図の回路の発振周期（＝
Ｔ）を求めると、よりとなる。

（10）式のV_Rに（８）式のV_Rの絶対値を代入して発振周
波数（＝ｆ）を求めるととなる。（11）式よりとなる様に定数を選ぶととなる。これらの式より発振周波数を変えるようにVtを
変化させても（つまりR₄とR₅の値を変化させる）、遅れ
時間の補償には影響を与えない事（補償定数の中にR₅とR₆の
値は含まれない為）が判る。

本発明において、遅れ時間（td）の補償を行なう為に必
要なパラメータの中にはR₄,R₅のヒステリシスコンパレ
ータ（20）の非反転入力側に接続された抵抗を含まない
為、発振周波数と遅れ時間（td）の補償を独立に行なう
事ができる。

以上のように、発振周波数を制御するコンパレータの入
力にスレシホールド電圧と独立に補償電圧を入力する構
成としたので、発振周波数と入出力の直線性の制御を独
立して行い得る。

なお、上記実施例ではフィードフオワード回路（42）に
積分回路（17）の入力電流を乱さない為にバッフア回路
（40）を加えてあるが、積分回路（17）へ加わる入力電
流がフイードフオワード回路（42）へ加わる電流に比べ
充分に大きい場合はバツフア回路（40）を取去つても上
記実施例と同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によれば、遅れ時間を補償する
フイードフオワード回路を出力回路を構成するヒステリ
シスコンパレータの反転入力部に接続し、遅れ時間の補
償と発振周波数の変更を独立に行なえる様にした為、設
計の自由度の高い、また入出力の直線性の精度の高いも
のが得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による電圧・周波数変換回
路の回路図、第２図は第１図の信号波形図、第３図は従
来の電圧・周波数変換回路の回路図、第４図は同従来例
の動作説明用信号波形図、第５図は遅れ時間補償回路な
しの従来の電圧・周波数変換回路の回路図、第６図は従
来例の動作説明用信号波形図である。（14）：入力回路、（15）：反転スイツチング回路（17）：積分器、（18），（40）：演算増幅器（19）：コンデンサ、（24），（25）：入力部（42）：フイードフオワード回路なお図中、同一符号は同一もしくは相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】入力された直流電圧信号を受けて、その直
流電圧信号の絶対値が等しく極性の異なる一対の直流電
圧信号を出力する入力回路と、この入力回路のそれぞれ
の極性出力を交互に選択出力する反転スイツチング回路
と、演算増幅器の負帰還回路にコンデンサを接続してな
り、一方の入力部に上記反転スイツチング回路を介して
上記一対の直流電圧信号を交互に受け、この直流電圧信
号を積分する積分器と、この積分器の出力信号が上限値
および下限値に達するごとに反転する矩形波信号を出力
するヒステリシスコンパレータと、上記反転スイツチン
グ回路に一端が接続され、他端が上記ヒステリシスコン
パレータの入力部に接続された抵抗を有し、上記積分器
への直流電圧信号とは異なる極性の直流電圧信号を受け
るフイードフオワード回路と、上記積分器の出力部に一
端が接続され、他端が上記ヒステリシスコンパレータの
入力部に接続され、上記フイードフオワード回路の出力
と上記積分器の出力との分圧値を得る抵抗とを備えたこ
とを特徴とする電圧・周波数変換回路。