JPH0718900B2 - 抵抗半ブリツジにおける抵抗比測定方法及び測定装置 - Google Patents

抵抗半ブリツジにおける抵抗比測定方法及び測定装置

Info

Publication number
JPH0718900B2
JPH0718900B2 JP62248231A JP24823187A JPH0718900B2 JP H0718900 B2 JPH0718900 B2 JP H0718900B2 JP 62248231 A JP62248231 A JP 62248231A JP 24823187 A JP24823187 A JP 24823187A JP H0718900 B2 JPH0718900 B2 JP H0718900B2
Authority
JP
Japan
Prior art keywords
voltage
capacitor
cycle
compensation
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62248231A
Other languages
English (en)
Other versions
JPS63171372A (ja
Inventor
ゲオルク・シユナイダー
Original Assignee
エンドレス・ウント・ハウザー・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング・ウント・コンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エンドレス・ウント・ハウザー・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング・ウント・コンパニー filed Critical エンドレス・ウント・ハウザー・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング・ウント・コンパニー
Publication of JPS63171372A publication Critical patent/JPS63171372A/ja
Publication of JPH0718900B2 publication Critical patent/JPH0718900B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/16—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring the deformation in a solid, e.g. by resistance strain gauge
    • G01B7/18—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring the deformation in a solid, e.g. by resistance strain gauge using change in resistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/20—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress
    • G01L1/22—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges
    • G01L1/225—Measuring circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、２つの抵抗器が直列に接続された抵抗半ブリ
ッジにて抵抗比を測定するための方法であって、前記２
つの抵抗器の抵抗値は共通の基本抵抗値から同じ大きさ
だけ反対極性に異なっており、かつ前記２つの抵抗器に
は同じ電流が流れるものである、抵抗比測定方法および
この方法を実施するための装置に関する。
従来技術 この種の抵抗半ブリッジは例えば、力の作用下で反対方
向に変形するように変形可能な担体上に対形態で配設さ
れる伸長測定ストリップ（DMS）を用いて力を測定する
場合に用いられる。変形力を測定するためには、比△R/
Rを求めなければならない。伸長測定ストリップにおい
てはこの比は非常に小さい。実、千分率台の大きさにあ
る。
従来においては、上記の形止式抵抗半ブリッジにおける
抵抗比△R/Rの測定は、抵抗半ブリッジを第２の抵抗半
ブリッジで補充し全ブリツジとし、ブリツジの整合によ
り対角力端に現れる電圧を評することにより行われてい
る。相対抵抗変化が非常に小さい適用例においては、測
定精度に非常に高い要件が課せられ、この精度要件は交
流電圧の給電、交流電圧の増幅並びにそれに続いて行わ
れる適正位相での整流により、接触電圧及び熱電圧並び
に増幅器の零点ドリフトのような妨害因子を抑圧するこ
とにより達成されているが、しかしながらこれには、大
きな回路技術上の費用並びに複雑な調整及び較正手続が
要求される。更に、ブリツジ給電圧は外部影響因子に対
して安定化されていなければならない。
発明の目的 本発明の目的は、測定結果が外部または回路に起因する
妨害影響因子に依存せず、低い回路費用で、抵抗半ブリ
ッジにおける抵抗比△R/Rの非常に正確な測定を可能に
する方法並びに該方法を実施するための装置を提供する
ことにある。
発明の構成 上の課題を解決するために本発明による方法は、順次連
続する標本化サイクルで、前記２つの抵抗器におけるそ
れぞれの電圧降下の差に比例する差電圧を積分コンデン
サに充電して積分電圧を形成し、該積分電圧が上限閾値
を上回る際および下限閾値を下回る際に、前記差電圧と
は反対の極性で前記２つの抵抗器におけるそれぞれの電
圧降下の和に比例する補償電圧を該成分電圧に重畳する
補償サイクルを実行し、前記標本化サイクル数に対する
補償サイクル数の比を抵抗比ΔR/Rの尺度として求める
ように構成される。
本発明の方法によれば、測定結果は標本化サイクル及び
補償サイクルの計数により直接ディジタルの形態で得ら
れる。計数すべきサイクルの数を決定する和及び差電圧
の形成の際に妨害因子は十分に補償され、その結果測定
精度が悪影響を受けることはない。
本発明の方法の大きな利点は、SC技術（切換コンデンサ
技術）としても知られているスイッチ−コンデンサ技術
の使用を可能にし、それによりこの技術の利点を充分に
利用できる点にある。従つて、本方法を実施するための
有利な装置は、集積SC増幅器と、比較装置、計数装置と
が設けられており、 前記SC増幅器は、演算増幅器と、該演算増幅器の帰還結
合回路に配置された積分コンデンサと、少なくとも１つ
入力コンデンサと、スイッチとからなり、 前記スイッチは制御回路によって順次連続する標本化サ
イクルで周期的に、各標本化サイクルの１つクロック時
間では前記入力コンデンサが２つの抵抗のうちの１つに
おける電圧降下により充電され、かつ各標本化サイクル
の別のクロック時間では前記入力コンデンサが放電され
るように制御され、 前記充電に必要な電荷は前記積分コンデンサから転送さ
れ、 放電の際には積分コンデンサの電荷は変化せず、 前記比較装置は、前記SC増幅器の出力電圧を上限閾値お
よび下限閾値と比較し、上限閾値を上回る際および下限
閾値を下回る際に補償サイクルの実行をトリガし、 前記SC増幅器の出力電圧は、積分コンデンサにおける積
分電圧に相応するものであり、 前記計数装置は、前記標本化サイクルおよび補償サイク
ルの数を計数し、当該サイクル数の比を検出するように
構成される。
従属特許請求の範囲には、本発明の方法の他の有利な発
展態様及び実施態様及び該方法を実施するための装置が
記述してある。
本発明の他の特徴及び利点は、添付図面に示した実施例
に関する以下の説明から明らかとなろう。
実施例 第１図は、２つの直列に接続された抵抗器11及び12を有
する抵抗半ブリッジ10を示す。抵抗器11及び12の抵抗値
は、同じ基本値Ｒから反対の符号で同じ大きさだけ異な
る。例として、抵抗器11は抵抗値R11＝△Ｒを有し、抵
抗器12は抵抗値R12＝Ｒ−△Ｒを有するものとする。差
抵抗△Ｒは可変であり、それぞれ零よりも大きくするこ
とも、また零よりも小さくすることもできる。△Ｒ＞０
の場合には、上の前提から、R11＞R12であり、△Ｒ＜０
ではR11＜R12である。
この種の抵抗半ブリッジは、例えば、力の作用下で反対
の方向に変形するように変形可能な担体上に対で設けら
れた伸長測定ストリップ（DMS）の形態で用いられる。
変形力の測定のためには、比△R/Rを求めなければなら
ない。抵抗半ブリッジ回路10が入力端に接続されている
第１図に示した測定回路は、抵抗比△R/Rを表すデイジ
タル出力信号を形成する。
抵抗値R11＝Ｒ＋△Ｒ、及びR12＝Ｒ−△Ｒに比例する信
号を形成するために、抵抗半ブリッジ回路の２つの外部
端子13及び14は直流電源の２つの極＋Ｕ及び−Ｕに接続
されている。該直流電源は抵抗半ブリッジ回路10に直流
電圧を印加する。この直流電圧は、例えば、回路の供給
直流電圧ＵＢとすることができる。この状態下では、抵
抗半ブリッジ回路10を介して、印加電圧ＵＢ及び半ブリ
ッジの合成抵抗によつて決定される直流電流ＩＢが流れ
る。この電流は次式で表される。
上式から認められるように、電流ＩＢは可変の差抵抗△
Ｒに左右されず一定である。
電流ＩＢにより抵抗半ブリッジ10の外部端子13と中間タ
ツプ15との間の抵抗器11に次式で表される電圧降下U1が
発生する。
この直電流ＩＢはさらに抵抗器12を流れ、中間タツプ15
と外部端子14との間の該抵抗器12に次式で表される値の
電圧降下U2が発生する。
上から明らかなように、電圧U1及びU2は電流ＩＢの絶対
値に依存しない。
更に次の関係が当て嵌まることは自明である。
U1＋U2＝ＵＢ （４） 測定回路は、重要な構成要素として積分スイツチコンデ
ンサ増幅器20を備えている。この増幅器20は、SC増幅器
の名称でも知られており、従つて以下の説明においては
この名称を用いることにする。
SC増幅器は、演算増幅器21、２つのコンデンサ22,23及
び３つのスイツチ２、,25及び26から構成されている。
３つのスイツチ24,25及び262つの切換位置を有する機械
的切換スイッチとして示してある。しかしながら実際に
は、例えばMOS電界効果トランジスタのような高速電子
スイッチである。電子スイツチはオン／オンスイツチと
してしか駆動させることができないので、図示の各切換
スイツチはそれぞれ２つの電子スイツチによつて実現さ
れる。３つのスイツチの図示の位置は、「位置１」と称
し、他方の位置は「位置２」と称することにする。
演算増幅器21の非反転入力端は常時抵抗半ブリッジ回路
10の中間タツプ15に接続されている。中間タツプ15に現
れる可変の電位は従つて回路の「浮動」基準電位を表
す。演算増幅器21の反転入力端にはコンデンサ22の電極
が接続されており、該コンデンサ22の他方の電極は、ス
イツチ25が位置１に在る時に反転入力端及び中間タツプ
15に接続され、位置２に在る時にはスイツチ24と接続さ
れる。一方、スイツチ24は位置１において外部端子14に
対する接続を形成し、位置２においては外部端子13に対
する接続を形成する。
コンデンサ23及びスイツチ26は演算増幅器21の帰還回路
に設けられている。コンデンサ23の一方の電極は演算増
幅器21の反転入力端に接続されている。スイツチ26は、
位置１において、演算増幅器21の出力端からその入力端
に対する直接短絡接続を形成する。この場合、反転入力
端に接続されていない方のコンデンサ23の電極に対する
接続は遮断される。それに対し、スイツチ26の位置２に
おいては、短絡接続が遮断され、その代りに、演算増幅
器21の出力端からコンデンサ23を経て反転入力端に到る
帰還接続が形成される。
コンデンサ23は容量ｃを有する。コンデンサ22の容量は
コンデンサ23の容量と係数ａだけ異なる。即ち、コンデ
ンサ22は容量ａ・ｃを有する。
スイツチ24,25及び26は制御回路30により発生される制
御信号によつて作動される。制御信号ＳＡは抵抗半ブリ
ッジ24を作動する。制御信号ＳＢはスイツチ25及び26を
作動する。従つてこれらスイツチ25及び26は常に同時に
位置１かまたは位置２を取る。
演算増幅器21の出力端には瞬時値メモリ31が接続されて
いる。この瞬時値メモリ31は、制御回路30から送出され
る制御信号ＳＣにより作動される。「Ｓ＆Ｈ」（サンプ
ルアンドホール回路）の名称でも知られている瞬時値メ
モリは公知のように、その制御入力端に印加される制御
パルス毎に、その信号入力に印加される信号電圧を標本
化して、標本値を次の制御パルスまで記憶し、記憶され
た標本値はその出力端から取り出すことができる。瞬時
値メモリ31は、標本化及び記憶が回路のデイジタル部分
で行われる場合には省略することもできる。
瞬時値メモリ（サンプルアンドホール回路）31の出力端
は、２つの閾値比較器32及び33の信号入力端に接続され
ている。該比較器32及び33は、図示の実施例の場合、開
帰還ループを有する演算増幅器により構成されている。
閾値比較器の比較入力端には、閾値電圧ＵS1及びＵS2が
加される。これら閾値電圧は、３個の抵抗器34,35及び3
6から構成される分圧回路のタツプから取り出される。
閾値電圧ＵS1は閾値電圧ＵS2よりも高く、閾値比較器32
を構成する演算増幅器の反転入力端に印加される。この
演算増幅器の非反転入力端には瞬時値メモリ31の出力電
圧ＵＨが印加される。従つて、瞬時値メモリ31の力電圧
ＵＨが閾値電圧ＵS1を越えると、閾値比較器32の出力信
号ＳK1は低信号レベルから高信号レベルに還移する。低
い方の閾値電圧ＨS2は、閾値比較器33を構成する演算増
幅器の非反転入力端に印加される。該演算増幅器の反転
入力端には電圧ＵＨが印加される。従つて、電圧ＵＨが
閾値電圧ＵS2を下回ると、閾値比較器33の出力信号ＳK2
は低信号レベルから高信号レベルに還移する。
２つの閾値比較器32及び33の出力端は、閾値比較器32,3
3の出力信号ＳKK1,SK2に応答する復号論理回路37の入力
端37a及び37bに接続されている。補償イネーブル信号Ｋ
が送出される復号論理回路37の出力端37cは、制御回路3
0の入力端並びに測定サイクル計数器38の計数入力端に
接続れている。符号信号Ｖが送出される復号論理回路37
の第２の出力端37dは、制御回路30の別の入力端に接続
されている。
クロツク発生器40制御回路30に対して、所定のクロツク
周波数を有するクロツクパルス列からなるクロツク信号
ＳＴを送出する。このクロツクパルス列ＳＴは分周器41
にも供給され、該分周器はクロツク周波数を所定の分周
比で分周する。第１図に示した実施例の場合、この分周
比は1:4である。分周器41の出力端に発生する低減され
たシーケンス周波数を有するパルス列は、計数クロツク
信号ＳＺとして時間ウインドウ（窓）計器42並び復号論
理回路37のクロツク入力端37eに供給される。時間ウイ
ンドウ計数器42の出力端は測定サイクル計数器38の入力
端に接続されている。
測定サイクル計器38の計数段の出力端は、表示装置43の
入力端に接続されている。測定サイクル計数器38が時間
ウインドウ計数器42からパルスを受信すると、測定サイ
クル計数器38の計数状態は表示装置43に転送され同時に
測定サイクル計数器は「０」にリセツトされる。表示装
置43はまた、復号論理回路37の出力端37dから符号信号
Ｖをも受信する。該表示装置43は、符号信号Ｖで定めら
れる符号と共に装置サイクル計数器38の計数状態を表示
する。
次に第２図及び第３図の波形図並びに第４図及び第５図
に示した簡略回路図を参照し第１図に示した回路装置の
動作について説明する。
第２図の波形図は、△Ｒ＞０の場合について第１図の回
路に現れる電圧及び信号の時間的経過を示す。１つの完
全測定サイクルＺＭが極く簡略な形態で示されており、
このサイクルは複数の標本化サイクルＺＡと１つの補償
サイクルＺＫとからなる。測定サイクルＺＭは周期的に
繰り返される。各標本化サイクルＺＡは４つのクロツク
時間に分割され、これらクロツク時間は第１番目の標本
化サイクルについて示されており、それぞれ、１、２、
３、４で表されている。クロツク時間は、クロツク発生
器40によつて発生されるクロツク信号ＳＴのクロツクパ
ルスにより定められる。
波形ＳＡ及びＳＢは、スイツチ24,25及び26を作動する
制御信号を示す。各スイツチは、制御信号が低信号レベ
ルの時に位置１をとり、制御信号が高信号レベルである
時には位置２をとる。
標本化サイクルＺＡの初めのクロツク時間１において
は、２つの制御信号ＳＡ及びＳＢは信号レベルである。
従つて、３つのスイツチ24,25,26はすべて第１図に示し
てある位置１をとる。このことを明瞭にするために、第
４図にSC増幅器20の対応する状態が示されている。ここ
で、演算増幅器21の２つの入力端間にオフセツト電圧Ｕ
Ｏが存在するとする。SC−回路の機能は、原理的には、
転送される電荷と関連して最も良く理解できよう。第４
図の状態において、コンデンサ22にはオフセット電圧Ｕ
Ｏが印加されている。従つて該コンデンサ22は次式で表
される電荷ＱＯを受ける。
ＱＯ＝−ＱＯ・ａ・Ｃ （５） 従つて、クロツク時間１はオフセツト検出に利用され
る。
クロツク時間２においては、２つの制御信号ＳＡ及びＳ
Ｂは高信号レベルをとる。従つて３つのスイツチ24,25
及び26は総て位置２に移行する。第５図にはSC増幅器20
の対応する状態が示してある。この状態においては、コ
ンデンサ23は演算増幅器21の帰還回路に挿入され、電圧
U1はコンデンサ22を介して演算増幅器21に印加される。
この状態は電圧U1の検出に用いられる。コンデンサ22に
は、電圧U1−U0が印加される。従つて該コンデンサは下
記の式で与えられる電荷Q1に充電される。
Q1＝（U1−U0）・ａ・Ｃ （６） このために必要とされる差電荷は次式で表される。
△Q1＝Q1−Q0＝（U1−U0）・ａ・Ｃ＋U0・ａ・Ｃ ＝−U1・ａ・Ｃ （７） 差電荷△Q1は従つてオフセツト電圧U0により左右される
ことはない。この差電荷△Q1は、コンデンサ23から供給
されなければならない。その結果、同時に演算増幅器21
の出力電圧をも表すコンデンサ23の電圧ＵＡは次式で定
まる量だけ変化する。
この電圧跳躍は第２図の波形図ＵＡに示してある。
クロツク時間３において、制御信号ＳＢは再び低信号レ
ベルをとり、その結果、２つのスイツチ25及び26は再び
位置１に移行する。スイツチ24は位置２に留まるが、こ
のことはスイツチ25により分離されているので意味はな
い。従つてSC回路は再び第４図の状態を有する。再びオ
フセツトが検出され、コンデンサ22は次式で定められる
電荷 Q0＝−U0・ａ・Ｃ （５） に充電される。コンデンサ23の電荷は変化しない。出力
電圧ＵＡは再び、オフセツト電圧U0になるまで中間タツ
プ15から基準電位に充電される。
最後に、クロツク時間４で、制御信号ＳＡは低信号レベ
ルとなり、一方同時に、制御信号ＳＢは再び高信号レベ
ルとなる。SC増幅器20は従つて第６図に示した状態をと
る。この状態は、第５図の状態と一致するが、電圧U1で
はなく電圧−U2がコンデンサ22を介して演算増幅器21の
入力端に印加される点で異なる。従つて、このクロツク
時間は入力電圧−U2の検出に用いられる。コンデンサ22
は、次式で表される電荷に充電される。
Q2＝（−U2−U0）・ａ・Ｃ （９） このために必要な差電荷は次式で求められる。
△Q2＝Q2−Q0 ＝（−U2−U0）・ａ・Ｃ＋U0・ａ・Ｃ ＝−U2・ａ・Ｃ （10） この差電荷もオフセツト電圧U0には依存せず、またコン
デンサ23から供給されなければならない。従つて、コン
デンサ23の電荷は標本化サイクルＺＡの経過中、次式表
される差電荷△Ｑだけ変化する。
△Ｑ＝△Q1＋△Q2 ＝−U1・ａ・Ｃ＋U2・ａ・Ｃ ＝−（U1−U2）・ａ・Ｃ （11） 従つて、出力電圧ＵＡは標本化サイクルＺＡの経過中、
全体的に、次式で表される差電圧△ＵＡだけ変化する。
この場合にもオフセツト電圧全く影を与えない点に注目
され度い。
標本化サイクルＺＡの終了直前に、制御信号ＳＣには短
いパルスがれ、このパルスは瞬時値メモリ31における標
本化及び記憶過程をトリガする。瞬時値メモリ31は、出
力電圧ＵＡの新しい値を標本化する。この値は、次の標
本化サイクルの終了時まで瞬時値メモリ31の出力端に現
れている。瞬時値メモリ31の出力電圧ＵＨは従つて、標
本化サイクルＺＡの終了直前に、先行の記憶値に対して
大きさ△ＵＡだけ変化する。この電圧変化は負であるの
で、電圧ＵＨはこの変化の大きさだけ小くなる。
後続の各標本化サイクルＺＡにおいても同じプロセスが
繰り返され、電圧ＵHHは、第２図の波形図ＵＨに示すよ
うに、減少階段曲線に従い小さくなる。この階段状に変
化する電圧ＵＨは、連続して、閾値比較器32及び33によ
り、２つの閾値電圧ＵS1及びＵS2と比較されるが、復号
論回路37は電圧ＵＨが２つの閾値電圧ＵS1とＵS2との間
に有る限り応答しない。
第２図の波形図ＵＨには、電圧ＵＨが標本化サイクルＺ
Ａの終了時に閾値電圧ＵS2を下回る時点が示してある。
このように電圧ＵＨがＵS2を下回ると、閾値比較器33の
出力信号ＳK2は第２図の波形図ＳK2に示すように高信号
レベルとなる。この信号は復号論理回路37に供給され、
復号論理回路はそれに基づいて出力端37cに補償イネー
ブルＫを送出し、それにより補償サイクルの実行が可能
になる。
復号論理回路37の出力端37dに送出される号信号Ｖは、
閾値比較器33が信号ＳK2により閾値電圧ＵS2を下回られ
たことを表すと、低信号レベルとなり、一方閾値比較器
32が信号ＳK1により閾値電圧ＵS1を越えられたことを示
すと、符号信号Ｖは高信号レベルとなる。従つて、先行
の測定サイクルにおいて閾値電圧ＵS2を下回つたことに
起因して符号信号Ｖが低レベルであつた場合、現在の測
定サイクルＺＭにおいてこの信号レベルは、第２図の波
形図Ｖに実線で示すように不変の状態に留どまる。これ
とは逆に、先行の測定サイクルにおいて高い方の閾値電
圧ＵS1が越えられたことにより符号信号Ｖが高い信号レ
ベルを有していた場合には、符号信号Ｖの信号レベル
は、第２図に破線で示すように補償イネーブル信号Ｋの
立上り縁で変化する。
補償サイクルＺＫにおいては、先行の標本化サイクルＺ
Ａで行なわれた階段状の電圧変化は補償電圧ＵＫにより
補償される。この目的で、次式で表される電荷が付加的
に転送される。
−ＱＫ＝−（U1＋U2）・ａ・Ｃ （13） その結果、電圧ＵＡは次式で表される補償電圧だけ変化
する。
＋ＵＫ＝＋（U1＋U2）・ａ （14） 標本化サイクルと補償サイクルとを結合するのが有意味
である。この結合サイクルにおいては次式で表される全
電荷ＱＧが転送される筈である。
ＱＧ＝△Ｑ−ＱＫ ＝（U1＋U2）・ａ・Ｃ−（U1＋U2）・aC・ ＝−2U2・ａ・Ｃ （15） このように、１回の標本化サイクルで２回電圧U2を検出
することにより、簡単な仕方で補償を行うことができ
る。このためにはスイツチ24が補償サイクルのクロツク
時間２においても位置１にあればよいのである。従つ
て、第２図の波形図ＳＡに示してあるように、制御信号
ＳＡは、全補償サイクルＺＫ中低信号レベルに留どま
る。上記のように、補償サイクルと標本化サイクルとを
結合もしくは合成するのが非常に有利である理由は、別
の技術的費用を伴わずに電荷ＱＫだけを検出することが
でき、電圧U2の２回の標本化をエラーを伴うことなく行
うことができるからである。
補償サイクルＺＫを以て、測定サイクルＺＭは終了す
る。次の測定サイクルにおいて、電圧ＵＨは新たに、補
償電圧ＵＫにより達した初期値から、閾値電圧ＵS2を再
び下回るまで、階段状に降下する。
補償電圧ＵＫが電圧段差△ＵＡにより再びもとの状態に
戻るまでに要する標本化サイクルの数は次式で表され
る。
ここで次式が成り立つ。
U1＋U2＝ｉＢ・（Ｒ＋△Ｒ）＋ｉＢ・（Ｒ−△Ｒ） ＝2iＢ・Ｒ （17） U1−U2＝ｉＢ・（Ｒ＋△Ｒ）＋ｉＢ・（Ｒ−△Ｒ） ＝2iＢ・△Ｒ （18） 従つて、 このように、測定サイクルにおける標本化サイクルの数
が求めている抵抗比△R/Rに対する直接的尺度となる。
標本化及び補償に対して１つのサイクルを同時に利用す
ることにより、サイクルの計数における１単位分の誤差
が回避される。
達成される測定精度と関連して次の点に留意されたい。
即ち、補償において、閾値電圧が上方に越えられる時点
における残留電荷もしくは該残留電荷に対応する残留電
圧はその時点の状態に留どまることである。第２図の波
形図ＵＨに残留電圧ＵRRが示してある。即ち、この階段
状曲線は相続く測定サイクルにおいて異なつた電圧レベ
ルで始まり、それにより、各測定サイクルの終了時にお
ける残留電圧ＵＲは変化する。或る測定サイクルにおい
てこの残留電圧ＵＲが差電圧△ＵＡに等しくなると直ち
に、この測定サイクルにおける標本化サイクルの数が一
単位だけ変わる。例えば、相続く測定サイクルにおける
値R/△Ｒ＝5,1で計数値は次のようになる。
ｎ＝5,5,5,5,5,5,5,5,5,6,5,5…… 従つて、多数の測定サイクルに亙つて計数値を平均化す
ることにより正確な測定結果が得られる。ここで、達成
される測定精度は、計数された測定サイクルの数が多け
れば多いほど高くなる。
実際、測定回路が実際に用いられる分野において、比△
R/1は単なる説明のために選んだ上述の計数例における
よりも非常に小さい。本測定回路の一次的用途である伸
長測定ストリツプにおいては、相対抵抗変化△R/Rは千
分率範囲にある。測定サイクル毎の標本化サイクルの数
ｎは従つて「1000」台にある。
測定サイクル毎の標本化サイクルを計数する代わりに、
予め定められた非常に多数の標本化サイクル数に対応す
る時間ウインドウ（窓）内の測定サイクルを計数する方
法が有利である。式（19）から、Ｋ個の測定サイクルに
対して、標本化サイクルの数ｍは次式で求められる。
予め定められた固定の標本化サイクルの数ｍに対応する
時間ウインドウにおいて、測定サイクルの数ｋは次式に
より求められる。
上式から、 従つて、求める値△R/Rは時間ウインドウ内で達成され
る計数状態ｋに直接比例する。冪数ｍは10の冪数に等し
くなるように選択するのが有利である。そうすれば、計
数状態ｋは冪数の指数に関係なく、求める比△R/Rの10
進計数値となる。
例えば、ｍ＝106個の標本化サイクル対応する時間ウイ
ンドウを選択すると、比△R/Rに関して次式が成立つ。
第１図において復号論理回路37及びクロツク発生器40に
接続して示してある計数装置は、上記の原理に従つて測
定値△R/Rを求める。分周器41の出力端から送出される
計数クロツクパルスＳＺは、標本化サイクルのシーケン
ス周波数を有しており、従つて計数クロツクパルスは、
各標本化サイクルに対応する時間ウインドウ計数器42
は、計数クロツクパルスＳＺ、従つて標本化サイクルを
計数する。この時間ウインドウ計数器42は、予め定めら
れた数であるｍ個の計数クロツクパルスＳＺの計数毎に
１つのパルスを測定サイクル計器38に印加するように構
成されている。数ｍは、時間ウインドウの持続幅を決定
し、例えば、先に述べた106の値を有する。
測定サイクル計数器38は、復号論理回路37の出力端37c
から送出される補償イネーブル信号Ｋを計数する。この
ことは、測定サイクルの計数と同義である。と言うの
は、各測定サイクルの終了時に補償イネーブル信号が発
生されるからである。
ｍ個の標本化サイクルからなる各時間ウインドウの終了
時に、時間ウインドウ計数器42から測定サイクル計数器
38に印加されるパルスにより、時間ウインドウの経過中
に達成さた計数状態ｋ表示装置43に転送される。同時
に、測定サイクル計数器38はリセツトされ、その結果、
後続の時間ウインドウにおいては、測定サイクルを再び
０から計数開始する。転送された計数状態ｋを表示装置
42において10進法で表示しコンマを係数ｍにより定めら
れる桁に付けることにより、表示装置にて比△R/Rの計
数値を直接読取ることができるように表示される。表示
装置43に供給される符号信号Ｖに基づき、付加的に、こ
の比が正であるか負であるかが表示される。先に述べた
ように、閾値電圧ＳS2を下回ると、△Ｒの符号はとな
る。
第３図の波形図には、第１図の回路において現れる電圧
並びに信号が、△Ｒ＜０の場合について示してある。第
２図の波形図とは対照的に、下記のような差異がある。
−差電圧△ＵＡは正であり、従つて瞬時値メモリ（サン
プルアンドホールド回路）31の階段状出力電圧ＵＨは上
昇経過をたどる。
−補償サイクルは、電圧ＵＨが閾値電圧ＵS1を上回つた
時に閾値比較器32によりトリガされる。
−符号信号Ｖは、補償イネーブル信号Ｋの立上り縁で、
負の符号を表す高信号レベルになる（但しそれ以前にこ
の信号レベルを取つていないことが条件である）。
−合成された補償／標本化サイクルＺＫにおいて、制御
回路30に印加される符号信号Ｖにより制御信号ＳＡはク
ロツク時間４中も高信号レベルに保持され、その結果電
圧U1は２回相前後して標本化されることになる。
上の説明から容易に明らかなように、標本化サイクル及
び測定サイクルの計数による比△R/Rの検出に関しては
先に説明した場合と変わるところはない。
第７図は、第１図に示した測定回路の変形実施例を示
し、そして第８図及び第９図は、第２図及び第３図の波
形図に対応して△Ｒ＞０及び△Ｒ＜０の場合についての
電圧及び信号の関連の波形図を示す。第７図の回路は、
SC増幅器20の構成に関してのみ第１図の回路と異なる。
即ち、下記の差異がある。
1.コンデンサ22の代わりに２つのコンデンサ22a,22bが
設けられており、それらコンデンサの各電極は演算増幅
器21の反転入力端に接続されている。
2.スイツチ25の代わりに２つのスイツチ25a,25bが設け
られており、これらスイツチは制御信号ＳＢにより一緒
に作動される。各スイツチ25a,25bは所属のコンデンサ2
2a及び22bを位置１において非反転入力端の基準電位と
接続し、位置２においては所属のスイツチ24a及び24bと
接続する。
3.スイツチ24の代わりに２つのスイツチ24a,24bが設ら
れており、これらスイツチは、制御信号ＳＡにより一緒
に作動される。スイツチ24aは、第１図のスイツチ24と
同様に、位置１において外部端子14に対する接続を形成
し、位置２においては外部端子13に対する接続を形成す
る。これに対して、スイツチ24bは位置１において外部
端子13に対する接続を形成し、位置２においては外部端
子14に対する接続を形成する。
4.付加的なコンデンサ27が設られており、該コンデンサ
の１つの電極は演算増幅器21の反転入力端に接続されて
いる。スイツチ28は閉位置においてコンデンサ27を外部
端子13と接続し、またスイツチ29は閉位置においてコン
デンサ27を外部端子14と接続する。制御回路30はスイツ
チ28を作動するための制御信号ＳＤ並びにスイツチ29を
作動するための制御信号ＳＥを送出する。
5.分周器41の分周比は、この実施例では1:4ではなく1:2
である。
他の総ての回転構成部分は第１図に示した回路と同じ回
路構成及び同じ機能を有する。従つてこれら部分もしく
は素子には第１図の場合と同じ参照符号を付け再述は省
略する。
第１図の場合と同様、コンデンサ23が容量Ｃを有する場
合には、コンデンサ22aは容量ａ・Ｃを有し、コンデン
サ22bは容量ｂ・Ｃを有する。コンデンサ27は容量ｋ・
Ｃを有する。
２つの相続く標本化サイクルＺA1及びＺA2について第８
図及び第９図の波形図が示すように、コンデンサ22a,22
b及びスイツチ24a,24b及び25a,25bが二重に設けられて
いるので、各標本化サイクルＺＡは２つのクロツク時間
１及び２だけからなる。各標本化サイクルＺＡのクロツ
ク時間１においては、２つのスイツチ25a,25bは位置１
をとり、その結果２つのコンデンサ22a及び22bにはオフ
セツト電圧U0が印加される。このクロツク時間は２つの
コンデンサにおけるオフゼツトの検出に用いられる。
標本化サイクルＺA1のクロツク時間２においては、スイ
ツチ24a,24bは位置２をとり、スイツチ25a,25bは位置２
をとる。従つて、コンデンサ22aは電圧＋U1に、そして
コンデンサ22bは電圧−U2に充電される。２つの電圧U1
及びU2の検出は従つて１つのクロツク時間内で同時に行
われる。コンデンサ23はこのために必要とされる次式で
示す差電荷を発生する。
△Q1＝ａ・Ｃ・U1−ｂ・Ｃ・U2 （24） 出力電圧ＵＡは対応の差電圧△ＵA1だけ変化して瞬時値
メモリ31で標本化される。標本化サイクルＺA2のクロツ
ク時間１において再びオフセツトが検出される。標本化
サイクルＺA2のクロツク時間２においては再び同時に電
力U1及びU2が検出される。このクロツク時間２において
は、スイツチ24a及び24bは位置１にあり、従つてコンデ
ンサ22a及び22bの役割は交替する。即ち、コンデンサ22
aは電圧−U2に充電され、コンデンサ22bは電圧U1に充電
される。コンデンサ23は、このために必要な、次式で表
される差電荷を送出する。
△Q2＝ｂ・Ｃ・U1−ａ・Ｃ・U2 （25） 出力電圧ＵＡは、対応の差電圧△ＵA2だけ変化し、瞬時
値メモリ31で標本化される。
従つて、２つの完全な標本化サイクル後には、電荷転送
に対し次式が成り立つ。
△Ｑ＝△Q1＋△RQ2 ＝（ａ・Ｃ・U1−ｂ・Ｃ・U2） ＋（ｂ・Ｃ・U1−ａ・Ｃ・U2） ＝（ａ＋ｂ）・（U1−U2）・Ｃ （26） このように、２つの相続く標本化サイクルにおけるコン
デンサ22a及び22bの役割の交換により、係数ａ及びｂの
不均等に起因する誤差は平均化により相殺される。しか
しながら、これら２つの係数、従つてコンデンサ22a及
び22bの容量はできる限り等しくし、それにより、不必
要な電圧跳躍が標本化サイクル毎に現れないようにすべ
きである。このためには、演算増幅器の制御可能性の関
連して差電圧に対する高い増幅率に制限が加えられるこ
とになろう。
上述のコンデンサ22a及び22bを循還的に交替する標本化
サイクルは、瞬時値メモリ31の出力電圧ＵＨが下降方向
において閾値電圧ＵS2を下回る（第８図）かまたは上昇
方向において閾値電圧ＵS4を上回る（第９図）まで繰り
返される。
上記のように閾値電圧が越えられる時点で、復号論理回
路37は再び補償イネーブル信号Ｋを送出する。しかしな
がらこれにより、後続の標本化サイクルＺAnの経過は影
響を受けない。コンデンサ22a及び22bにおける電圧U1及
びU2の検出は上述の仕方と同じ仕方で行われる。
しかしながら同時にコンデンサ27及びスイツチ28,29に
より補償サイクルＺＫが実行されて、和電圧U1＋U2が別
個に検出される。補償サイクルＺＫは同様に２つのクロ
ツク時間１及び２からなる。クロツク時間１において
は、制御信号ＳＥは高い信号レベルをとり、その結果ス
イツチ28は閉成される。これにより、コンデンサ27はオ
フセツト検出中、即ちコンデンサ23が切り離されている
状態で、電圧−U2−U0に充電される。補償サイクルＺＫ
のクロツク時間２において、制御信号ＳＤは高い信号レ
ベルをとり、その結果スイツチ29は閉成され、一方スイ
ツチ28は再び開放される。これによりコンデンサ27は次
式で表される電圧に充電される。
（U1−U0）−（−U2−U0）＝U1＋U2 （27） コンデンサ23はこれに必要な補償電荷 ＱＫ＝（U1−U2）・Ｋ （28） を送出する。これに対応して出力電圧ＵＡは次式で表さ
れる補償電圧だけ変化する。
ＱＫ＝（U1−U2）・Ｋ （29） 補償電圧を再び相殺するのに要求とされる標本化の数ｎ
は次のようになる。
係数２は、２つの相続く標本化の算術平均により求めら
れる。
上から明らかなように、第７図の測定回路においても、
測定サイクル毎の標本化サイクルの数ｎが比△R/Rに対
する尺度となり、例えば大きな数の標本化サイクルに対
応する時間ウインドウ内の測定サイクルの数は比△R/R
に比例する。即ち、先に述べた実施例の場合と同様、測
定結果は、既述の装置を用いて計数及び表示により直接
得ることができる。この場合、第１図の例と同様、測定
結果は外部影響量に依存しない。
更に、第２図の測定回路は、 （ａ＋ｂ）＜2k （31） のように選択することにより、差電圧△ＵＡの増幅を可
能にし、従つて実質的に計数時間をより短かくすること
ができる。
第10図は、第７図の回路の別の変形例を示し、そして第
11図及び第12図は△Ｒ＞０及び△Ｒ＜０の場合について
電圧及び信号の関連の波形図を示す。第10図の回路は、
瞬時値メモリ31の代わりに積器50が設けられている点で
第７図の回路と異なる。積分器50は、帰還回路に容量ｉ
・Ｃを有するコンデンサ52が設けられている演算増幅器
51から構成される。更に、スイツチ53が設けられてお
り、このスイツチ53は制御信号ＳＢによりスイツチ26と
同期して作動されて、スイツチ26が位置１にある時には
閉成され、一方スイツチ26が位置２にある時には開放さ
れる。閉じた位置において、スイツチ53は、コンデンサ
23の空き電極を演算増幅器51の反転入力端に接続する。
演算増幅器51の非反転入力端はコンデンサ23の他方の電
極と常時接続される。
第10図の回路の他の総ての回路構成部分は第７図の回路
と同じ回路構成及び同じ機能を有する。従つて第７図の
場合と同じ参照符号を付け、再述は省略する。
標本化及び補償サイクルは、第７図の回路と同じ仕方で
経過する。既に述べたように、各標本化サイクルにおい
て、コンデンサ22a及び22bからの電荷、さらに各補償サ
イクルにおけるコンデンサ27からの電荷はコンデンサ23
に転送され、各サイクルの終了時にコンデンサ23はスイ
ツチ26により増幅器21の出力端から分離される。コンデ
ンサ23にはこの状態において電圧ＵＣに充電される。そ
こでスイツチ53が閉じると、コンデンサ23はコンデンサ
52に放電する。この放電過程の終了時に、コンデンサ52
は増幅器51のオフセツト電圧ＵO2を有する。コンデンサ
52の電圧は次式で与えられる値だけ変化する。
この過程は新しい標本化サイクル毎に繰り返される。続
いて行われるコンデンサ22a,22b及び場合により27の電
荷によるコンデンサ23の充電はその都度残留電荷ＵO2・
Ｃに加算されるので、コンデンサ52への電荷転送は増幅
器51のオフセツト電圧ＵO2の影響を受けることなく行わ
れる。
積分器50の出力電圧を同時に形成するコンデンサ52の積
分電圧ＵＩは各標本化サイクルにおいて差電圧△ＵＩだ
け変化するので、この積分電圧は、第11図及び第12図の
曲線ＵＩで示すように階段状に変化し、△Ｒ＜０の場合
には低下し（第11図）そして△Ｒ＞０の場合には上昇す
る（第12図）。従つて、電圧ＵＩは第１図及び第７図の
回路における電圧ＵＨと同じ波形を有する。従つて、電
圧ＵＩを直接、閾値比較器32及び33の信号入力端に印加
することができ、瞬時値メモリは不要である。
第11図及び第12図の波形図ＵＡ及びＵＩから明らかなよ
うに、２つの増幅器21及び51の出力端には、第１図及び
第７図の回路において生ずるような大きい電圧跳躍は最
早や生じない。補償サイクルにおいてのみ大きい電圧変
化が生ずる。増幅器21の出力電圧ＵＡは、他の標本化サ
イクルにおいて基準レベルと差電圧△ＵＡとの間でのみ
変化する。図に示した差電圧△ＵＡの交互に異なる値
は、係数ａ及びｂ間の差から生ずる。
発明の効果 本発明により、恒常的な大きな電圧跳躍が回避されるの
で相当大きな電流消費が達成される。またこれにより、
幅器のスルーレートに対する要件も軽減される。
さらに、測定結果が外部または回路に起因する妨害影響
因子を依存せず、低い回路費用で、抵抗半ブリッジにお
ける抵抗比△R/Rの非常に正確な測定が可能となる。
【図面の簡単な説明】
第１図は、本発明による測定回路の回路図、第２図及び
第３図は第１図の測定回路において現れる電圧及び信号
の波形図、第４図、第５図及び第６図は第１図の測定回
路に含まれるSC増幅器を種々な状態で示す簡略回路図、
第７図は本発明の測定回路の別の実施例を示す回路図、
第８図及び第９図は第７図の測定回路において現れる電
圧及び信号の波形図、第10図は第７図の測定回路の別の
実施態様を示す回路図、そして第11図及び第12図は第10
図の測定回路において現れる電圧及び信号の波形図であ
る。 10……半ブリッジ、11,12……抵抗器、13,14……外部端
子、15……中間タツプ、20……積分スイツチコンデンサ
増幅器（SC増幅器）、21……演算増幅器、22,23……コ
ンデンサ、24,25,26……スイツチ、27……コンデンサ、
28,29……スイツチ、30……制御回路、31……瞬時値メ
モリ（サンプルアンドホールド回路）、32,33……閾値
比較器、34,35,36……抵抗器、37……復号論理回路、38
……測定サイクル計器、40……クロツク発生器、41……
分周器、42……時間ウインドウ計数器、43……表示装
置、50……積分器、51……演算増幅器、52……コンデン
サ、53……スイツチ。

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】２つの抵抗器が直列に接続された抵抗半ブ
    リッジにて抵抗比（ΔR/R）を測定するための方法であ
    って、 前記２つの抵抗器の抵抗値は共通の基本抵抗値（Ｒ）か
    ら同じ大きさ（ΔＲ）だけ反対極性に異なっており、か
    つ前記２つの抵抗器には同じ電流が流れるものである、
    抵抗比測定方法において、 順次連続する標本化サイクルで、前記２つの抵抗器にお
    けるそれぞれの電圧降下の差に比例する差電圧を積分コ
    ンデンサに充電して積分電圧を形成し、 該積分電圧が上限閾値を上回る際および下限閾値を下回
    る際に、前記差電圧とは反対の極性で前記２つの抵抗器
    におけるそれぞれの電圧降下の和に比例する補償電圧を
    該成分電圧に重畳する補償サイクルを実行し、 前記標本化サイクル数に対する補償サイクル数の比を抵
    抗比ΔR/Rの尺度として求めることを特徴とする抵抗半
    ブリッジにおける抵抗比ΔR/Rの測定方法。
  2. 【請求項２】補償サイクルを、所定数の標本化サイクル
    に相当する時間ウィンドゥ内で計数する特許請求の範囲
    第１項記載の方法。
  3. 【請求項３】集積SC増幅器（20）と、比較装置と、計数
    装置とが設けられており、 前記SC増幅器（20）は、演算増幅器（21）と、該演算増
    幅器の帰還結合回路に配置された積分コンデンサ（23）
    と、少なくとも１つ入力コンデンサ（22）と、スイッチ
    （24、25、26）とからなり、 前記スイッチは制御回路（30）によって順次連続する標
    本化サイクルで周期的に、各標本化サイクルの１つクロ
    ック時間では前記入力コンデンサが２つの抵抗（11、1
    2）のうちの１つにおける電圧降下により充電され、か
    つ各標本化サイクルの別のクロック時間では前記入力コ
    ンデンサが放電されるように制御され、 前記充電に必要な電荷は前記積分コンデンサから転送さ
    れ、 放電の際には積分コンデンサの電荷は変化せず、 前記比較装置は、前記SC増幅器の出力電圧を上限閾値お
    よび下限閾値と比較し、上限閾値を上回る際および下限
    閾値を下回る際に補償サイクルの実行をトリガし、 前記SC増幅器の出力電圧は、積分コンデンサにおける積
    分電圧に相応するものであり、 前記計数装置は、前記標本化サイクルおよび補償サイク
    ルの数を計数し、当該サイクル数の比を検出することを
    特徴とする、 ２つの抵抗器が直列に接続された抵抗半ブリッジて抵抗
    比（ΔR/R）を測定するための方法であって、前記２つ
    の抵抗器の抵抗値は共通の基本抵抗値（Ｒ）から同じ大
    きさ（ΔＲ）だけ反対極性に異なっており、かつ前記２
    つの抵抗器には同じ電流が流れるものである、抵抗比測
    定方法を実施するための装置。
  4. 【請求項４】各入力コンデンサに放電クロック時間中、
    演算増幅器のオフセット電圧が印加される特許請求の範
    囲第３項記載の装置。
  5. 【請求項５】唯一の入力コンデンサが設けられており、
    該コンデンサは、各標本化サイクルの１つのクロック時
    間において一方の抵抗器における電圧降下により充電さ
    れ、同じ標本化サイクルの別のクロック時間においては
    他方の抵抗器における反対の符号の電圧降下により充電
    される特許請求の範囲第３項または第４項記載の装置。
  6. 【請求項６】補償サイクルを実行するために、入力コン
    デンサは同じ抵抗器における電圧降下により２回相前後
    して充電される特許請求の範囲第５項記載の装置。
  7. 【請求項７】２個の入力コンデンサが設けられており、
    そのうちの一方のコンデンサは各標本化サイクルのクロ
    ック時間に一方の抵抗における電圧降下により充電さ
    れ、他方のコンデンサは同じクロック時間に、他方の抵
    抗器における反対の符号の電圧降下により充電される特
    許請求の範囲第３項または第４項記載の装置。
  8. 【請求項８】２つの入力コンデンサが充電される電圧降
    下は標本化サイクル毎に切り換えられる特許請求の範囲
    第７項記載の装置。
  9. 【請求項９】更に別の入力コンデンサがけられており、
    該入力コンデンサは各補償サイクル毎に、２つの抵抗器
    における電圧降下の和に充電される特許請求の範囲第７
    項または第８項記載の装置。
  10. 【請求項１０】第２の積分コンデンサを有する積分器を
    設け、該第２の積分コンデンサは各標本化または補償サ
    イクル後、SC増幅器の切り離された第１の積分コンデン
    サと、該第１の積分コンデンサの電荷が第２の積分コン
    デンサに転送されるように接続される特許請求の範囲第
    ３項乃至第９項のいずれかに記載の装置。
  11. 【請求項１１】積分器を第２の積分コンデンサが帰還回
    路に設けられている演算増幅器により構成し、そして第
    １の積分コンデンサは電荷転の目的で前記演算増幅器の
    ２つの入力端と接続される特許請求の範囲第10項に記載
    の装置。
  12. 【請求項１２】SC増幅器の出力端に瞬時値メモリ（サン
    プルアンドホール回路）を接続し、該瞬時値メモリは各
    標本化サイクル後及び各補償サイクル後、前記SC増幅器
    の出力電圧を標本化し記憶するために作動される特許請
    求の範囲第３項乃至第９項のいずれかに記載の装置。
  13. 【請求項１３】SC増幅器の出力端もしくは積分器または
    瞬時値メモリの出力端は２つの閾値比較器の入力端と接
    続され、該閾値比較器のうちの一方は上限閾値を有しか
    つ該上限閾値が越えられたことを表す信号を送出し、他
    方の第２閾値比較器は下限閾値を有しかつ該下限閾値が
    下回られたことを表す信号を送出し、また前記２つの閾
    値比較器の出力端に復号論理回路が接続され、該復号論
    理回路は前記２つの閾値比較器のうちの一方から出力信
    号を受信した場合に補償イネーブル信号を送出し、該補
    償イネーブル信号は測定サイクル計数器の計数入力端に
    印加され、更に時間ウィンドゥ（窓）計数器が設けられ
    ており、該時間ウィンドゥ計数器はその計数入力端にて
    各標本化サイクル毎に１つの計数クロックパルスを受信
    して、所定の計数状態に達した時に、該測定サイクル計
    数器の計数状態の表示装置または評価装置への転送並び
    に前記測定サイクル計数器のリセットをトリガする信号
    を前記測定サイクル計数器に対して送出する特許請求の
    範囲第３項乃至第12項のいずれかに記載の装置。
  14. 【請求項１４】復号論理回路は符号信号を発生し、該符
    号信号の信号値は、どの閾値比較器が所属の閾値が最後
    に上方向または下方向に越えられたことを表示したかに
    より決定され、そして前記符号信号は表示装置または評
    価装置に供給される特許請求の範囲第13項記載の装置。
  15. 【請求項１５】スイッチの循環的作動を制御する制御回
    路が補償イネーブル信号および符号信号を受信し、補償
    イネーブル信号の受信毎に、補償サイクルを実行するた
    め前記スイッチの循環的作動を前記符号信号に依存して
    変更する特許請求の範囲第14項記載の装置。
JP62248231A 1986-10-03 1987-10-02 抵抗半ブリツジにおける抵抗比測定方法及び測定装置 Expired - Lifetime JPH0718900B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19863633791 DE3633791A1 (de) 1986-10-03 1986-10-03 Verfahren und anordnung zur messung des widerstandsverhaeltnisses an einer widerstands-halbbruecke
DE3633791.9 1986-10-03

Publications (2)

Publication Number Publication Date
JPS63171372A JPS63171372A (ja) 1988-07-15
JPH0718900B2 true JPH0718900B2 (ja) 1995-03-06

Family

ID=6311026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62248231A Expired - Lifetime JPH0718900B2 (ja) 1986-10-03 1987-10-02 抵抗半ブリツジにおける抵抗比測定方法及び測定装置

Country Status (6)

Country Link
US (1) US4816745A (ja)
JP (1) JPH0718900B2 (ja)
DE (1) DE3633791A1 (ja)
FR (1) FR2604795B1 (ja)
GB (1) GB2195457B (ja)
IT (1) IT1222802B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2787078B2 (ja) * 1989-09-11 1998-08-13 株式会社アドバンテスト 測定装置
ES2048503T3 (es) * 1989-09-28 1994-03-16 Endress Hauser Gmbh Co Disposicion para el tratamiento de se\ales de sensor.
DE3932479A1 (de) * 1989-09-28 1991-04-11 Endress Hauser Gmbh Co Anordnung zur verarbeitung von sensorsignalen
DE3940537A1 (de) * 1989-12-07 1991-06-13 Endress Hauser Gmbh Co Anordnung zur verarbeitung von sensorsignalen
US5028874A (en) * 1989-11-01 1991-07-02 John Fluke Mfg. Co., Inc. Ratiometric measurement circuit with improved noise rejection
DE4131093A1 (de) * 1991-09-18 1993-04-08 Mess Top Engineering Ges Fuer Verfahren und vorrichtung zur gewinnung eines zu einer physikalischen messgroesse proportionalen elektrischen messsignals
DE4202137C2 (de) * 1992-01-27 1994-02-24 Hygrometric Dr Brokmann Widerstands- und Kapazitätsmeßschaltung
DE4237196C1 (de) * 1992-11-04 1994-02-10 Vega Grieshaber Gmbh & Co Verfahren und Anordnung zur Messung zumindest einer Kapazität
DE4411428A1 (de) * 1994-03-31 1995-10-05 Bayerische Motoren Werke Ag Vorrichtung zur Messung zweier physikalischer Parameter
DE29708356U1 (de) * 1997-05-09 1997-07-10 Siemens AG, 80333 München Widerstandsmeßvorrichtung
US6380790B1 (en) * 2000-02-11 2002-04-30 President And Fellows Of Harvard College Integrator topplogy for continuous integration
DE10024716C2 (de) * 2000-05-19 2002-08-14 Asm Automation Sensorik Messte Meßumformer für potentiometrische Positionssensoren und Verfahren zur Parametrisierung
US6597183B1 (en) * 2001-12-28 2003-07-22 Texas Instruments Incorporated Resistance measurement system
DE10223977C1 (de) * 2002-05-29 2003-09-04 Siemens Ag Messschaltung
US7548819B2 (en) * 2004-02-27 2009-06-16 Ultra Electronics Limited Signal measurement and processing method and apparatus
GB2411481B (en) * 2004-02-27 2007-11-14 Ultra Electronics Ltd Signal measurement and processing method and apparatus
DE102004022556B3 (de) * 2004-05-07 2005-10-27 Siemens Ag Selbstkalibrierende Vorrichtung zur Spannungsmessung und Verfahren hierfür
US7402983B2 (en) * 2005-02-04 2008-07-22 Princeton Power Systems, Inc. Method for use of charge-transfer apparatus
US7659700B2 (en) * 2005-02-04 2010-02-09 Princeton Power Systems, Inc. Charge-transfer apparatus and method
US9086439B2 (en) 2011-02-25 2015-07-21 Maxim Integrated Products, Inc. Circuits, devices and methods having pipelined capacitance sensing
CN103392162B (zh) 2011-02-25 2016-08-24 高通技术公司 电容式触摸感测构架
US8860432B2 (en) 2011-02-25 2014-10-14 Maxim Integrated Products, Inc. Background noise measurement and frequency selection in touch panel sensor systems

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE48204C (de) * J. WILDEMANN jr. in Berlin NW., Kronprinzen-Ufer 25 Oeltropfgefäfs bei Handschmierpumpen mit Oelvertheilung in Leitungen
SU47708A1 (ru) * 1935-08-02 1936-07-31 Г.Н. Даньков Шибер дл нагревательных шахтных печей
DE2312858C2 (de) * 1973-03-15 1985-04-25 Richard Dr.-Ing. Friedl Verfahren zur Wärmemengenmessung
US4187459A (en) * 1978-02-13 1980-02-05 Automatic Systems Laboratories Limited Digital measurement of impedance ratios
GB2076547A (en) * 1980-05-16 1981-12-02 Honeywell Inc Resistance Measuring Circuit
DE3524530A1 (de) * 1985-07-10 1986-02-13 Haberland, Rüdiger, Prof. Dr.-Ing., 6750 Kaiserslautern Auswerteelektronik fuer differenzialwiderstaende zur verwendung in sensoren
GB8604125D0 (en) * 1986-02-19 1986-03-26 Rowlands S L Resistance element simulator

Also Published As

Publication number Publication date
GB2195457A (en) 1988-04-07
IT1222802B (it) 1990-09-12
GB8722796D0 (en) 1987-11-04
US4816745A (en) 1989-03-28
IT8722108A0 (it) 1987-10-01
DE3633791A1 (de) 1988-04-14
DE3633791C2 (ja) 1989-12-21
GB2195457B (en) 1990-08-22
FR2604795B1 (fr) 1990-08-24
FR2604795A1 (fr) 1988-04-08
JPS63171372A (ja) 1988-07-15

Similar Documents

Publication Publication Date Title
JPH0718900B2 (ja) 抵抗半ブリツジにおける抵抗比測定方法及び測定装置
US4806846A (en) High accuracy direct reading capacitance-to-voltage converter
EP0313575B1 (en) Transmitter with vernier measurement
US6750796B1 (en) Low noise correlated double sampling modulation system
JPH01502933A (ja) 周波数カウント装置および方法
EP0322802B1 (en) Watthour meter or wattmeter comprising hall sensors
GB2223589A (en) Measurement of capacitance and parameters related thereto
US5014058A (en) Method and arrangement for evaluating a measurable analog electrical quantity
JP2972552B2 (ja) 容量型センサ用検出回路および検出方法
EP0493528B1 (en) Vernier voltage-to-digital converter
JPH04345321A (ja) ジュアルスロープインテグレーティングａ／ｄコンバーター
KR910004656B1 (ko) 아날로그 신호적분 및 디지탈 신호변환회로
EP3296709B1 (en) Temperature-to-digital converter
JP2913395B2 (ja) 静電容量型センサ
EP0238646B1 (en) Dual slope converter with large apparent integrator swing
Sebastian et al. A Switched-Capacitor CVC and CFC for Capacitive Sensors Representable using $\pi $-Model
Mohan et al. Dual slope resistance to digital converter
US20190094261A1 (en) Differential charge transfer based accelerometer
KR101650012B1 (ko) 센서 장치 및 센싱 방법
JPS62185174A (ja) 電子式電力量計
JP2000221054A (ja) 容量式物理量検出装置
JP3802431B2 (ja) 静電容量型センサ
Matsumoto et al. A switched-capacitor digital capacitance meter
EP3438677B1 (en) Method for determining an electrical parameter and measurement arrangement for determining an electrical parameter
SU1756835A1 (ru) Цифровой измеритель отношений электрических емкостей