JPH0193915A - ヒステリシス付きコンパレータ - Google Patents
ヒステリシス付きコンパレータInfo
- Publication number
- JPH0193915A JPH0193915A JP62251938A JP25193887A JPH0193915A JP H0193915 A JPH0193915 A JP H0193915A JP 62251938 A JP62251938 A JP 62251938A JP 25193887 A JP25193887 A JP 25193887A JP H0193915 A JPH0193915 A JP H0193915A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- comparator
- reference voltage
- high level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001419 dependent effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
この発明はヒステリシス幅を正確にしかも自由に設定で
きるヒステリシス付きコンパレータに関するものである
。
きるヒステリシス付きコンパレータに関するものである
。
第３図は従来のヒステリシス付きコンパレータの一例を
示す回路図であり、図において１は電圧比較器、２はそ
の電圧比較器１の反転入力端子に入力電圧ｖ１Ｎを与え
るための入力端子、３，４゜５は入力電圧■１Ｎと比較
する基＋１！電圧を規定する抵抗である。抵抗３．４は
電源線６とグランド間に直列に接続され、その接続点ｎ
と電圧比較器１の出力端子７０間に抵抗５が接続されて
、点ｎの電圧を基準電圧として電圧“比較器１の非反転
入力端子に与えるように構成されている。８は電圧比較
器１の負荷抵抗である。
示す回路図であり、図において１は電圧比較器、２はそ
の電圧比較器１の反転入力端子に入力電圧ｖ１Ｎを与え
るための入力端子、３，４゜５は入力電圧■１Ｎと比較
する基＋１！電圧を規定する抵抗である。抵抗３．４は
電源線６とグランド間に直列に接続され、その接続点ｎ
と電圧比較器１の出力端子７０間に抵抗５が接続されて
、点ｎの電圧を基準電圧として電圧“比較器１の非反転
入力端子に与えるように構成されている。８は電圧比較
器１の負荷抵抗である。
従来のヒステリシス付きコンパレータは上記のように構
成され、入力端子２より電圧比較器１の反転入力端子に
与えられる入力電圧ｖ１Ｎが基準電圧より低いときには
電圧比較器１の出力電圧■。
成され、入力端子２より電圧比較器１の反転入力端子に
与えられる入力電圧ｖ１Ｎが基準電圧より低いときには
電圧比較器１の出力電圧■。
がハイレベルとなり、入力電圧ｖＩＮが基１１！ｉｆ圧
を上まわるときには出力電圧Ｖ。がローレベルとなる。
を上まわるときには出力電圧Ｖ。がローレベルとなる。
ところで、出力電圧Ｖ。がハイレベルの場合には抵抗５
は抵抗３に並列接続したのと等価と見做せるので、抵抗
３．４．５の各値をＲ４，Ｒ，５。
は抵抗３に並列接続したのと等価と見做せるので、抵抗
３．４．５の各値をＲ４，Ｒ，５。
Ｒ５、電源電圧を■ｃｏとすると、こめときの基準電圧
ｖＡは となる。これに対して、出力電圧ｖｏがローレベルの場
合には抵抗５は抵抗４に並列接続したのと等価と見做せ
るので、このときの基準電圧ＶＢはとなる。■ 〉■８
であり、つまり出力電圧Ｖ。
ｖＡは となる。これに対して、出力電圧ｖｏがローレベルの場
合には抵抗５は抵抗４に並列接続したのと等価と見做せ
るので、このときの基準電圧ＶＢはとなる。■ 〉■８
であり、つまり出力電圧Ｖ。
がハイレベルかローレベルかによって基準電圧が変化す
ることになる。このように、出力電圧■。
ることになる。このように、出力電圧■。
がハイレベルからローレベルに移行するときの基準電圧
ｖＡに比べて、ローレベルからハイレベルに移行すると
きの基準電圧Ｖ、が低いので、入力電圧Ｖ１Ｎと出力電
圧Ｖ。の関係は第４図に示すようになり、基準電圧Ｖ、
ＶＢの差がヒステリシス幅Ｃとして与えられることにな
る。
ｖＡに比べて、ローレベルからハイレベルに移行すると
きの基準電圧Ｖ、が低いので、入力電圧Ｖ１Ｎと出力電
圧Ｖ。の関係は第４図に示すようになり、基準電圧Ｖ、
ＶＢの差がヒステリシス幅Ｃとして与えられることにな
る。
従来のヒステリシス付きコンパレータは上記のように構
成されているので、基準電圧ＶＡ、ＶＢを決定するのに
負荷抵抗８の値Ｒ８の影響が小さくなるように、抵抗３
，４．５の値Ｒ，Ｒ４゜Ｒに比べて負荷抵抗８の値Ｒ８
を十分小さくする必要がある。ところが負荷抵抗８の値
Ｒ８が小さいと、出力電圧■ｏがローレベルのとき電圧
比較器１に吸込まれる電流が増大して出力電圧Ｖ。
成されているので、基準電圧ＶＡ、ＶＢを決定するのに
負荷抵抗８の値Ｒ８の影響が小さくなるように、抵抗３
，４．５の値Ｒ，Ｒ４゜Ｒに比べて負荷抵抗８の値Ｒ８
を十分小さくする必要がある。ところが負荷抵抗８の値
Ｒ８が小さいと、出力電圧■ｏがローレベルのとき電圧
比較器１に吸込まれる電流が増大して出力電圧Ｖ。
のローレベルが若干浮き上り、得られる基ＦＰ−電圧が
計算された値からずれてしまうという問題点があった。
計算された値からずれてしまうという問題点があった。
またヒステリシス幅Ｃを大きく取ろうとすれば、抵抗３
，４の値Ｒ、Ｒを大きく、抵抗５の値Ｒ５を小さくしな
ければならないが、そうすると負荷抵抗８の影響が出て
きて粘度がざらに低下するという問題点もあった。
，４の値Ｒ、Ｒを大きく、抵抗５の値Ｒ５を小さくしな
ければならないが、そうすると負荷抵抗８の影響が出て
きて粘度がざらに低下するという問題点もあった。
この発明は、このような問題点を解消するためになされ
たもので、ヒステリシス幅を正確にかつ大きく設定する
ことのできるヒステリシス付きコンパレータを得ること
を目的とする。
たもので、ヒステリシス幅を正確にかつ大きく設定する
ことのできるヒステリシス付きコンパレータを得ること
を目的とする。
この発明に係るヒステリシス付きコンパレータは、比較
電圧を第１の極性の入力端子に受ける第１の電圧比較器
と、前記比較電圧を第２の極性の入力端子に受ける第２
の電圧比較器と、前記第１の電圧比較器の第２の極性の
入力端子に第１の基準電圧を与える第１の基準電圧供給
手段と、前記第２の電圧比較器の第１の極性の入力端子
に前記第１の基準電圧と所定の差を有する第２の基準電
圧を与え−る第２の基準電圧供給手段と、前記第１およ
び第２の電圧比較器の出力を第１；Ｂよび第２入力とし
て受けフンバレート出力を導出するフリップフロップと
を設けたものである。
電圧を第１の極性の入力端子に受ける第１の電圧比較器
と、前記比較電圧を第２の極性の入力端子に受ける第２
の電圧比較器と、前記第１の電圧比較器の第２の極性の
入力端子に第１の基準電圧を与える第１の基準電圧供給
手段と、前記第２の電圧比較器の第１の極性の入力端子
に前記第１の基準電圧と所定の差を有する第２の基準電
圧を与え−る第２の基準電圧供給手段と、前記第１およ
び第２の電圧比較器の出力を第１；Ｂよび第２入力とし
て受けフンバレート出力を導出するフリップフロップと
を設けたものである。
この発明におけるフリップフロップから導出されるコン
パレート出力がハイレベルからローレベルに移行する基
準電圧およびローレベルからハイレベルに移行する基準
電圧は第１および第２の基準電圧供給手段によって固定
的に与えられ、その基準電圧の差がヒステリシス幅とな
る。
パレート出力がハイレベルからローレベルに移行する基
準電圧およびローレベルからハイレベルに移行する基準
電圧は第１および第２の基準電圧供給手段によって固定
的に与えられ、その基準電圧の差がヒステリシス幅とな
る。
第１図はこの発明によるヒステリシス付きコンパレータ
の一実施例を示す回路図であり、図において９，１０は
電圧比較器で、入力電圧ｖ１Ｎを受ける入力端子２が電
圧比較器９の反転入力端子と電圧比較器１０の非反転入
力端子とに接続されている。また定電流源１１とグラン
ド間に抵抗１２゜１３を直列に接続して、電圧比較器９
の非反転入力端子に所定の基準電圧ｖＡ１電圧比較器１
０の反転入力端子に上記基準電圧■。よりも低い所定の
基準電圧Ｖ８をそれぞれ与える基準電圧供給手段が構成
されている。すなわち、定電流電１１と抵抗１２の接続
点ａが電圧比較器９の非反転入力端子に、また抵抗１２
と抵抗１３の接続点すが電圧比較器１０の反転入力端子
にそれぞれ接続され、抵抗１２および１３による電圧降
下を基準電圧■ｏとして、抵抗１３のみによる電圧降下
を基準電圧■８として電圧比較器９．１０にそれぞれ与
えるようにしである。１４は２つのＮＡＮｎゲート１５
．１６で構成されたＲＳフリップフロップで、そのセッ
ト入力Ｓとリセット入力Ｒは電圧比較器９．１０の出力
端子にそれぞれ接続されている。そして、ＲＳフリップ
７０ツブ１４の出力Ｑはこのコンパレータ全体の出力端
子７に与えられ、この出力端子７と電源線６の間には負
荷抵抗８が接続されている。
の一実施例を示す回路図であり、図において９，１０は
電圧比較器で、入力電圧ｖ１Ｎを受ける入力端子２が電
圧比較器９の反転入力端子と電圧比較器１０の非反転入
力端子とに接続されている。また定電流源１１とグラン
ド間に抵抗１２゜１３を直列に接続して、電圧比較器９
の非反転入力端子に所定の基準電圧ｖＡ１電圧比較器１
０の反転入力端子に上記基準電圧■。よりも低い所定の
基準電圧Ｖ８をそれぞれ与える基準電圧供給手段が構成
されている。すなわち、定電流電１１と抵抗１２の接続
点ａが電圧比較器９の非反転入力端子に、また抵抗１２
と抵抗１３の接続点すが電圧比較器１０の反転入力端子
にそれぞれ接続され、抵抗１２および１３による電圧降
下を基準電圧■ｏとして、抵抗１３のみによる電圧降下
を基準電圧■８として電圧比較器９．１０にそれぞれ与
えるようにしである。１４は２つのＮＡＮｎゲート１５
．１６で構成されたＲＳフリップフロップで、そのセッ
ト入力Ｓとリセット入力Ｒは電圧比較器９．１０の出力
端子にそれぞれ接続されている。そして、ＲＳフリップ
７０ツブ１４の出力Ｑはこのコンパレータ全体の出力端
子７に与えられ、この出力端子７と電源線６の間には負
荷抵抗８が接続されている。
次に上記実施例の動作について説明する。
入力端子２に与えられる入力電圧Ｖ１Ｎが電圧比較器１
０の反転入力端子に与えられる基準電圧Ｖ８より低いと
き、この電圧比較器１０の出力はローレベルとなり、し
たがってＮＡＮＤゲート１６の出力はハイレベルとなる
。一方、このときの入力電圧■ＩＮは当然、電圧比較器
９の非反転入力端子に与えられる基準電圧■４よりも低
いので、この電圧比較器９の出力はハイレベルとなり、
このハイレベルの出力とＮＡＮＤゲート１６のハイレベ
ル出力とを２入力として受けるＮＡＮＤゲート１５の出
力はローレベルとなって、出力端子７に得られる出力電
圧■。はローレベルとなる。
０の反転入力端子に与えられる基準電圧Ｖ８より低いと
き、この電圧比較器１０の出力はローレベルとなり、し
たがってＮＡＮＤゲート１６の出力はハイレベルとなる
。一方、このときの入力電圧■ＩＮは当然、電圧比較器
９の非反転入力端子に与えられる基準電圧■４よりも低
いので、この電圧比較器９の出力はハイレベルとなり、
このハイレベルの出力とＮＡＮＤゲート１６のハイレベ
ル出力とを２入力として受けるＮＡＮＤゲート１５の出
力はローレベルとなって、出力端子７に得られる出力電
圧■。はローレベルとなる。
入力電圧Ｖ１Ｎが基準電圧Ｖ８より高く基準電圧Ｖ、よ
り低いレベルになると、電圧比較器１０の出力はハイレ
ベルに反転するが、ＮＡＮＤゲート１６の一方入力は出
力端子７のローレベル出力を受けているため、その出力
は変らすハイレベルを維持する。一方、電圧比較器９の
出力はハイレベルのままであるため、ＮＡＮＤゲート１
５の２入力はともに変らずハイレベルであり、その出力
すなわち出力電圧Ｖ。はローレベルのまま変化しない。
り低いレベルになると、電圧比較器１０の出力はハイレ
ベルに反転するが、ＮＡＮＤゲート１６の一方入力は出
力端子７のローレベル出力を受けているため、その出力
は変らすハイレベルを維持する。一方、電圧比較器９の
出力はハイレベルのままであるため、ＮＡＮＤゲート１
５の２入力はともに変らずハイレベルであり、その出力
すなわち出力電圧Ｖ。はローレベルのまま変化しない。
入力電圧■ＸＮのレベルが基準電圧■。を越えると、電
圧比較器９の出力がローレベルに反転するため、ＮＡＮ
Ｄゲート１５の出力である出力電圧Ｖｏはローレベルか
らパイレベルに反転する。電圧比較器１０の出力はハイ
レベルのままであり、ＮＡＮＤゲート１６の２入力はと
もにハイレベルとなるので、その出力はローレベルとな
る。
圧比較器９の出力がローレベルに反転するため、ＮＡＮ
Ｄゲート１５の出力である出力電圧Ｖｏはローレベルか
らパイレベルに反転する。電圧比較器１０の出力はハイ
レベルのままであり、ＮＡＮＤゲート１６の２入力はと
もにハイレベルとなるので、その出力はローレベルとな
る。
出力電圧Ｖｏがハイレベルの状態において、入力電圧Ｖ
１Ｎが再び基準電圧ＶＡより低くなり電圧比較器９の出
力が再びハイレベルに反転しても、上述したようにＮＡ
ＮＤゲート１６の出力はローレベルであるため、このロ
ーレベル出力を一方入力に受けるＮＡＮＤゲート１５の
出力すなわち出力電圧■。はハイレベルに維持される。
１Ｎが再び基準電圧ＶＡより低くなり電圧比較器９の出
力が再びハイレベルに反転しても、上述したようにＮＡ
ＮＤゲート１６の出力はローレベルであるため、このロ
ーレベル出力を一方入力に受けるＮＡＮＤゲート１５の
出力すなわち出力電圧■。はハイレベルに維持される。
そして、入力電圧■１Ｎが基準電圧Ｖ８を下まわるレベ
ルまで降下すると、電圧比較器１０の出力が再びローレ
ベルに反転するため、ＮＡＮＤゲート１６の出力はハイ
レベルに反転する。一方、電圧比較器９の出力はこのと
きハイレベルであり、このハイレベル出力とＮＡＮＤゲ
ート１６のハイレベル出力とを２入力として受けるＮＡ
ＮＤゲート１５の出力すなわち出力電圧Ｖ。はローレベ
ルに反転する。
ルまで降下すると、電圧比較器１０の出力が再びローレ
ベルに反転するため、ＮＡＮＤゲート１６の出力はハイ
レベルに反転する。一方、電圧比較器９の出力はこのと
きハイレベルであり、このハイレベル出力とＮＡＮＤゲ
ート１６のハイレベル出力とを２入力として受けるＮＡ
ＮＤゲート１５の出力すなわち出力電圧Ｖ。はローレベ
ルに反転する。
下表は、入力電圧Ｖ と基準電圧ｖＡ、ＶＢのＮ
大小関係によるＲＳフリップフロップ１４のセット入力
Ｓ、リセット入力Ｒ１出力Ｑ（すなわち出力電圧Ｖ。）
の変化の様子を示す。
Ｓ、リセット入力Ｒ１出力Ｑ（すなわち出力電圧Ｖ。）
の変化の様子を示す。
入力電圧■１Ｎが■→■→■と変化するとき、■の状態
ではローレベルを維持し、■→■→■と変化するとき、
■の状態ではハイレベルを維持することにより、ヒステ
リシスが実現できる。なお禁止入力となるＳ ＝ Ｒ＝
” Ｌ ”は起こり得ない。
ではローレベルを維持し、■→■→■と変化するとき、
■の状態ではハイレベルを維持することにより、ヒステ
リシスが実現できる。なお禁止入力となるＳ ＝ Ｒ＝
” Ｌ ”は起こり得ない。
以上の動作における入力電圧■ｌＮと出力電圧Ｖｏの関
係は第２図に示すようになり、基準電圧Ｖ、Ｖ８の差が
ヒステリシス幅Ｃとして与えられる。定電流源の電流を
１、抵抗１２．１３の値をＲ１２，Ｒ１３とすると、基
準電圧■５はＶ、 ＝ Ｉ （Ｒ１２＋Ｒ１３） 基準電圧Ｖ８は Ｖ８＝Ｉ−Ｒ１３ として与えられるので、例えば抵抗１２の値Ｒ１２を可
変とすることにより、ヒステリシス幅を高範囲にわたっ
て精度良く可変設定できることになる。
係は第２図に示すようになり、基準電圧Ｖ、Ｖ８の差が
ヒステリシス幅Ｃとして与えられる。定電流源の電流を
１、抵抗１２．１３の値をＲ１２，Ｒ１３とすると、基
準電圧■５はＶ、 ＝ Ｉ （Ｒ１２＋Ｒ１３） 基準電圧Ｖ８は Ｖ８＝Ｉ−Ｒ１３ として与えられるので、例えば抵抗１２の値Ｒ１２を可
変とすることにより、ヒステリシス幅を高範囲にわたっ
て精度良く可変設定できることになる。
なお、上記実施例では入力電圧ＶＡＮと出力電圧■。が
同相の関係となる構成例について説明したが、電圧比較
器９．１０の入力端子の極性を逆にしたり、ＮＡＮＤゲ
ート１６から出力電圧Ｖ。を取り出すなどにより、入力
電圧■１Ｎと出力電圧■ｏが逆相の関係となる構成とす
ることもできる。
同相の関係となる構成例について説明したが、電圧比較
器９．１０の入力端子の極性を逆にしたり、ＮＡＮＤゲ
ート１６から出力電圧Ｖ。を取り出すなどにより、入力
電圧■１Ｎと出力電圧■ｏが逆相の関係となる構成とす
ることもできる。
また、上記実施例ではＲＳフリップ７０ツブを用いてい
るが、他の適当な形式のフリップフロップで代用するこ
とも可能である。
るが、他の適当な形式のフリップフロップで代用するこ
とも可能である。
さらに実施例における定電流源１１は、これに替えて定
電圧源を用いてもよい。
電圧源を用いてもよい。
以上説明したように、この発明によれば、基準電圧が出
力電圧や負荷抵抗に依存しない構成としたので、ヒステ
リシス幅を正確にかつ自由に設定することができる。
力電圧や負荷抵抗に依存しない構成としたので、ヒステ
リシス幅を正確にかつ自由に設定することができる。
第１図はこの発明によるヒステリシス付きコンパレータ
の一実施例を示す回路図、第２図はその入力電圧と出力
電圧の関係を示す動作説明図、第３図は従来のヒステリ
シス付きコンパレータを示す回路図、第４図はその入力
電圧と出力電圧の関係を示す動作説明図である。 図において、９．１０は第１の電圧比較器、１１は定電
流源、１２．１３は抵抗、１４はＲＳフリップフロップ
である。 なお、各図中同一符号は同一または相当部分を示す。 代理入 大 岩 増 雄 第１図 １４ ： ＲＳフ′ノッ７゛フロ・／７゜第２図 入力霞反ＶＩＮ
の一実施例を示す回路図、第２図はその入力電圧と出力
電圧の関係を示す動作説明図、第３図は従来のヒステリ
シス付きコンパレータを示す回路図、第４図はその入力
電圧と出力電圧の関係を示す動作説明図である。 図において、９．１０は第１の電圧比較器、１１は定電
流源、１２．１３は抵抗、１４はＲＳフリップフロップ
である。 なお、各図中同一符号は同一または相当部分を示す。 代理入 大 岩 増 雄 第１図 １４ ： ＲＳフ′ノッ７゛フロ・／７゜第２図 入力霞反ＶＩＮ
Claims (3)
- （１）比較電圧を第１の極性の入力端子に受ける第１の
電圧比較器と、前記比較電圧を第２の極性の入力端子に
受ける第２の電圧比較器と、前記第１の電圧比較器の第
２の極性の入力端子に第１の基準電圧を与える第１の基
準電圧供給手段と、前記第２の電圧比較器の第１の極性
の入力端子に前記第１の基準電圧と所定の差を有する第
２の基準電圧を与える第２の基準電圧供給手段と、前記
第１および第２の電圧比較器の出力を第１および第２入
力として受けコンパレート出力を導出するフリップフロ
ップとを備えたヒステリシス付きコンパレータ。 - （２）前記第１および第２の基準電圧供給手段は定電流
源あるいは定電圧源に直列に接続された第１および第２
の抵抗を含み、前記第１の基準電圧は前記定電流源ある
いは定電圧源と前記第１の抵抗との接続点より導出され
、前記第２の基準電圧は前記第１および第２の抵抗の接
続点より導出される、特許請求の範囲第１項記載のヒス
テリシス付きコンパレータ。 - （３）前記フリップフロップはＲＳフリップフロップで
あり、前記第１および第２入力はそれぞれセットおよび
リセット入力である、特許請求の範囲第１項記載のヒス
テリシス付きコンパレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62251938A JPH0193915A (ja) | 1987-10-05 | 1987-10-05 | ヒステリシス付きコンパレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62251938A JPH0193915A (ja) | 1987-10-05 | 1987-10-05 | ヒステリシス付きコンパレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0193915A true JPH0193915A (ja) | 1989-04-12 |
Family
ID=17230208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62251938A Pending JPH0193915A (ja) | 1987-10-05 | 1987-10-05 | ヒステリシス付きコンパレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0193915A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0449623A2 (en) * | 1990-03-28 | 1991-10-02 | Nec Corporation | Integrated circuit device for RS-232C line receiver |
| WO2001054277A1 (de) * | 2000-01-18 | 2001-07-26 | Gerd Reime | Vorrichtung und verfahren zum auswerten eines von einem näherungssensor stammenden nutzsignals |
| JP2019054345A (ja) * | 2017-09-13 | 2019-04-04 | ニッタン株式会社 | 信号検出回路 |
-
1987
- 1987-10-05 JP JP62251938A patent/JPH0193915A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0449623A2 (en) * | 1990-03-28 | 1991-10-02 | Nec Corporation | Integrated circuit device for RS-232C line receiver |
| JPH03278744A (ja) * | 1990-03-28 | 1991-12-10 | Nec Corp | Ｒｓ２３２ｃラインレシーバｉｃ |
| EP0449623A3 (en) * | 1990-03-28 | 1992-01-08 | Nec Corporation | Integrated circuit device for rs-232c line receiver |
| WO2001054277A1 (de) * | 2000-01-18 | 2001-07-26 | Gerd Reime | Vorrichtung und verfahren zum auswerten eines von einem näherungssensor stammenden nutzsignals |
| JP2019054345A (ja) * | 2017-09-13 | 2019-04-04 | ニッタン株式会社 | 信号検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6230529B2 (ja) | ||
| JPH0193915A (ja) | ヒステリシス付きコンパレータ | |
| US5376891A (en) | Phase-sensitive rectifier arrangement with integration effect | |
| JPS5817720A (ja) | 信号検出回路 | |
| JPS58138121A (ja) | 波形整形回路 | |
| JPH0583007B2 (ja) | ||
| JPH0441611Y2 (ja) | ||
| CA1098738A (en) | Pulse width modulated binary rebalance rate capture loop control for two-degree-of-freedom dry tuned gyro | |
| JPS6135729B2 (ja) | ||
| JPH0328603Y2 (ja) | ||
| JPS6210917A (ja) | 差動増幅型ヒステリシスコンパレ−タ回路 | |
| JPS5934720A (ja) | 電圧制御発振回路 | |
| JPH0215128Y2 (ja) | ||
| JPS58210714A (ja) | コンパレ−タ | |
| JPH0376406A (ja) | バイアス電圧設定回路 | |
| JPS6345918A (ja) | 基準電圧回路 | |
| SU1046931A1 (ru) | Преобразователь напр жени в частоту | |
| JPH0529898A (ja) | パルス幅変調回路 | |
| JPS6327114A (ja) | スイツチ制御回路 | |
| JPS6333003A (ja) | オフセツト補正回路 | |
| JPH0722950A (ja) | Ａｄ変換回路 | |
| JPS5816461B2 (ja) | 重量測定装置 | |
| JPS6016583B2 (ja) | デジタル抵抗計 | |
| JPH03102910A (ja) | 比較回路 | |
| JPS63294113A (ja) | ヒステリシスコンパレ−タ |