JPS632489B2 - - Google Patents

Info

Publication number
JPS632489B2
JPS632489B2 JP17209682A JP17209682A JPS632489B2 JP S632489 B2 JPS632489 B2 JP S632489B2 JP 17209682 A JP17209682 A JP 17209682A JP 17209682 A JP17209682 A JP 17209682A JP S632489 B2 JPS632489 B2 JP S632489B2
Authority
JP
Japan
Prior art keywords
reference voltage
integrator
time
voltage
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17209682A
Other languages
English (en)
Other versions
JPS5961313A (ja
Inventor
Takanori Seki
Keizo Yamaki
Masanori Nakamori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP17209682A priority Critical patent/JPS5961313A/ja
Publication of JPS5961313A publication Critical patent/JPS5961313A/ja
Publication of JPS632489B2 publication Critical patent/JPS632489B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/50Analogue/digital converters with intermediate conversion to time interval
    • H03M1/52Input signal integrated with linear return to datum

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 この発明は、パルス計数型のAD変換器におい
て、このAD変換器に使用する極性が異なる2個
の基準電圧の比率を求め、この比率でAD変換器
の出力を補正する方法についてのものである。
パルス計数型のAD変換器は、アナログ量をそ
の大きさに比例した時間長に変換し、その時間間
隔内に存在する一定繰り返し周期のパルスをカウ
ントし、このカウント値からデイジタル出力を取
り出すものであるが、このような場合に使用する
パルス計数型のAD変換器の構成図を第1図に示
す。
第1図の1は積分器、2は負の基準電圧、3は
正の基準電圧、5はコンパレータ、6はスイツチ
S1〜S3の接断を制御する制御器である。
次に、第1図のタイムチヤートを第2図に示
す。
第2図アは積分器1の出力波形、第2図イはコ
ンパレータ5の出力波形、第2図ウは制御器6か
らゲート8への入力波形である。
第2図の時刻T11以前では、スイツチS1〜S
3をすべてオフにし、時刻T11までに制御器6か
らの信号で積分器1をリセツトしておく。
時刻T11〜T12の間では、スイツチS1をオン
にし、入力端子11に入力信号を加える。この入
力信号は正電圧または負電圧の直流アナログ信号
である。これにより、積分器1は入力信号を積分
する。第2図アは積分器1の出力が負の場合の例
である。通常、入力信号が正のときは積分器1の
出力は負になる。
時刻T12〜T13の間では、入力信号を積分した
結果、充電極性が負なので入力信号と反対極性の
基準電圧2を選択する。そして、時刻T13でスイ
ツチS2をオンにするとともに、制御器6からの
信号でゲート8を開く。
スイツチS2をオンにすると、積分器1の積分
値は基準電圧2で放電される。継続して放電して
いくと、時刻T14で積分器1の積分値はゼロにな
る。そのとき、コンパレータ5の出力は「0」か
ら「1」になり、制御器6からの信号でゲート8
を閉じる。
したがつて、時刻T13〜T14の間はゲート8が
開いており、この間にクロツク発生器7のクロツ
クをカウンタ9でカウントすれば、入力信号をデ
イジタル信号に変換することができる。
しかし、第1図のAD変換器には次のような問
題点がある。
(ア) 入力信号の極性に応じて、基準電圧2か基準
電圧3を使用する。この場合、基準電圧2と基
準電圧3の電圧値および抵抗R2と抵抗R3の
抵抗値がそれぞれ等しくないと、入力信号によ
つて変換感度が違い、変換誤差になる。また、
これらは温度変動に対しても安定でなければな
らない。
(イ) 積分器1に入力オフセツトがあると、変換誤
差になるので、積分器1にはオフセツト電圧の
少ない高利得直流増幅器を使用しなければなら
ない。
(ウ) コンパレータ5は積分器1の出力がゼロにな
る時を正確に検出するためのものであるが、入
力オフセツトがあると変換誤差になる。したが
つて、コンパレータ5についても、オフセツト
電圧の少ないものを使用しなければならない。
この発明は、これらの問題を解決するためのも
ので、積分器1やコンパレータ5を含めて基準電
圧2と基準電圧3の比率を求め、この比率を使つ
てカウンタ9のデイジタル出力を補正し、入力信
号の極性による変換感度差をなくすことを目的と
する。
以下、図面によりこの発明を詳細に説明する。
この発明は、2つの段階から構成されており、
第1の段階は補正係数を求めるものであり、これ
は第3図、第4図で説明される。
第2の段階は、入力信号をデイジタル値に変換
し、その値に係数を演算し、2つの基準電圧の差
に起因する変換誤差を補正するものである。
次に、この発明による実施例のタイムチヤート
を第3図に示す。
第3図アの左側の波形は、第1図の構成で積分
器1をリセツトしてから基準電圧2で積分器1を
時間T0だけ充電し、基準電圧3で積分器1を放
電し、コンパレータ5が動作するまでの放電時間
がT1であることを示す。
第3図アの右側の波形は、同じようにして基準
電圧2で積分器1を時間mT0だけ充電し、基準
電圧3で積分器1を放電し、コンパレータ5が動
作するまでの放電時間がT2であることを示す。
第3図イは第3図アに対し基準電圧2と基準電
圧3を入れ替えたものであり、第3図イの左側の
波形は時間T0だけ基準電圧3で充電し、そのと
き基準電圧2での放電時間がT3であることを示
す。また、第3図イの右側の波形は時間mT0だ
け基準電圧3で充電し、そのとき基準電圧3での
放電時間がT4であることを示す。
第3図ではm=2の場合を例示しているが、m
の値は任意に設定することができる。
第3図から分るように、この発明は極性が反対
の基準電圧2と基準電圧3で積分器1を交互に充
電する。このときの充電時間T0と充電時間mT0
に対し、放電時間T1〜T4を求め、この放電時間
T1〜T4を利用して補正をするものである。
次に、放電時間T1〜T4で基準電圧2と基準電
圧3の比率が求められることを第4図により説明
する。
第4図は第1図の主要部の回路図である。
第4図の1Aは高利得直流増幅器、4は積分コ
ンデンサで、1Aと4で積分器1を構成する。1
3は積分器1の入力オフセツト電圧を等価的に表
現したもので、その電圧値をV0とする。14は
コンパレータ5のオフセツト電圧を等価的に表現
したもので、その電圧値をVcとする。また、基
準電圧2の電圧値をVnとし、基準電圧3の電圧
値をVpとする。積分器1の入力抵抗R4の抵抗
値をR、積分コンデンサ4の容量をCとすると、
次のような関係式が得られる。
第3図アの左側の波形に対応して、 {(Vn+V0)×T0/RC}+Vc ={(Vp−V0)×T1/RC} 第3図アの右側の波形に対応して、 {(Vn+V0)×mT0/RC}+Vc ={(Vp−V0)×T2/RC} 第3図イの左側の波形に対応して、 {(Vp−V0)×T0/RC}−Vc ={(Vn+V0)×T3/RC} 3図イの右側の波形に対応して、 {(Vp−V0)×mT0/RC}−Vc ={(Vn+V0)×T4/RC} これらの式を整理し、Vn+V0=N、Vp−V0
=Pとすると、次式が導かれる。
N(T4−T3)/P=(T2−T1)…(1) 式(1)を変形して、 N/P=√(4−3)(2−1)=α
………(2) 式(2)は、積分器1とコンパレータ5にオフセツ
ト電圧があつても、放電時間T1〜T4から基準電
圧2と基準電圧3の絶対値の比率αが求められる
ことを示す。
したがつて、入力信号をデイジタル信号に変換
する段階では、入力端子11の入力信号が負電圧
のとき、すなわち基準電圧3で放電するときはそ
のままカウンタ9の出力をデイジタル出力に変換
し、入力信号が正電圧のとき、すなわち基準電圧
2で放電するときはカウンタ9の出力に比率αを
掛算することにより、基準電圧3と絶対値の等し
い基準電圧2で放電したときの値を求めることが
できる。
これはN=αPと放電時間と基準電圧の大きさ
とは反比例の関係にあることから一定の電荷量を
放電するのに必要な時間が基準電圧3に比較して
基準電圧2では1/αであることを意味してい
る。
時間T0とmの値はαの計算精度によつて決ま
る。例えば、αを1万分の1の精度で求める場合
は、時間T1と時間T3に対するカウンタ9の計数
値が1万から10万になるように時間T0を決める。
mについてはT2―T1、T4―T3が同じように1
万から10万になるように決める。この場合、制御
器6の構成を簡単にしたり、αを求める時間を短
くしたりするため、m=2がもつとも適当であ
る。
次に、第1図の積分器1の入力部分の他の実施
例の構成図を第5図に示す。
第5図は、第4図と同じように、抵抗R4を基
準電圧が共用している状態を示したものである。
以上のように、この発明によれば入力信号の極
性が変つても、AD変換器の出力を補正すること
により正確な変換出力を求めることがてきる。
なお、αは式(2)から求められるが、積分器1に
流入する電流を決める抵抗R4が電圧Vp・Vnに
対し共通であることから、αは基準電圧2と基準
電圧3から積分器1に流入する電流比率を意味し
ている。
第4図では抵抗R4を基準電圧2と基準電圧3
に共用しているが、第1図のように抵抗R2,R
3を別々に構成した場合でも各基準電圧からの電
流比率で評価するため、全く同じように処理する
ことができる。
また、第1図に適用すれば、抵抗R2と抵抗R
3の違いもαに含めて処理することができる。
また、この発明によれば、基準電圧が回路上は
2個あるが、基準電圧の大きさは計算上で揃えら
れるので、この実施例では基準電圧3を使う状態
で全体の変換感度を校正すれば、絶対値測定がで
きる。
さらに、複数の信号入力端子を切り替え接続し
て、それぞれの比率を測定するように用途では、
無調整回路として使用することができる。
【図面の簡単な説明】
第1図はパルス計数型のAD変換器の構成図、
第2図は第1図のタイムチヤート、第3図はこの
発明による実施例のタイムチヤート、第4図は第
1図の主要部の回路図、第5図は第1図の積分器
1の入力部分の他の実施例の構成図である。 1……積分器、1A……高利得直流増幅器、2
……負の基準電圧、3……正の基準電圧、4……
積分コンデンサ、5……コンパレータ、6……制
御器、7……クロツク発生器、8……ゲート、9
……カウンタ、11……入力端子、12……デイ
ジタル出力端子、13……積分器1のオフセツト
電圧、14……コンパレータ5のオフセツト電
圧、R1〜R4……抵抗、S1〜S3……スイツ
チ。

Claims (1)

  1. 【特許請求の範囲】 1 正電圧または負電圧の直流アナログ信号を積
    分器1で積分し、この直流アナログ信号と極性が
    反対の基準電圧で積分器1を放電し、積分器1の
    積分値がゼロになるまでの放電時間をカウントす
    ることにより前記直流アナログ信号をデイジタル
    信号に変換するAD変換器において、 基準電圧2で時間T0だけ積分器1を充電し、
    基準電圧2と極性が反対の基準電圧3で積分器1
    を放電し、積分器1の積分値がゼロになる放電時
    間がT1であり、 基準電圧2で時間mT0だけ積分器1を充電し、
    基準電圧3で積分器1を放電し、積分器1の積分
    値がゼロになる放電時間がT2であり、 基準電圧3て時間T0だけ積分器1を充電し、
    基準電圧2で積分器1を放電し、積分器1の積分
    値がゼロになる放電時間がT3であり、 基準電圧3で時間mT0だけ積分器1を充電し、
    基準電圧2で積分器1を放電し、積分器1の積分
    値がゼロになる放電時間がT4であるとき、 √(2−1)(4−3)=αを基準電圧
    2と基準電圧3の比率として求め、入力信号をデ
    イジタル信号に変換する動作で基準電圧2で積分
    器1の放電をする場合だけカウンタの計数値にα
    を掛算し、基準電圧2と基準電圧3による変換感
    度の違いを補正することを特徴とするAD変換器
    出力の補正方法。
JP17209682A 1982-09-30 1982-09-30 Ad変換器出力の補正方法 Granted JPS5961313A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17209682A JPS5961313A (ja) 1982-09-30 1982-09-30 Ad変換器出力の補正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17209682A JPS5961313A (ja) 1982-09-30 1982-09-30 Ad変換器出力の補正方法

Publications (2)

Publication Number Publication Date
JPS5961313A JPS5961313A (ja) 1984-04-07
JPS632489B2 true JPS632489B2 (ja) 1988-01-19

Family

ID=15935461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17209682A Granted JPS5961313A (ja) 1982-09-30 1982-09-30 Ad変換器出力の補正方法

Country Status (1)

Country Link
JP (1) JPS5961313A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63149642U (ja) * 1987-03-24 1988-10-03

Also Published As

Publication number Publication date
JPS5961313A (ja) 1984-04-07

Similar Documents

Publication Publication Date Title
US4816745A (en) Method and arrangement for measuring the resistance ratio in a resistance half-bridge
JPH11248806A (ja) 電量分析の手法を用いた電池の充電状態計測装置及び方法
JPS5815982B2 (ja) アナログ↓−デジタル変換回路
JPS5821921A (ja) A−d変換器
JPS6159569B2 (ja)
US4034364A (en) Analog-digital converter
JPH04345321A (ja) ジュアルスロープインテグレーティングa/dコンバーター
WO1991005267A1 (en) Vernier voltage-to-digital converter
JPS632489B2 (ja)
US5614902A (en) Ratiometric analog to digital converter with automatic offset
JP2003143011A (ja) アナログ−ディジタル変換回路
EP0238646B1 (en) Dual slope converter with large apparent integrator swing
US7038610B2 (en) Integration type A/D converter, and battery charger utilizing such converter
JPS62185174A (ja) 電子式電力量計
JP3589507B2 (ja) 電磁流量計
JP3802431B2 (ja) 静電容量型センサ
JPH0583135A (ja) 2重積分型a/dコンバータ
JPH034139B2 (ja)
JPS63282622A (ja) 光測定装置
JP3829064B2 (ja) 静電容量型センサ
JPH01175418A (ja) 二重積分形a/d変換回路
SU1323985A1 (ru) Цифровой измеритель коэффициента передачи четырехполюсника
JPS6117300B2 (ja)
JPS6135729B2 (ja)
JPS6349409B2 (ja)