JPS632489B2 - - Google Patents
Info
- Publication number
- JPS632489B2 JPS632489B2 JP17209682A JP17209682A JPS632489B2 JP S632489 B2 JPS632489 B2 JP S632489B2 JP 17209682 A JP17209682 A JP 17209682A JP 17209682 A JP17209682 A JP 17209682A JP S632489 B2 JPS632489 B2 JP S632489B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- integrator
- time
- voltage
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000035945 sensitivity Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 238000007599 discharging Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/52—Input signal integrated with linear return to datum
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
この発明は、パルス計数型のAD変換器におい
て、このAD変換器に使用する極性が異なる２個
の基準電圧の比率を求め、この比率でAD変換器
の出力を補正する方法についてのものである。
て、このAD変換器に使用する極性が異なる２個
の基準電圧の比率を求め、この比率でAD変換器
の出力を補正する方法についてのものである。
パルス計数型のAD変換器は、アナログ量をそ
の大きさに比例した時間長に変換し、その時間間
隔内に存在する一定繰り返し周期のパルスをカウ
ントし、このカウント値からデイジタル出力を取
り出すものであるが、このような場合に使用する
パルス計数型のAD変換器の構成図を第１図に示
す。
の大きさに比例した時間長に変換し、その時間間
隔内に存在する一定繰り返し周期のパルスをカウ
ントし、このカウント値からデイジタル出力を取
り出すものであるが、このような場合に使用する
パルス計数型のAD変換器の構成図を第１図に示
す。
第１図の１は積分器、２は負の基準電圧、３は
正の基準電圧、５はコンパレータ、６はスイツチ
Ｓ１〜Ｓ３の接断を制御する制御器である。
正の基準電圧、５はコンパレータ、６はスイツチ
Ｓ１〜Ｓ３の接断を制御する制御器である。
次に、第１図のタイムチヤートを第２図に示
す。
す。
第２図アは積分器１の出力波形、第２図イはコ
ンパレータ５の出力波形、第２図ウは制御器６か
らゲート８への入力波形である。
ンパレータ５の出力波形、第２図ウは制御器６か
らゲート８への入力波形である。
第２図の時刻T11以前では、スイツチＳ１〜Ｓ
３をすべてオフにし、時刻T11までに制御器６か
らの信号で積分器１をリセツトしておく。
３をすべてオフにし、時刻T11までに制御器６か
らの信号で積分器１をリセツトしておく。
時刻T11〜T12の間では、スイツチＳ１をオン
にし、入力端子１１に入力信号を加える。この入
力信号は正電圧または負電圧の直流アナログ信号
である。これにより、積分器１は入力信号を積分
する。第２図アは積分器１の出力が負の場合の例
である。通常、入力信号が正のときは積分器１の
出力は負になる。
にし、入力端子１１に入力信号を加える。この入
力信号は正電圧または負電圧の直流アナログ信号
である。これにより、積分器１は入力信号を積分
する。第２図アは積分器１の出力が負の場合の例
である。通常、入力信号が正のときは積分器１の
出力は負になる。
時刻T12〜T13の間では、入力信号を積分した
結果、充電極性が負なので入力信号と反対極性の
基準電圧２を選択する。そして、時刻T13でスイ
ツチＳ２をオンにするとともに、制御器６からの
信号でゲート８を開く。
結果、充電極性が負なので入力信号と反対極性の
基準電圧２を選択する。そして、時刻T13でスイ
ツチＳ２をオンにするとともに、制御器６からの
信号でゲート８を開く。
スイツチＳ２をオンにすると、積分器１の積分
値は基準電圧２で放電される。継続して放電して
いくと、時刻T14で積分器１の積分値はゼロにな
る。そのとき、コンパレータ５の出力は「０」か
ら「１」になり、制御器６からの信号でゲート８
を閉じる。
値は基準電圧２で放電される。継続して放電して
いくと、時刻T14で積分器１の積分値はゼロにな
る。そのとき、コンパレータ５の出力は「０」か
ら「１」になり、制御器６からの信号でゲート８
を閉じる。
したがつて、時刻T13〜T14の間はゲート８が
開いており、この間にクロツク発生器７のクロツ
クをカウンタ９でカウントすれば、入力信号をデ
イジタル信号に変換することができる。
開いており、この間にクロツク発生器７のクロツ
クをカウンタ９でカウントすれば、入力信号をデ
イジタル信号に変換することができる。
しかし、第１図のAD変換器には次のような問
題点がある。
題点がある。
(ア) 入力信号の極性に応じて、基準電圧２か基準
電圧３を使用する。この場合、基準電圧２と基
準電圧３の電圧値および抵抗Ｒ２と抵抗Ｒ３の
抵抗値がそれぞれ等しくないと、入力信号によ
つて変換感度が違い、変換誤差になる。また、
これらは温度変動に対しても安定でなければな
らない。
電圧３を使用する。この場合、基準電圧２と基
準電圧３の電圧値および抵抗Ｒ２と抵抗Ｒ３の
抵抗値がそれぞれ等しくないと、入力信号によ
つて変換感度が違い、変換誤差になる。また、
これらは温度変動に対しても安定でなければな
らない。
(イ) 積分器１に入力オフセツトがあると、変換誤
差になるので、積分器１にはオフセツト電圧の
少ない高利得直流増幅器を使用しなければなら
ない。
差になるので、積分器１にはオフセツト電圧の
少ない高利得直流増幅器を使用しなければなら
ない。
(ウ) コンパレータ５は積分器１の出力がゼロにな
る時を正確に検出するためのものであるが、入
力オフセツトがあると変換誤差になる。したが
つて、コンパレータ５についても、オフセツト
電圧の少ないものを使用しなければならない。
る時を正確に検出するためのものであるが、入
力オフセツトがあると変換誤差になる。したが
つて、コンパレータ５についても、オフセツト
電圧の少ないものを使用しなければならない。
この発明は、これらの問題を解決するためのも
ので、積分器１やコンパレータ５を含めて基準電
圧２と基準電圧３の比率を求め、この比率を使つ
てカウンタ９のデイジタル出力を補正し、入力信
号の極性による変換感度差をなくすことを目的と
する。
ので、積分器１やコンパレータ５を含めて基準電
圧２と基準電圧３の比率を求め、この比率を使つ
てカウンタ９のデイジタル出力を補正し、入力信
号の極性による変換感度差をなくすことを目的と
する。
以下、図面によりこの発明を詳細に説明する。
この発明は、２つの段階から構成されており、
第１の段階は補正係数を求めるものであり、これ
は第３図、第４図で説明される。
第１の段階は補正係数を求めるものであり、これ
は第３図、第４図で説明される。
第２の段階は、入力信号をデイジタル値に変換
し、その値に係数を演算し、２つの基準電圧の差
に起因する変換誤差を補正するものである。
し、その値に係数を演算し、２つの基準電圧の差
に起因する変換誤差を補正するものである。
次に、この発明による実施例のタイムチヤート
を第３図に示す。
を第３図に示す。
第３図アの左側の波形は、第１図の構成で積分
器１をリセツトしてから基準電圧２で積分器１を
時間T0だけ充電し、基準電圧３で積分器１を放
電し、コンパレータ５が動作するまでの放電時間
がＴ１であることを示す。
器１をリセツトしてから基準電圧２で積分器１を
時間T0だけ充電し、基準電圧３で積分器１を放
電し、コンパレータ５が動作するまでの放電時間
がＴ１であることを示す。
第３図アの右側の波形は、同じようにして基準
電圧２で積分器１を時間mT0だけ充電し、基準
電圧３で積分器１を放電し、コンパレータ５が動
作するまでの放電時間がT2であることを示す。
電圧２で積分器１を時間mT0だけ充電し、基準
電圧３で積分器１を放電し、コンパレータ５が動
作するまでの放電時間がT2であることを示す。
第３図イは第３図アに対し基準電圧２と基準電
圧３を入れ替えたものであり、第３図イの左側の
波形は時間T0だけ基準電圧３で充電し、そのと
き基準電圧２での放電時間がT3であることを示
す。また、第３図イの右側の波形は時間mT0だ
け基準電圧３で充電し、そのとき基準電圧３での
放電時間がT4であることを示す。
圧３を入れ替えたものであり、第３図イの左側の
波形は時間T0だけ基準電圧３で充電し、そのと
き基準電圧２での放電時間がT3であることを示
す。また、第３図イの右側の波形は時間mT0だ
け基準電圧３で充電し、そのとき基準電圧３での
放電時間がT4であることを示す。
第３図ではｍ＝２の場合を例示しているが、ｍ
の値は任意に設定することができる。
の値は任意に設定することができる。
第３図から分るように、この発明は極性が反対
の基準電圧２と基準電圧３で積分器１を交互に充
電する。このときの充電時間T0と充電時間mT0
に対し、放電時間T1〜T4を求め、この放電時間
T1〜T4を利用して補正をするものである。
の基準電圧２と基準電圧３で積分器１を交互に充
電する。このときの充電時間T0と充電時間mT0
に対し、放電時間T1〜T4を求め、この放電時間
T1〜T4を利用して補正をするものである。
次に、放電時間T1〜T4で基準電圧２と基準電
圧３の比率が求められることを第４図により説明
する。
圧３の比率が求められることを第４図により説明
する。
第４図は第１図の主要部の回路図である。
第４図の１Ａは高利得直流増幅器、４は積分コ
ンデンサで、１Ａと４で積分器１を構成する。１
３は積分器１の入力オフセツト電圧を等価的に表
現したもので、その電圧値をV0とする。１４は
コンパレータ５のオフセツト電圧を等価的に表現
したもので、その電圧値をVcとする。また、基
準電圧２の電圧値をVnとし、基準電圧３の電圧
値をVpとする。積分器１の入力抵抗Ｒ４の抵抗
値をＲ、積分コンデンサ４の容量をＣとすると、
次のような関係式が得られる。
ンデンサで、１Ａと４で積分器１を構成する。１
３は積分器１の入力オフセツト電圧を等価的に表
現したもので、その電圧値をV0とする。１４は
コンパレータ５のオフセツト電圧を等価的に表現
したもので、その電圧値をVcとする。また、基
準電圧２の電圧値をVnとし、基準電圧３の電圧
値をVpとする。積分器１の入力抵抗Ｒ４の抵抗
値をＲ、積分コンデンサ４の容量をＣとすると、
次のような関係式が得られる。
第３図アの左側の波形に対応して、
｛（Vn＋V0）×T0／RC｝＋Vc
＝｛（Vp−V0）×T1／RC｝
第３図アの右側の波形に対応して、
｛（Vn＋V0）×mT0／RC｝＋Vc
＝｛（Vp−V0）×T2／RC｝
第３図イの左側の波形に対応して、
｛（Vp−V0）×T0／RC｝−Vc
＝｛（Vn＋V0）×T3／RC｝
３図イの右側の波形に対応して、
｛（Vp−V0）×mT0／RC｝−Vc
＝｛（Vn＋V0）×T4／RC｝
これらの式を整理し、Vn＋V0＝Ｎ、Vp−V0
＝Ｐとすると、次式が導かれる。
＝Ｐとすると、次式が導かれる。
Ｎ（T4−T3）／Ｐ＝（T2−T1）…(1)
式(1)を変形して、
Ｎ／Ｐ＝√（4−3）（2−1）＝α
………(2) 式(2)は、積分器１とコンパレータ５にオフセツ
ト電圧があつても、放電時間T1〜T4から基準電
圧２と基準電圧３の絶対値の比率αが求められる
ことを示す。
………(2) 式(2)は、積分器１とコンパレータ５にオフセツ
ト電圧があつても、放電時間T1〜T4から基準電
圧２と基準電圧３の絶対値の比率αが求められる
ことを示す。
したがつて、入力信号をデイジタル信号に変換
する段階では、入力端子１１の入力信号が負電圧
のとき、すなわち基準電圧３で放電するときはそ
のままカウンタ９の出力をデイジタル出力に変換
し、入力信号が正電圧のとき、すなわち基準電圧
２で放電するときはカウンタ９の出力に比率αを
掛算することにより、基準電圧３と絶対値の等し
い基準電圧２で放電したときの値を求めることが
できる。
する段階では、入力端子１１の入力信号が負電圧
のとき、すなわち基準電圧３で放電するときはそ
のままカウンタ９の出力をデイジタル出力に変換
し、入力信号が正電圧のとき、すなわち基準電圧
２で放電するときはカウンタ９の出力に比率αを
掛算することにより、基準電圧３と絶対値の等し
い基準電圧２で放電したときの値を求めることが
できる。
これはＮ＝αPと放電時間と基準電圧の大きさ
とは反比例の関係にあることから一定の電荷量を
放電するのに必要な時間が基準電圧３に比較して
基準電圧２では１／αであることを意味してい
る。
とは反比例の関係にあることから一定の電荷量を
放電するのに必要な時間が基準電圧３に比較して
基準電圧２では１／αであることを意味してい
る。
時間T0とｍの値はαの計算精度によつて決ま
る。例えば、αを１万分の１の精度で求める場合
は、時間T1と時間T3に対するカウンタ９の計数
値が１万から10万になるように時間T0を決める。
ｍについてはT2―T1、T4―T3が同じように１
万から10万になるように決める。この場合、制御
器６の構成を簡単にしたり、αを求める時間を短
くしたりするため、ｍ＝２がもつとも適当であ
る。
る。例えば、αを１万分の１の精度で求める場合
は、時間T1と時間T3に対するカウンタ９の計数
値が１万から10万になるように時間T0を決める。
ｍについてはT2―T1、T4―T3が同じように１
万から10万になるように決める。この場合、制御
器６の構成を簡単にしたり、αを求める時間を短
くしたりするため、ｍ＝２がもつとも適当であ
る。
次に、第１図の積分器１の入力部分の他の実施
例の構成図を第５図に示す。
例の構成図を第５図に示す。
第５図は、第４図と同じように、抵抗Ｒ４を基
準電圧が共用している状態を示したものである。
準電圧が共用している状態を示したものである。
以上のように、この発明によれば入力信号の極
性が変つても、AD変換器の出力を補正すること
により正確な変換出力を求めることがてきる。
性が変つても、AD変換器の出力を補正すること
により正確な変換出力を求めることがてきる。
なお、αは式(2)から求められるが、積分器１に
流入する電流を決める抵抗Ｒ４が電圧Vp・Vnに
対し共通であることから、αは基準電圧２と基準
電圧３から積分器１に流入する電流比率を意味し
ている。
流入する電流を決める抵抗Ｒ４が電圧Vp・Vnに
対し共通であることから、αは基準電圧２と基準
電圧３から積分器１に流入する電流比率を意味し
ている。
第４図では抵抗Ｒ４を基準電圧２と基準電圧３
に共用しているが、第１図のように抵抗Ｒ２，Ｒ
３を別々に構成した場合でも各基準電圧からの電
流比率で評価するため、全く同じように処理する
ことができる。
に共用しているが、第１図のように抵抗Ｒ２，Ｒ
３を別々に構成した場合でも各基準電圧からの電
流比率で評価するため、全く同じように処理する
ことができる。
また、第１図に適用すれば、抵抗Ｒ２と抵抗Ｒ
３の違いもαに含めて処理することができる。
３の違いもαに含めて処理することができる。
また、この発明によれば、基準電圧が回路上は
２個あるが、基準電圧の大きさは計算上で揃えら
れるので、この実施例では基準電圧３を使う状態
で全体の変換感度を校正すれば、絶対値測定がで
きる。
２個あるが、基準電圧の大きさは計算上で揃えら
れるので、この実施例では基準電圧３を使う状態
で全体の変換感度を校正すれば、絶対値測定がで
きる。
さらに、複数の信号入力端子を切り替え接続し
て、それぞれの比率を測定するように用途では、
無調整回路として使用することができる。
て、それぞれの比率を測定するように用途では、
無調整回路として使用することができる。
第１図はパルス計数型のAD変換器の構成図、
第２図は第１図のタイムチヤート、第３図はこの
発明による実施例のタイムチヤート、第４図は第
１図の主要部の回路図、第５図は第１図の積分器
１の入力部分の他の実施例の構成図である。 １……積分器、１Ａ……高利得直流増幅器、２
……負の基準電圧、３……正の基準電圧、４……
積分コンデンサ、５……コンパレータ、６……制
御器、７……クロツク発生器、８……ゲート、９
……カウンタ、１１……入力端子、１２……デイ
ジタル出力端子、１３……積分器１のオフセツト
電圧、１４……コンパレータ５のオフセツト電
圧、Ｒ１〜Ｒ４……抵抗、Ｓ１〜Ｓ３……スイツ
チ。
第２図は第１図のタイムチヤート、第３図はこの
発明による実施例のタイムチヤート、第４図は第
１図の主要部の回路図、第５図は第１図の積分器
１の入力部分の他の実施例の構成図である。 １……積分器、１Ａ……高利得直流増幅器、２
……負の基準電圧、３……正の基準電圧、４……
積分コンデンサ、５……コンパレータ、６……制
御器、７……クロツク発生器、８……ゲート、９
……カウンタ、１１……入力端子、１２……デイ
ジタル出力端子、１３……積分器１のオフセツト
電圧、１４……コンパレータ５のオフセツト電
圧、Ｒ１〜Ｒ４……抵抗、Ｓ１〜Ｓ３……スイツ
チ。
Claims (1)
- 【特許請求の範囲】 １ 正電圧または負電圧の直流アナログ信号を積
分器１で積分し、この直流アナログ信号と極性が
反対の基準電圧で積分器１を放電し、積分器１の
積分値がゼロになるまでの放電時間をカウントす
ることにより前記直流アナログ信号をデイジタル
信号に変換するAD変換器において、 基準電圧２で時間T0だけ積分器１を充電し、
基準電圧２と極性が反対の基準電圧３で積分器１
を放電し、積分器１の積分値がゼロになる放電時
間がT1であり、 基準電圧２で時間mT0だけ積分器１を充電し、
基準電圧３で積分器１を放電し、積分器１の積分
値がゼロになる放電時間がT2であり、 基準電圧３て時間T0だけ積分器１を充電し、
基準電圧２で積分器１を放電し、積分器１の積分
値がゼロになる放電時間がT3であり、 基準電圧３で時間mT0だけ積分器１を充電し、
基準電圧２で積分器１を放電し、積分器１の積分
値がゼロになる放電時間がT4であるとき、 √（2−1）（4−3）＝αを基準電圧
２と基準電圧３の比率として求め、入力信号をデ
イジタル信号に変換する動作で基準電圧２で積分
器１の放電をする場合だけカウンタの計数値にα
を掛算し、基準電圧２と基準電圧３による変換感
度の違いを補正することを特徴とするAD変換器
出力の補正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17209682A JPS5961313A (ja) | 1982-09-30 | 1982-09-30 | Ａｄ変換器出力の補正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17209682A JPS5961313A (ja) | 1982-09-30 | 1982-09-30 | Ａｄ変換器出力の補正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5961313A JPS5961313A (ja) | 1984-04-07 |
| JPS632489B2 true JPS632489B2 (ja) | 1988-01-19 |
Family
ID=15935461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17209682A Granted JPS5961313A (ja) | 1982-09-30 | 1982-09-30 | Ａｄ変換器出力の補正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961313A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63149642U (ja) * | 1987-03-24 | 1988-10-03 |
-
1982
- 1982-09-30 JP JP17209682A patent/JPS5961313A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5961313A (ja) | 1984-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4816745A (en) | Method and arrangement for measuring the resistance ratio in a resistance half-bridge | |
| JPH11248806A (ja) | 電量分析の手法を用いた電池の充電状態計測装置及び方法 | |
| JPS5815982B2 (ja) | アナログ↓−デジタル変換回路 | |
| JPS5821921A (ja) | Ａ−ｄ変換器 | |
| JPS6159569B2 (ja) | ||
| US4034364A (en) | Analog-digital converter | |
| JPH04345321A (ja) | ジュアルスロープインテグレーティングａ／ｄコンバーター | |
| WO1991005267A1 (en) | Vernier voltage-to-digital converter | |
| JPS632489B2 (ja) | ||
| US5614902A (en) | Ratiometric analog to digital converter with automatic offset | |
| JP2003143011A (ja) | アナログ−ディジタル変換回路 | |
| EP0238646B1 (en) | Dual slope converter with large apparent integrator swing | |
| US7038610B2 (en) | Integration type A/D converter, and battery charger utilizing such converter | |
| JP3589507B2 (ja) | 電磁流量計 | |
| JP3802431B2 (ja) | 静電容量型センサ | |
| JPH0583135A (ja) | ２重積分型ａ／ｄコンバータ | |
| JPH034139B2 (ja) | ||
| JPS63282622A (ja) | 光測定装置 | |
| JP3829064B2 (ja) | 静電容量型センサ | |
| JPH01175418A (ja) | 二重積分形ａ／ｄ変換回路 | |
| SU1323985A1 (ru) | Цифровой измеритель коэффициента передачи четырехполюсника | |
| JPS6117300B2 (ja) | ||
| JPS6135729B2 (ja) | ||
| JPS6349409B2 (ja) | ||
| JPS6012354Y2 (ja) | ２重積分形アナログ−デイジタル変換器 |