JPS6012354Y2 - ２重積分形アナログ−デイジタル変換器

Info

【考案の詳細な説明】本考案は、２重積分形アナログーデジタル変換器の改良
に係り、その目的とするところは積分器に使用する演算
増幅器のダイナミック・レンジを最大限に利用すると共
に、信号対雑音比を向上せしめんとするものである。

第１図は従来の２重積分形アナログーデジタル変換器を
示すブロック図で、第２図はその動作を説明するための
波形図である。

図において、演算増幅器ＡＭと、その逆相入力端及び出
力端間に接続されたコンデンサＣと、前記逆相入力端に
スイッチＳ１．Ｓ２を介して接続された抵抗器Ｒｉ、
Ｒｐ又はＲ８で積分器が構成されている。

更に詳述すれば、前記コンデンサＣの両端間にはリセッ
ト用スイッチＳ３が接続されている。

又抵抗器のうち、Ｒｐはオフセット電圧源Ｖｐに、Ｒ１
はスイッチＳ４を介して接地点Ｇ１未知電圧源Ｖｉ又は
標準電圧源■、のいずれか一つにそれぞれ接続され、更
にＲＮは前記電圧源Ｖｐとは逆極性の基準電圧源−ＶＮ
に接続されている。

なお、演算増幅器ＡＭの正相入力端は接続点Ｇに接続さ
れている。

しかして前記積分器の出力は比較器ＣＰのしきい電圧（
この場合は零電圧）で比較され、比較ＷＣＰの出力は制
御論理及びカウンタ回路比に導入される。

前記回路民は各スイッチＳ１〜Ｓ４の動作を制御する。

上記構成のアナログ−デジタル変換器において、変換サ
イクルを開始する前に、初期値設定としてスイッチＳ１
＝オフ、Ｓ２＝オフ、Ｓ３＝オンとし、コンデンサＣの
電荷を零とする。

次に零ドリフト測定サイクルを開始する。

すなわち、Ｓ１＝オフ、Ｓｚ＝オフ、Ｓ３＝オフ、Ｓ、
＝Ｇとして積分器の入力に正のオフセット電圧Ｖｐを印
加すると、その出力■は、−Ｖｐ／ＲｐＣの傾斜で低下
する（第２図参照）。

そして一定時間Ｔｃ経過後スイッチＳ１＝オフ、Ｓ２＝
オン、Ｓ３＝オフとして積分器の入力に負の基準電圧−
■、を印加すると、出力Ｖは■Ｎ／ＲＮＣの傾斜で上昇
し、これが前記しきい電圧（零電圧）に達すると、各ス
イッチは前記の初期設定状態に切換えられる。

この傾斜の上昇時間をＴｘｏとする。

しかしてこれらの時間Ｔｃ、ＴＸＯは制御論理及びカウ
ンタ回路比により一定周波数のクロック信号を正確に数
えることにより求めることができる。

しかして上記の零ドリフト測定サイクルにおける電荷の
平衡式は次式（１）で示される。

（−Ｖｐ／ＲｐＣ）Ｔｃ十（ｖＮ／ＲＮ）Ｔｘｏ＝０・
・・・・・（１）前記（１）式より（２）式が得られる。

次に未知電圧Ｖｉの測定サイクルを説明する。

先ずスイッチＳ工＝オン、Ｓ２＝オフ、Ｓ３＝オフ、５
４＝Ｖｉとし、積分器の入力に未知電圧■！とオフセッ
ト電ＩＥＶｐとを導入して一定時間（Ｔｃ）だけ積分す
る。

そして前記一定時間Ｔｃの経過後スイッチＳ１＝オフ、
Ｓ２＝オン、Ｓ３＝オフとし、コンデンサＣの電荷を負
極性電圧−■８で放電する。

このときのしきい電圧に達する時間をＴｘとすれば次式
（３）が得られる。

上記（２）式を（３）式に代入すると次式（４）が得ら
れる。

次に標準電圧■８の測定サイクルに際しては、積分器の
入力に前述のＶｉの代りにＶｓを一定時間Ｔｃだけ供給
し、そして放電時間をＴＸＳとすれば、この場合の平衡
式は次式（５）で示される。

上記（５）式を（４）式に代入すると、となる。

したがって、上記（６）式から明らかなように３回の各
測定サイクルにおけるそれぞれの放電時間Ｔｘｏ、Ｔ
ｘ、Ｔｘｓをディジタル演算することにより未知電圧
Ｖｉのアナログ信号を正確なディジタル信号に変換する
ことができ、且つ入力の極性も（Ｔｘ−Ｔｘｏ）の符号
から判別できる。

しかして上述構成の変換器特性は、第２図の説明より明
らかなように、演算増幅器の有効ダイナミック・レンジ
（出力電圧範囲）のうち該増幅器の動作供給電圧Ｖｃｃ
の大きさで定まる負（又は正）の一方領域しか利用でき
ないのは欠点である。

又通常のアナログ的な極性判別回路を使用して正負両方
のダイナミック・レンジを利用する方式に比べ、同じ入
力信号の値に対して信号対雑音比が半分になってしまう
。

第３図は上述欠点を改良した本考案の一実施例による変
換器のブロック図で、第１図と異なる点は、コンデンサ
Ｃにおける両端間電圧の初期値をｖＯｌとし且つ比較器
ＣＰのしきい電圧をＶ。

２（但しＶｏ１＝■ｏ２＝■。

とする）としたことである。そのためにスイッチＳ３に
電圧源Ｖ０１を直列接続し、そして比較ＮｃＰの逆相入
力端に電圧源Ｖ。

２を接続している。

その結果、第４図に示した動作特性図より明らかなよう
に、演算増幅器ＡＭのダイナミック・レンジは正、負両
域（これは該増幅器の動作供給電圧で定まる）を有効に
利用することができ、且つ信号対雑音比は第１図に示し
たものに比べて２倍にすることができる。

第５図は第３図に示した本考案変換器の変形ブロック図
で、その要部のみを示す。

すなわち、第３図におけるコンデンサＣの初期型、圧設
定用電源Ｖｏ１及び比較器ＣＰのしきい電圧源Ｖ。

２を単一の共通電源Ｖ。

とするために、反転増幅器ＩＡの正相入力端を演算増幅
器ＡＭの出力端に接続し、モして逆相入力端は単一電源
■。

に接続すると共に、その出力端はスイッチＳ３を介して
前記演算増幅器ＡＭの逆相入力端に接続する。

なお、その動作は前述第３図及び第４図に準じているの
でここでの説明は省略する。

【図面の簡単な説明】

第１図は従来の変換器を示すブロック図、第２図はその
動作波形図、第３図は本考案の一実施例による変換器の
ブロック図、第４図はその動作波形図、第５図は第３図
の要部変形図である。Ｓ１〜Ｓ、：スイッチ、ＡＭ：演算増幅器、ＣＰ：比較
器、ＬＣ：制御論理及びカウンタ回路、ＩＡ：反転増幅
器。

【実用新案登録請求の範囲】