JPH01175418A - 二重積分形ａ／ｄ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、広いダイナミックレンジのアナログ信号に対
応し得る二重積分形Ａ／Ｄ変換回路に関する。

（従来技術） 従来から、アナログ信号（電圧信号）をデジタル信号（
データ信号）に変換するＡ／Ｄ変換回路として、変換速
度が遅い点を除いて、回路が安価に構成でき、アナログ
信号のＡ／Ｄ変換を高精度で行うことができ、また、雑
音の影響を受けにくいなど多くの利点をもつ二重積分形
Ａ／Ｄ変換回路が知られている。

ところが、従来の二重積分形Ａ／Ｄ変換回路は、広いダ
イナミックレンジをｂつアナログ信号が入力されると前
記Ａ／Ｄ変換回路内の積分器出力が飽和し、前記アナロ
グ信号に対して正確にＡ／Ｄ変換することができないと
いった問題を有していた。

以下、第３図、第４図を用いて、かかる二重積分形Ａ／
Ｄ変換回路について、特にＡ／Ｄ変換回　′路内の積分
器出力が飽和するようなアナログ信号が入力された場合
の動作について説明する。第３図はＡ／Ｄ変換回路の回
路構成を、第４図はＡ／Ｄ変換回路のタイムチャートを
示す。

第３図において、１はアナログ信号電圧Ｖ１が入力され
る入力端子で、この入力端子１は充電のためのスイッチ
ＳＷｃを介して充放電抵抗Ｒ１の一端に接続されている
。２は電圧−Ｖｌを出力する基準電圧源で、この基準電
圧源２の正電極はＧＮＤ（接地）に接続され、負電極は
放電のためのスイッチＳＷｄを介して前記充放電抵抗Ｒ
１の一端に接続されている。そして、これら基準電圧源
２とスイッチＳＷｄでもって後述する積分器５の積分電
荷を放電する放電部３が構成されている。

４は演算増幅器で、この演算増幅器４の１１　１＋端子
には前記抵抗Ｒ１の他端が接続され、１１　＋Ｉ＋端子
はＧＮＤに接続されている。前記演算増幅器４の“−″
端子と出力端との間には積分容量（コンデンサ）Ｃ１が
接続されている。そして、これら充放電抵抗Ｒ１、演算
増幅器４、および積分容量Ｃ１でもって入力信号を積分
する積分器５が構成されている。

６は比較器（コンパレータ）で、この比較器６のｉｆ　
、　　ＴＩ端子はＧＮＤに接続され、゛＋″端子は前記
演算増幅器４の出力端に接続され、この比較器６は、前
記積分器５（演算増幅器４）の出力電圧ＶがＯＶになる
と１−１１ＧＨ（以下の説明では′“１」″という）を
出力する。７は、前記比較器６の出力信号に基づいて前
記スイッチＳＷｃ　、ＳＷｄを制御する制御部である。

８はカウンタで、このカウンタ８は、前記制御部７の制
御に基づく、積分器５に充電された積分電荷の放電開始
から放電完了までの時間をカランｌ〜し、デジタル信号
として出力するようになっている。

次に、前記回路において、入力端′０ｆ−１にアナログ
信号電圧Ｖ１が入力されたときの動作を第４図を用いて
説明する。ここに、まず、積分器５の出力電圧Ｖが飽和
しないとした場合について説明する。

最初、積分器５の出力はＯＶにリセツ１〜され、かつ、
スイッチＳＷｃ　、ＳＷｄはＯＦＦされている。ここで
、Ａ／Ｄ変換を開始するため、制御部７の制御でもって
スイッチＳＷｃがＯＮされると、アナログ信号電圧ｖ１
が前記抵抗Ｒ１の一端に印加され、積分器５は信号電圧
Ｖｉによる第１の積分を開始する。

そして、Ａ／Ｄ変換開始時点ｔｏから所定時間ｔｃが経
過した時点ｔ１で、積分器５の出力電圧Ｖは、第４図の
破線ｅ′で示すように飽和することなく、 Ｖ＝−（Ｖｉ　　−ｔｃ　）／　（Ｒ１・Ｃ１）となる
。この時点ｔ１で、制御部７はスイッチＳＷｃをＯＦＦ
するとともに、スイッチＳＷｄをＯＮする。すると、抵
抗Ｒ１の一端に基準電圧源２が接続され、第４図の破線
ｆ′で示すように傾斜Ｖ＋　／　（Ｒ１・Ｃ１）でもっ
て第２の積分が行われ、カウンタ８は時点ｔ１からの時
間をカウントする。前記第２の積分の時間ｔが経過し、
積分器５の出力電圧ＶがＯＶになった時点ｔ３で比較器
６はＨ″を出力し、制御部７はスイッチＳＷｄを０ＦＦ
Ｌ、カウンタ８は時間のカウント動作を終え、このカウ
ント数をデジタル信号として出力＝　　５　− する。

したがって、アナログ信号電圧Ｖｌとカウント時間ｔと
の関係は、時点ｔ１での積分器５の出力電圧Ｖにより、 ｖ＝−（ｖｌ　・ｔｃ）／（Ｒ＋　　・Ｃ＋）＝（＝Ｖ
１　・ｔ）／（Ｒ＋　　・Ｃ１） 、’、■ｉ＝ｔ・（Ｖ１／ｌｃ　） となり、アナログ信号電圧Ｖ１は時間ｔをカウンタ８で
もってカウントすることで求められる。

ところが、アナログ信号電圧Ｖｉのダイナミックレンジ
が積分器５の出力の飽和する電圧−ＶＳより広く、第４
図に示す出力電圧■における実線ｅ、ｆで示すように、
所定時間ｔｃが経過する双曲に、積分器５の出力電圧■
が飽和電圧−ＶＳに達すると、前記出力電圧Ｖは、もは
や飽和電圧−ＶＳより下がることができない。このため
、所定時間ｔｃが経過した時点ｔ１で、第２の積分が開
始されても、この第２の積分は飽和電圧−ＶＳを起点と
して積分を行うので、時点ｔ１から積分器５の出ノｊ電
圧ＶがＯＶになる時点ｔ２までの時間ｔｄは、 ０−−ＶＳ＋（Ｖｌ　・ｊｄ）／（Ｒ１・Ｃ１）より、 ｔｄ　−（Ｖｓ　６　Ｒｔ　　・Ｃ１）／Ｖ１となり、
アナログ信号電圧Ｖｉ　と時間ｔｄとの関係はないこと
となる。したがって、飽和電圧−ＶＳより広いダイナミ
ックレンジをもつアノ−ログ信号電圧■１を正確にＡ／
Ｄ変換することができないといった問題を有していた。

前記の解決策として、例えば特開昭５７−１４７２６号
公報、特開昭５７−１７８１１７号公報に示されるよう
に、入力信号の大ぎさにより前記積分器の積分容量を切
り換えるとともに、前記積分容量の放電電流が最適にな
るように前記積分器の放電抵抗も切り換えるようにした
二重積分形Ａ／Ｄ変換回路が提案されている。

ところが、この二重積分形Ａ／Ｄ変換回路は、前記積分
容量および放電抵抗の切換のための新たな回路素子が多
数必要であった。また、積分容量および放電抵抗の切換
、換言すれば積分器のタイナミックレンジ切換のために
は、各レンジの比の測定または計算を必要としたり、各
レンジで分解能が異なったり、積分容量や抵抗値の温度
変化に伴う各レンジの比の補正を必要としたりすると（
１つだ問題を有していた。

（発明の目的） 本発明は、上記問題点を解消するもので、Ａ／Ｄ変換回
路の積分器の出力電圧が飽和するような広いダイナミッ
クレンジの入力信号が入力されたとき、前記出力電圧が
、飽和しない範囲で積分器が充電と放電とを同時に行う
ようにしたことにより、最小限の回路素子を追加するだ
けで、積分器のレンジを切換えることなく広いダイナミ
ックレンジの入力信号を正確にＡ／Ｄ変換でき、しかも
Ａ／Ｄ変換時間の短縮を図ることができる二重積分形Ａ
／１〕変換回路を提供することを目的とする。

（発明の構成） 本発明は、入力信号を一定時間積分する積分器と、前記
積分器の積分電荷を放電する放電部と、前記入力信号の
大きさを前記積分器の出力電圧でもって判断する判断部
と、前記放電部の放電動作開始を前記判断部の出力信号
でもって制御する制御部と、前記放電部の放電動作開始
から前記積分器の積分電荷が所定値に達するまでの時間
をカウントするカウンタとからなる二重積分形Ａ／Ｄ変
換回路にあって、前記判断部は、前記積分器の出力電圧
が前記積分器の飽和電圧を越えない所定の基準電圧に達
したときに前記放電部による放電動作開始の信号を出力
する構成としたものである。

この構成により、積分器の出力電圧が飽和するような、
広いダイナミックレンジをもつ入力信号が入力された場
合に、前記積分器は基準電圧に達した時点から充電と放
電を並行して行い、積分器のレンジを切換えなくとも、
入力信号電圧とカウント時間との相関を保つことができ
る。

（実施例） 第１図は本発明の一実施例による回路構成を、第２図は
本実施例のタイムチャートを示す。本実施例においては
、前述した第３図の回路構成での積分器５における充放
電抵抗Ｒ１に代えて、演算増幅器４の゛′−″端子とス
イッチＳ、Ｗｃとの間に充電抵抗Ｒ２を直列接続し、さ
らに、前記（ｒ　　Ｉ＋端子とスイッチＳＷｄとの間に
放電抵抗Ｒ３を直列接続している。また、積分器５の出
力には、比較器６と並列に放電開始時間判断のための比
較器９０゛−′′端子が接続され、この比較器９の“＋
″端子放電開始判断基準電圧−Ｖｒを比較器９に供給す
るための基準電圧源１０が接続されている。

そして、この比較器９は前記積分器５の出力電圧Ｖが一
■ｒになると“Ｈ″を出力し、この′Ｈ″の出力でもっ
て制御部７はスイッチＳＷｄを閉じるようになっている
。これら比較器６，９、および電圧源１０でもって、入
力されたアナログ信号電圧Ｖｉの大きさを判断する判断
部１１が構成されている。

なお、前記基準電圧−Ｖｒは、積分器５の出力電圧Ｖの
飽和電圧−Ｖｓを越えない、すなわち、飽和電圧−ＶＳ
より成る程度高い所定値（−Ｖｒ〉−ＶＳ）としている
。

次に、本実施例回路の入力端子１にアナログ信号電圧■
１が入力された場合の動作を第２図を用いて説明する。

ここで、この信＠電圧ｖｉは従来例においては積分器５
の出力電圧Ｖが飽和するようなものであるとする。

最初、積分器５の出力はＯＶにリセットされ、さらに、
スイッチＳＷｃ　、ＳＷｄはＯＦＦされている。ここで
、Ａ／Ｄ変換を開始するため、制御部７の制御でもって
スイッチＳＷｃがＯＮされると、アナログ信号電圧Ｖｉ
が抵抗Ｒ２の一端に印加され、積分器５は前記信号電圧
Ｖｉでもって時点ｔｏから第１の積分を開始する。

前記積分を行い、積分器５の出力電圧Ｖが時点ｔ４で前
記基準電圧−Ｖｒに達すると、比較器９は’　Ｈ”を出
力し、制御部７でもってスイッチＳＷｄがＯＮされ、前
記抵抗Ｒ３の一端に基準電圧源２が接続され、積分器５
は第２の積分（期間ｔｄｌ）を開始し、出力電圧■は第
２図の実線ｑのごとくなる。また、カウンタ８は時点ｔ
４から制御部７の制御でもって時間のカウントを開始す
る。

そして、Ａ／Ｄ変〜換開始時点ｔｏから所定時間をＣが
経過した時点ｔ１で、前記制御部７はスイッチＳＷｃを
ＯＦＦする。すると、アナログ信号電圧Ｖｉは遮断され
、積分器５は第３の積分（期間ｔｄ２）を開始し、出力
電圧■は第２図の実線りのごとくなる。そして、積分器
５の出力電圧ＶがＯＶになった時点ｔ５で、比較器６は
’　＋１　”を出力し、制御部７はスイッチＳＷｄをＯ
ＦＦするとともに、カウンタ８がカウント動作を終え、
前記時点ｔ４から時点ｔ５までの時間ｔｄのカウント数
をデジタル信号として出力する。

なお、第２図に破線ｇ’　、ｈ’で示す出力電圧■は、
判断部１１に比較器９が配設されていないとし、かつ、
積分器５にアナログ信号電圧Ｖｌが入力され、出力電圧
Ｖが飽和電圧−Ｖｓに達してｂ出力電圧Ｖが飽和しない
仮想的な場合を示している。

ここで、前記アナログ信号電圧Ｖｉと時間ｔとの関係に
ついて説明する。

第２図の破線ｑ′で示すように、△／Ｄ変換開始時点ｔ
ｏから所定時間ｔｃが経過する時点ｔ１までは第１の積
分（充電のみ）が続けられるので、時点ｔ１における出
力電圧Ｖを一■３とすると、−Ｖ３−（−Ｖｉ　／　（
Ｒ２・Ｃ１））・ｔｃとなる。

また、時間ｔｃが経過した時点ｔ１から後は、破線ｈ′
で示すように、積分器５は放電のみを行うので、時点ｔ
１から時点ｔｅ　　（積分器５の出力電圧■がＯＶにな
った時点）までの時間ｔと時点ｔ１での出力電圧Ｖ３と
の関係は、 ０＝−Ｖ３　＋　（Ｖ１／　（Ｒ３・Ｃ１））・ｔとな
り１ 、’、　ｔ−（（Ｖ　ｉ　　・Ｒ３）／（Ｖｌ　　・Ｒ
２））・　しＣしたがって、 Ｖｉ＝（（Ｖ＋　　・Ｒ２）　／’　（ｔｃ　−Ｒ３）
）・ｔとなり、アナログ信号電圧Ｖｉは時間ｔでもって
求められる。

本発明は、この時間ｔと前述した時間ｔｄとが等しくな
ることを利用したものであって、以下に、これらが等し
くなる理由を説明する。

まず、時点ｔｏでスイッチＳＷＣがＯＮすることにより
、積分器５が時点ｔｏから時点ｔ４までの第１の積分期
間に傾斜−Ｖｉ／（Ｒ２・Ｃ１）でもって積分され、時
点ｔ４で積分器５の出力電圧Ｖは電圧−Ｖｒとなる。そ
して、この時点ｔ４におりる前記電圧−Ｖｒとアナログ
信号電圧■１との関係は、 −Ｖｒ−（−Ｖｉ　／　（Ｒ２・（、＋　））・（ｔｃ
　−ｔｄｌ＞ となる。

また、時点ｔ４でスイッチＳＷｃがＯＮされている状態
に加え、スイッチＳＷｄ′ｈ（ＯＮされることにより、
時点ｔ４から時点ｔ１までの第２の積分期間の傾斜は、
Ｖ１／　（Ｒ３・Ｃ＋）−Ｖｉ／（Ｒ２・Ｃ１）となり
、時点ｔ１での出力電圧Ｖとアナログ信号電圧Ｖｉとの
関係は、 −Ｖ２−−Ｖｒ　＋　（Ｖ１／　（Ｒ３・Ｃ１）−Ｖｉ
　／　（Ｒ２・Ｃ１））・ｔｄｌ となる。なお、電圧−Ｖ２は電圧−Ｖｒから負方向への
充電と正方向への放電が同時に行われたときの時点ｔ１
の出力電圧Ｖである。

また、時点ｔ１でスイッチＳＷｃがＯＦＦされることに
より、時点ｔ１から時点ｔ５までの第３の積分期間の傾
斜は、Ｖ１／　（Ｒ３・Ｃ１）となり、時点ｔ５の出力
電圧■とアナログ信号電圧■１との関係は、 ０＝−Ｖ２　＋　（Ｖ１／　（Ｒ３・Ｃ１））・ｔｄ２
となる。

、’、ｔｄ　＝（（Ｖｉ　　−Ｒ３）　／　（Ｖｔ　　
・Ｒ２））・ｔｃ（ただし、ｔｄ　＝　ｔｄＮ−ｔｄ２
）ま１ｃ、前述したように、ｔ＝（（Ｖｉ−Ｒ３）／（
Ｖ＋　　・Ｒ２））・ｔｃとなるので１、’、ｔｄ＝ｔ したがって、時間ｔｄをカウンタ８でもってカラン［へ
することが、時間ｔをカウントすることと等価となり、
もってアナログ信号電圧■１は時間ｔ（ｌをカウンタ８
でカウントすることで求められる。

かくして、積分器５の出力電圧Ｖが飽和電圧ＶＳに達す
るような広いダイナミックレンジをもつアナログ信号電
圧Ｖｉが本実施例の△／Ｄ変換回路に入力された場合、
放電開始判断基準電圧Ｖｒに達した時点ｔ４から充電と
放電を並行して行うので、前記出力電圧Ｖは飽和するこ
とがなく、さらに、従来の入力信号の大きさによって積
分器のレンジを切換える二重積分形Ａ／Ｄ変換回路に比
べ、時間をカウントする時点が早くなるため、Ａ／Ｄ変
換に要する時間を短縮することができ、また、入力信号
の大きさによるＡ／Ｄ変換時間の差を小さくできる。

（発明の効果） 以上のように本発明によれば、積分器の出力電圧が飽和
するような広いダイナミックレンジをもつアナログ信号
電圧がＡ／Ｄ変換回路に入力された場合、放電開始判断
基１１！電圧に達した時点から充電と放電を並行して行
うので、積分器の出力電圧の飽和を防止でき、正確なＡ
／Ｄ変換が可能となるとともにＡ／Ｄ変換時間の短縮を
図ることができる。また、従来の入力信号の大きさによ
って積分器のレンジを切換える二重積分形Ａ／Ｄ変換回
路に比べ回路構成が簡単であり、また、積分器のレンジ
切換えを必要としないので、前記レンジの切換えに伴う
レンジ比の測定または計算の作業を削減でき、また、入
力信号に対する分解能は一定で、温度特性によるレンジ
比の変化に対する補正回路等も必要としない。

【図面の簡単な説明】

第１図は本発明の一実施例による回路構成図、第２図は
本実施例の動作を示すタイムブヤート、第３図は従来の
二重積分形Ａ／Ｄ変換回路の回路構成図、第４図は同回
路の動作を示すタイムヂャートである。 ２・・・基準電圧源、３・・・放電部、４・・・演算増
幅器、５・・・積分器、６・・・比較器、７・・・制御
部、８・・・カウンタ、９・・・比較器、１０・・・基
準電圧源、１１・・・判断部。 特許出願人　　　ミノルタカメラ株式会社代　理　人　
　　弁理士　　　小谷　悦司同　　　　　弁理士　　　
長１）　正 向　　　　　弁理士　　　板谷　原人

Claims (1)

【特許請求の範囲】
1. １、入力信号を一定時間積分する積分器と、前記積分器
   の積分電荷を放電する放電部と、前記入力信号の大きさ
   を前記積分器の出力電圧でもつて判断する判断部と、前
   記放電部の放電動作開始を前記判断部の出力信号でもっ
   て制御する制御部と、前記放電部の放電動作開始から前
   記積分器の積分電荷が所定値に達するまでの時間をカウ
   ントするカウンタとからなる二重積分形Ａ／Ｄ変換回路
   にあつて、前記判断部は、前記積分器の出力電圧が前記
   積分器の飽和電圧を越えない所定の基準電圧に達したと
   きに前記放電部による放電動作開始の信号を出力する構
   成としたことを特徴とする二重積分形Ａ／Ｄ変換回路。