JPH0772274A - 電源オフ後時間測定装置 - Google Patents
電源オフ後時間測定装置Info
- Publication number
- JPH0772274A JPH0772274A JP5219789A JP21978993A JPH0772274A JP H0772274 A JPH0772274 A JP H0772274A JP 5219789 A JP5219789 A JP 5219789A JP 21978993 A JP21978993 A JP 21978993A JP H0772274 A JPH0772274 A JP H0772274A
- Authority
- JP
- Japan
- Prior art keywords
- turned
- capacitor
- power
- time
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/10—Apparatus for measuring unknown time intervals by electric means by measuring electric or magnetic quantities changing in proportion to time
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Unknown Time Intervals (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【目的】 コンデンサの容量の精度によって測定精度が
左右されることのない電源オフ後時間測定装置を提供す
る。 【構成】 電源オンの間に、コンデンサ1はトランジス
タ4を介して直流定電圧源7の電圧E0まで充電されて
いる。電源がオフすると、トランジスタ4もオフし、コ
ンデンサ1は抵抗R1により放電する。電源がオンする
と、その時のコンデンサ1の電圧をA/D変換器11よ
り取り込みCPU12内のメモリに記憶し、トランジス
タ4をオンしてコンデンサ1を電圧E0近くまで充電
し、トランジスタ4をオフする。トランジスタ5をオン
してコンデンサ1を抵抗R2を介して放電すると同時に
計数器をスタートし、コンデンサ1の電圧が先に記憶し
た電圧まで低下したときトランジスタ5をオフすると共
に計数器をストップし計数値t2を求め、トランジスタ
4をオンして次回に備える。電源オフ後時間t1は(R
1/R2)×t2により求められる。
左右されることのない電源オフ後時間測定装置を提供す
る。 【構成】 電源オンの間に、コンデンサ1はトランジス
タ4を介して直流定電圧源7の電圧E0まで充電されて
いる。電源がオフすると、トランジスタ4もオフし、コ
ンデンサ1は抵抗R1により放電する。電源がオンする
と、その時のコンデンサ1の電圧をA/D変換器11よ
り取り込みCPU12内のメモリに記憶し、トランジス
タ4をオンしてコンデンサ1を電圧E0近くまで充電
し、トランジスタ4をオフする。トランジスタ5をオン
してコンデンサ1を抵抗R2を介して放電すると同時に
計数器をスタートし、コンデンサ1の電圧が先に記憶し
た電圧まで低下したときトランジスタ5をオフすると共
に計数器をストップし計数値t2を求め、トランジスタ
4をオンして次回に備える。電源オフ後時間t1は(R
1/R2)×t2により求められる。
Description
【0001】
【産業上の利用分野】本発明は、電源オフ後の時間を測
定する装置に関するものであり、特にOA機器等の電源
オフ後の時間経過に伴う機内環境変化を予測するための
時間計測に好適な装置に関するものである。
定する装置に関するものであり、特にOA機器等の電源
オフ後の時間経過に伴う機内環境変化を予測するための
時間計測に好適な装置に関するものである。
【0002】
【従来の技術】図5は、従来のコンデンサを用いた電源
オフ後時間測定装置の回路図である。図において、1は
コンデンサ(容量はC)であり、特にタイマ回路に使用
するために50MΩ程度の並列抵抗2(抵抗値R3)を
等価的に有する、いわゆる漏れ電流の少ないコンデンサ
を使用している。
オフ後時間測定装置の回路図である。図において、1は
コンデンサ(容量はC)であり、特にタイマ回路に使用
するために50MΩ程度の並列抵抗2(抵抗値R3)を
等価的に有する、いわゆる漏れ電流の少ないコンデンサ
を使用している。
【0003】コンデンサ1の充電回路は、後述のCPU
12に接続されたスイッチ手段であるところのトランジ
スタ4、トランジスタ4の負荷抵抗である抵抗8、充電
時定数を決定する抵抗器6、直流定電圧源7で構成され
る。
12に接続されたスイッチ手段であるところのトランジ
スタ4、トランジスタ4の負荷抵抗である抵抗8、充電
時定数を決定する抵抗器6、直流定電圧源7で構成され
る。
【0004】一方、コンデンサ1の放電回路は、放電時
定数を決定する抵抗13(抵抗値R1)で構成される。
11はコンデンサ1の電圧測定手段であるところのA/
D変換器であり、後述のCPU12に接続される。
定数を決定する抵抗13(抵抗値R1)で構成される。
11はコンデンサ1の電圧測定手段であるところのA/
D変換器であり、後述のCPU12に接続される。
【0005】12はA/D変換器11の出力値から電源
オフ後の経過時間を計数し、またトランジスタ4をオン
としてコンデンサ1を充電する制御を行わせるCPUで
ある。
オフ後の経過時間を計数し、またトランジスタ4をオン
としてコンデンサ1を充電する制御を行わせるCPUで
ある。
【0006】つぎに、CPU12の制御動作について説
明する。電源オフ前にトランジスタ4はオンになってお
り、コンデンサ1は充分充電されてほぼ飽和し、電圧E
0に達しているものとする。電源オフ直後にトランジス
タ4はオフとなり、以後は抵抗2を介して放電され下記
の式に従って時間の経過とともにコンデンサ1の両端電
圧Vは低下する。
明する。電源オフ前にトランジスタ4はオンになってお
り、コンデンサ1は充分充電されてほぼ飽和し、電圧E
0に達しているものとする。電源オフ直後にトランジス
タ4はオフとなり、以後は抵抗2を介して放電され下記
の式に従って時間の経過とともにコンデンサ1の両端電
圧Vは低下する。
【0007】 V=E0*EXP(−t/(C*(R1//R3)) :(ここでR1//R2は両抵抗の並列抵抗を示す。) ここでR3≫R1となるようにすると、 V=E0*EXP(−t/(C*R1))……(1) となり、漏れ抵抗R3を経由した放電を無視できる。
【0008】ある時間経過後、再び電源がオンされたと
き、CPU12はコンデンサ1の両端の電圧V1をA/
D変換器11の出力として読み取り、図示しない電圧/
時間の変換テーブルより時間への換算を行い所望の電源
オフ後時間を決定する。変換テーブルには下記の演算結
果が格納されている。
き、CPU12はコンデンサ1の両端の電圧V1をA/
D変換器11の出力として読み取り、図示しない電圧/
時間の変換テーブルより時間への換算を行い所望の電源
オフ後時間を決定する。変換テーブルには下記の演算結
果が格納されている。
【0009】 t=−C*R1*LN(V1/E0)……(2) 電源オフ後時間決定後、再び、トランジスタ4をオンと
しコンデンサ1への充電を行い次の電源オフに備える。
しコンデンサ1への充電を行い次の電源オフに備える。
【0010】図6は前述の制御動作を、フローチャート
に示したものである。
に示したものである。
【0011】電源オンとともにA/D変換器11の値を
読み取り(S200)、図示しない変換テーブルLUT
から該当する数値を電源オフ後時間とする(S20
1)。つぎに、トランジスタ4をオンとして(S20
2)、次回の電源オフに備える。
読み取り(S200)、図示しない変換テーブルLUT
から該当する数値を電源オフ後時間とする(S20
1)。つぎに、トランジスタ4をオンとして(S20
2)、次回の電源オフに備える。
【0012】
【発明が解決しようとする課題】しかしながら、コンデ
ンサ1の静電容量Cは一般に±20%以上の誤差があ
り、これが電源オフ後時間の大きな測定誤差を発生させ
ている。たとえば、Cの値に+20%の誤差があったと
すると、式(2)より t=−C(1+0.2)*R1*LN(V1/E0)……(3) であるから、真値との差はそのまま+20%の差とな
り、従って、従来のコンデンサを使った電源オフ後時間
測定装置は誤差が多く、精度を要する用途には不向きで
ある。したがって、バッテリでバックアップされた計時
手段を搭載して電源オフ後時間を計数している。このよ
うな計時装置はコストが高く、またバッテリ等の有害物
質を含む部品の回収を行わねばならないなど装置解体時
の余分なコストがかかっている。
ンサ1の静電容量Cは一般に±20%以上の誤差があ
り、これが電源オフ後時間の大きな測定誤差を発生させ
ている。たとえば、Cの値に+20%の誤差があったと
すると、式(2)より t=−C(1+0.2)*R1*LN(V1/E0)……(3) であるから、真値との差はそのまま+20%の差とな
り、従って、従来のコンデンサを使った電源オフ後時間
測定装置は誤差が多く、精度を要する用途には不向きで
ある。したがって、バッテリでバックアップされた計時
手段を搭載して電源オフ後時間を計数している。このよ
うな計時装置はコストが高く、またバッテリ等の有害物
質を含む部品の回収を行わねばならないなど装置解体時
の余分なコストがかかっている。
【0013】本発明は、このような問題を解決するため
なされたもので、コンデンサの容量の精度によって測定
精度が左右されることのない電源オフ後時間測定装置を
提供することを目的とするものである。
なされたもので、コンデンサの容量の精度によって測定
精度が左右されることのない電源オフ後時間測定装置を
提供することを目的とするものである。
【0014】
【課題を解決するための手段】前記目的を達成するた
め、本発明では電源オフ後時間測定装置を次の(1)の
とおりに構成する。
め、本発明では電源オフ後時間測定装置を次の(1)の
とおりに構成する。
【0015】(1)コンデンサと、このコンデンサを電
源オフに応じてオフする第1のスイッチ手段を介して充
電する直流定電圧源と、前記コンデンサに並列接続され
た第1の抵抗と、第2のスイッチ手段を介して前記コン
デンサに並列接続される、前記第1の抵抗の抵抗値より
十分小さい抵抗値の第2の抵抗と、前記コンデンサの電
圧を検出する電圧検出手段と、記憶手段と、計時手段
と、制御手段と、電源オフ後時間を求める手段とを備え
た電源オフ後時間測定装置であって、前記制御手段は、
前記電源がオンした時に前記電圧検出手段の出力を前記
記憶手段に記憶させ、その後、前記第1のスイッチ手段
をオンして前記コンデンサを充分充電させた後、前記第
1のスイッチ手段をオフし前記第2のスイッチをオンす
ると共に前記計時手段をスタートさせ、前記コンデンサ
の電圧が前記記憶手段に記憶されている値まで低下した
時前記第2のスイッチをオフすると共に前記計時手段を
ストップさせてこの計時手段が計時した時間を求め、再
び前記第1のスイッチ手段をオンするものであり、前記
電源オフ後時間を求める手段は、前記計時した時間と、
前記第1の抵抗の値と前記第2の抵抗の値の比にもとづ
いて電源オフ後時間を求めるものである電源オフ後時間
測定装置。
源オフに応じてオフする第1のスイッチ手段を介して充
電する直流定電圧源と、前記コンデンサに並列接続され
た第1の抵抗と、第2のスイッチ手段を介して前記コン
デンサに並列接続される、前記第1の抵抗の抵抗値より
十分小さい抵抗値の第2の抵抗と、前記コンデンサの電
圧を検出する電圧検出手段と、記憶手段と、計時手段
と、制御手段と、電源オフ後時間を求める手段とを備え
た電源オフ後時間測定装置であって、前記制御手段は、
前記電源がオンした時に前記電圧検出手段の出力を前記
記憶手段に記憶させ、その後、前記第1のスイッチ手段
をオンして前記コンデンサを充分充電させた後、前記第
1のスイッチ手段をオフし前記第2のスイッチをオンす
ると共に前記計時手段をスタートさせ、前記コンデンサ
の電圧が前記記憶手段に記憶されている値まで低下した
時前記第2のスイッチをオフすると共に前記計時手段を
ストップさせてこの計時手段が計時した時間を求め、再
び前記第1のスイッチ手段をオンするものであり、前記
電源オフ後時間を求める手段は、前記計時した時間と、
前記第1の抵抗の値と前記第2の抵抗の値の比にもとづ
いて電源オフ後時間を求めるものである電源オフ後時間
測定装置。
【0016】
【作用】前記(1)の構成により、電源がオンすると、
コンデンサを充電し、放電抵抗の値を変えて、電源がオ
ンした時の値まで放電し、この放電に要した時間と、電
源オフ後における放電抵抗と電源オン時における放電抵
抗の比にもとづいて電源オフ後の時間を求める。
コンデンサを充電し、放電抵抗の値を変えて、電源がオ
ンした時の値まで放電し、この放電に要した時間と、電
源オフ後における放電抵抗と電源オン時における放電抵
抗の比にもとづいて電源オフ後の時間を求める。
【0017】
【実施例】以下本発明を実施例により詳しく説明する。
【0018】(実施例1)図1は、実施例1である“電
源オフ後時間測定装置”の構成を示す回路図であり、従
来例を示す図5と同等のものは同じ符号を付してある。
源オフ後時間測定装置”の構成を示す回路図であり、従
来例を示す図5と同等のものは同じ符号を付してある。
【0019】図1において、1はコンデンサ(容量は
C)であり、50MΩ程度の並列抵抗2(抵抗値R3)
を有する、いわゆる漏れ電流の少ないコンデンサを使用
している。コンデンサ1の充電回路は、後述のCPU1
2に接続されたスイッチ手段であるところの第1のトラ
ンジスタ4、充電時定数を決定する抵抗器6、直流定電
圧源7で構成される。
C)であり、50MΩ程度の並列抵抗2(抵抗値R3)
を有する、いわゆる漏れ電流の少ないコンデンサを使用
している。コンデンサ1の充電回路は、後述のCPU1
2に接続されたスイッチ手段であるところの第1のトラ
ンジスタ4、充電時定数を決定する抵抗器6、直流定電
圧源7で構成される。
【0020】一方、コンデンサ1の放電回路は、電源オ
フ後の放電時定数を決定する抵抗器13(抵抗値R1)
および電源オン時の放電回路となる抵抗器3(抵抗値R
2)、後述のCPU12に接続されたスイッチ手段であ
るところの第2のトランジスタ5で構成される。11は
コンデンサ1の電圧測定手段であるところのA/D変換
器であり、後述のCPU12に接続されている。9およ
び10はダイオードであり、電源オフ後のコンデンサ1
の電荷が負荷抵抗8およびA/D変換器11から漏れる
のを少なくするためのものである。
フ後の放電時定数を決定する抵抗器13(抵抗値R1)
および電源オン時の放電回路となる抵抗器3(抵抗値R
2)、後述のCPU12に接続されたスイッチ手段であ
るところの第2のトランジスタ5で構成される。11は
コンデンサ1の電圧測定手段であるところのA/D変換
器であり、後述のCPU12に接続されている。9およ
び10はダイオードであり、電源オフ後のコンデンサ1
の電荷が負荷抵抗8およびA/D変換器11から漏れる
のを少なくするためのものである。
【0021】12は、A/D変換器11の出力値から電
源オフ後の経過時間を算出し、またトランジスタ4をオ
ンとしてコンデンサ1を充電し、トランジスタ4をオフ
として充電回路を開いた後、トランジスタ5をオンとし
てコンデンサ1を放電する制御を行わせるCPUであ
る。
源オフ後の経過時間を算出し、またトランジスタ4をオ
ンとしてコンデンサ1を充電し、トランジスタ4をオフ
として充電回路を開いた後、トランジスタ5をオンとし
てコンデンサ1を放電する制御を行わせるCPUであ
る。
【0022】つぎに、CPU12の制御動作について説
明する。電源オフ前にトランジスタ4はオンになってお
り、コンデンサ1は充分充電されてほぼ飽和し、電圧E
0に達しているものとする。電源オフ直後にトランジス
タ4はオフとなり、また、トランジスタ5もオフとなっ
ており、以後は抵抗13を介して放電され、従来例と同
様に時間の経過とともにコンデンサ電圧Vは減少する。
明する。電源オフ前にトランジスタ4はオンになってお
り、コンデンサ1は充分充電されてほぼ飽和し、電圧E
0に達しているものとする。電源オフ直後にトランジス
タ4はオフとなり、また、トランジスタ5もオフとなっ
ており、以後は抵抗13を介して放電され、従来例と同
様に時間の経過とともにコンデンサ電圧Vは減少する。
【0023】ある時間経過後、再び電源がオンされたと
き、CPU12はコンデンサ両端の電圧V1をA/D変
換器11の出力として読み取り、CPU12内の図示し
ないメモリに読取り値を保持する。つぎに、トランジス
タ4をオンとして所定電圧E0近傍に達するまでコンデ
ンサ1を充電する。コンデンサ1への充電終了後、トラ
ンジスタ4をオフとして充電回路を開くと同時に、トラ
ンジスタ5をオンとして抵抗3を介しての放電を開始
し、またCPU12内の図示しない計数器による計数を
開始する。放電によりコンデンサ電圧Vは以下の式に従
って低下する。
き、CPU12はコンデンサ両端の電圧V1をA/D変
換器11の出力として読み取り、CPU12内の図示し
ないメモリに読取り値を保持する。つぎに、トランジス
タ4をオンとして所定電圧E0近傍に達するまでコンデ
ンサ1を充電する。コンデンサ1への充電終了後、トラ
ンジスタ4をオフとして充電回路を開くと同時に、トラ
ンジスタ5をオンとして抵抗3を介しての放電を開始
し、またCPU12内の図示しない計数器による計数を
開始する。放電によりコンデンサ電圧Vは以下の式に従
って低下する。
【0024】V=E0*EXP(−t/(C*(R2//
R3//R1)) :(ここでR1//R2//R3は並列抵抗を示す。) ここでR3≫R1≫R2となるようにすると、 V=E0*EXP(−t/(C*R2))……(4) となり、漏れ抵抗2を経由する放電、抵抗13を経由す
る放電を無視できる。
R3//R1)) :(ここでR1//R2//R3は並列抵抗を示す。) ここでR3≫R1≫R2となるようにすると、 V=E0*EXP(−t/(C*R2))……(4) となり、漏れ抵抗2を経由する放電、抵抗13を経由す
る放電を無視できる。
【0025】ここで電源オフ後に抵抗13を経由して電
圧V1まで低下したときの時間をt1とすると、 t1=−C*R1*LN(V1/E0)……(5) ここで電源オン後に抵抗3を経由して電圧V1まで低下
したときの時間をt2とすると、 t2=−C*R2*LN(V1/E0)……(6) となる。前記(5),(6)式から t1=(R1/R2)*t2……(7) となる。式(7)は電源オフ後の経過時間の決定にコン
デンサ1の容量が全く関係がなく、あらかじめ定められ
た抵抗比(R1/R2)を電源オン時の放電測定時間t
2に乗ずれば電源オフ後時間が算出されることを示して
いる。この演算はCPU12内で行われる。
圧V1まで低下したときの時間をt1とすると、 t1=−C*R1*LN(V1/E0)……(5) ここで電源オン後に抵抗3を経由して電圧V1まで低下
したときの時間をt2とすると、 t2=−C*R2*LN(V1/E0)……(6) となる。前記(5),(6)式から t1=(R1/R2)*t2……(7) となる。式(7)は電源オフ後の経過時間の決定にコン
デンサ1の容量が全く関係がなく、あらかじめ定められ
た抵抗比(R1/R2)を電源オン時の放電測定時間t
2に乗ずれば電源オフ後時間が算出されることを示して
いる。この演算はCPU12内で行われる。
【0026】図2は前述の制御動作を、フローチャート
に示したものである。
に示したものである。
【0027】電源オンとともにA/D変換器11の値を
読み取り(S100)、図示しないメモリに保持する
(S101)。つぎに、トランジスタ4を所定電圧E0
近傍に達するまでオンし続ける(S102),(S10
3),(S104)。所定時間T以内に所定電圧E0に
達しないときは(S103,YES)エラーとして図示
しない外部機器に報知して(S105)終了する。所定
時間T以内に所定電圧E0に達したら(S104,YE
S)、トランジスタ4をオフにし(S106)、つぎに
トランジスタ5をオンにして(S107)、時間の計数
を開始する(S108)。コンデンサ1の両端の電圧が
V1に達したら(S109,YES)、トランジスタ5
をオフし時間の計数を停止し(S110)、あらかじめ
CPU12内に保持された計数値(R1/R2)と計数
値t2を乗ずる演算を行ってオフ後経過時間t1を算出
する(S111)。つぎにトランジスタ4をオンとして
(S112)次回の電源オフに備える。
読み取り(S100)、図示しないメモリに保持する
(S101)。つぎに、トランジスタ4を所定電圧E0
近傍に達するまでオンし続ける(S102),(S10
3),(S104)。所定時間T以内に所定電圧E0に
達しないときは(S103,YES)エラーとして図示
しない外部機器に報知して(S105)終了する。所定
時間T以内に所定電圧E0に達したら(S104,YE
S)、トランジスタ4をオフにし(S106)、つぎに
トランジスタ5をオンにして(S107)、時間の計数
を開始する(S108)。コンデンサ1の両端の電圧が
V1に達したら(S109,YES)、トランジスタ5
をオフし時間の計数を停止し(S110)、あらかじめ
CPU12内に保持された計数値(R1/R2)と計数
値t2を乗ずる演算を行ってオフ後経過時間t1を算出
する(S111)。つぎにトランジスタ4をオンとして
(S112)次回の電源オフに備える。
【0028】図3は前述の制御中におけるコンデンサ1
の両端の電圧を示す図であり、期間Aは電源オフ直前を
示し、期間Bは電源オフ後を示し、期間Cは電源オン後
を示す。
の両端の電圧を示す図であり、期間Aは電源オフ直前を
示し、期間Bは電源オフ後を示し、期間Cは電源オン後
を示す。
【0029】期間Cにおいて、期間aはA/D変換器出
力の保持動作期間であり、bは充電期間であり、cは抵
抗3による放電期間であり、dは次の電源オフ後に備え
た充電期間である。
力の保持動作期間であり、bは充電期間であり、cは抵
抗3による放電期間であり、dは次の電源オフ後に備え
た充電期間である。
【0030】なお、前記(7)式の値を演算で求めるか
わりに、変換テーブルで求めてもよい。
わりに、変換テーブルで求めてもよい。
【0031】(実施例2)実施例1では抵抗比(R1/
R2)を適宜に選ぶことを前提としているが、特にこの
比と計数器のカウント間隔が整数となるように選ぶこと
により、実施例1で適用した乗算を簡略化できる。
R2)を適宜に選ぶことを前提としているが、特にこの
比と計数器のカウント間隔が整数となるように選ぶこと
により、実施例1で適用した乗算を簡略化できる。
【0032】この例を実施例2として以下に説明する。
たとえば抵抗比を60に選びカウント間隔を1秒に選ぶ
と、電源オフ後時間は計数器における計数値(分)とな
る。これにより一層の本装置の簡略化がなされる。
たとえば抵抗比を60に選びカウント間隔を1秒に選ぶ
と、電源オフ後時間は計数器における計数値(分)とな
る。これにより一層の本装置の簡略化がなされる。
【0033】図4は本実施例におけるフローチャートを
示す。
示す。
【0034】電源オンとともにA/D変換器11の値を
読み取り(S100)、図示しないメモリに保持する
(S101)。つぎに、トランジスタ4を所定電圧E0
近傍に達するまでオンし続ける(S102),(S10
3),(S104)。所定時間T以内に所定電圧E0に
達しないときは(S103,YES)エラーとして図示
しない外部機器に報知して(S105)終了する。所定
時間T以内に所定電圧E0に達したら(S104,YE
S)、トランジスタ4をオフにし(S106)、つぎに
トランジスタ5をオンにして(S107)、時間の計数
を開始する(S108)。コンデンサ1の両端の電圧が
V1に達したら(S109,YES)、トランジスタ5
をオフし時間の計数を停止し(S110)、そのときの
計数器の値を電源オフ後時間(分)とする。つぎにトラ
ンジスタ4をオンとして(S112)次回の電源オフに
備える。
読み取り(S100)、図示しないメモリに保持する
(S101)。つぎに、トランジスタ4を所定電圧E0
近傍に達するまでオンし続ける(S102),(S10
3),(S104)。所定時間T以内に所定電圧E0に
達しないときは(S103,YES)エラーとして図示
しない外部機器に報知して(S105)終了する。所定
時間T以内に所定電圧E0に達したら(S104,YE
S)、トランジスタ4をオフにし(S106)、つぎに
トランジスタ5をオンにして(S107)、時間の計数
を開始する(S108)。コンデンサ1の両端の電圧が
V1に達したら(S109,YES)、トランジスタ5
をオフし時間の計数を停止し(S110)、そのときの
計数器の値を電源オフ後時間(分)とする。つぎにトラ
ンジスタ4をオンとして(S112)次回の電源オフに
備える。
【0035】
【発明の効果】以上説明したように、本発明によれば、
コンデンサの容量の精度によって測定精度が左右される
ことのない電源オフ後時間測定装置を提供することがで
きる。
コンデンサの容量の精度によって測定精度が左右される
ことのない電源オフ後時間測定装置を提供することがで
きる。
【図1】 実施例1の回路図
【図2】 実施例1の動作を説明するフローチャート
【図3】 図1におけるコンデンサの電圧変化を示す図
【図4】 実施例2の動作を示すフローチャート
【図5】 従来例の回路図
【図6】 従来例の動作を示すフローチャート
1 コンデンサ 3,13 抵抗 4,5 トランジスタ 7 直流定電圧源 11 A/D変換器 12 CPU
Claims (1)
- 【請求項1】 コンデンサと、このコンデンサを電源オ
フに応じてオフする第1のスイッチ手段を介して充電す
る直流定電圧源と、前記コンデンサに並列接続された第
1の抵抗と、第2のスイッチ手段を介して前記コンデン
サに並列接続される、前記第1の抵抗の抵抗値より十分
小さい抵抗値の第2の抵抗と、前記コンデンサの電圧を
検出する電圧検出手段と、記憶手段と、計時手段と、制
御手段と、電源オフ後時間を求める手段とを備えた電源
オフ後時間測定装置であって、前記制御手段は、前記電
源がオンした時に前記電圧検出手段の出力を前記記憶手
段に記憶させ、その後、前記第1のスイッチ手段をオン
して前記コンデンサを充分充電させた後、前記第1のス
イッチ手段をオフし前記第2のスイッチをオンすると共
に前記計時手段をスタートさせ、前記コンデンサの電圧
が前記記憶手段に記憶されている値まで低下した時前記
第2のスイッチをオフすると共に前記計時手段をストッ
プさせてこの計時手段が計時した時間を求め、再び前記
第1のスイッチ手段をオンするものであり、前記電源オ
フ後時間を求める手段は、前記計時した時間と、前記第
1の抵抗の値と前記第2の抵抗の値の比にもとづいて電
源オフ後時間を求めるものであることを特徴とする電源
オフ後時間測定装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21978993A JP3313839B2 (ja) | 1993-09-03 | 1993-09-03 | 電源オフ後時間測定装置 |
US08/296,179 US5500834A (en) | 1993-09-03 | 1994-08-29 | Device for measuring time lapse after turn off of power source and method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21978993A JP3313839B2 (ja) | 1993-09-03 | 1993-09-03 | 電源オフ後時間測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0772274A true JPH0772274A (ja) | 1995-03-17 |
JP3313839B2 JP3313839B2 (ja) | 2002-08-12 |
Family
ID=16741049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21978993A Expired - Fee Related JP3313839B2 (ja) | 1993-09-03 | 1993-09-03 | 電源オフ後時間測定装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5500834A (ja) |
JP (1) | JP3313839B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6829200B1 (en) * | 2000-10-31 | 2004-12-07 | International Business Machines Corporation | Sensing methods and devices for a batteryless, oscillatorless, binary time cell usable as an horological device |
US7630941B2 (en) * | 2000-10-31 | 2009-12-08 | International Business Machines Corporation | Performing horological functions in commercial transactions using time cells |
US6856581B1 (en) * | 2000-10-31 | 2005-02-15 | International Business Machines Corporation | Batteryless, oscillatorless, binary time cell usable as an horological device with associated programming methods and devices |
US6826128B1 (en) * | 2000-10-31 | 2004-11-30 | International Business Machines Corporation | Sensing methods and devices for a batteryless, oscillatorless, analog time cell usable as an horological device |
US6831879B1 (en) * | 2000-10-31 | 2004-12-14 | International Business Machines Corporation | Batteryless, osciliatorless, analog time cell usable as an horological device with associated programming methods and devices |
DE102012204569B3 (de) * | 2012-03-22 | 2013-08-22 | Continental Automotive Gmbh | Vorrichtung und Verfahren zum Messen des Wertes eines Widerstands |
US9395776B2 (en) * | 2013-06-25 | 2016-07-19 | Halliburton Energy Services, Inc. | Compensating system time loss |
CN112557927A (zh) * | 2020-12-01 | 2021-03-26 | 湖北亿纬动力有限公司 | 一种电池静置时间的确定方法 |
CN113589027B (zh) * | 2021-07-30 | 2022-06-03 | 奇舍电子科技(上海)有限公司 | 一种电力电子器件瞬态过程时间信息检测装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL6512109A (ja) * | 1965-09-17 | 1967-03-20 | ||
US3581196A (en) * | 1968-10-28 | 1971-05-25 | William L Spaid | Digital capacitance meter by measuring capacitor discharge time |
DE2304479A1 (de) * | 1973-01-31 | 1974-08-01 | Eaton Gmbh | Elektrischer betriebsstundenzaehler fuer verbraucher mit kurzen einschaltzeiten |
JPH0789331B2 (ja) * | 1985-06-11 | 1995-09-27 | 日本電気株式会社 | タイマ回路 |
-
1993
- 1993-09-03 JP JP21978993A patent/JP3313839B2/ja not_active Expired - Fee Related
-
1994
- 1994-08-29 US US08/296,179 patent/US5500834A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3313839B2 (ja) | 2002-08-12 |
US5500834A (en) | 1996-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4931737A (en) | Circuit for measuring the capacity of a battery | |
EP1111399B1 (en) | Method and apparatus for measuring the state-of-charge of a battery | |
US5994876A (en) | Battery capacity measurement circuit | |
US8203305B1 (en) | Enhanced voltage-based fuel gauges and methods | |
JPH08136628A (ja) | 電池容量監視装置 | |
JP3313839B2 (ja) | 電源オフ後時間測定装置 | |
JP2001204141A (ja) | 組電池のセル電圧検出装置及び検出方法 | |
JP2000137062A (ja) | 二次電池の残存容量検出方法及び残存容量検出装置 | |
JP4374729B2 (ja) | 電流測定回路、使用電流量測定回路、および充放電電流測定回路 | |
JP2002107428A (ja) | 電流/周波数コンバータおよびこれを内蔵する充電電池並びに充電電池パック | |
JP7141236B2 (ja) | バッテリの残量検出回路、それを用いた電子機器、バッテリ残量の検出方法 | |
JP4168648B2 (ja) | 電池の残量計測装置 | |
JP3543579B2 (ja) | 二次電池の充放電電流検出方法及び装置 | |
JP2002325362A (ja) | 二次電池容量測定システム、二次電池満容量の補正方法、充電効率の補正方法および放電効率の補正方法 | |
JP2621115B2 (ja) | 充電器の制御回路 | |
JPH0566250A (ja) | 電気量積算装置 | |
JP2003032117A (ja) | 積分型a/dコンバータ | |
JPH06258410A (ja) | 電池の残容量表示装置 | |
JPS6183967A (ja) | 微小電流測定装置 | |
JPS625664Y2 (ja) | ||
JPH0620723A (ja) | 二次電池残量表示装置および表示方法 | |
JPH07183051A (ja) | 充電制御装置、充電器、およびバッテリパック | |
JP3190160B2 (ja) | 二次電池の容量表示装置 | |
JP2001126779A (ja) | 二次電池の容量演算方法 | |
JPH0789719B2 (ja) | 二次電池充電制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020514 |
|
LAPS | Cancellation because of no payment of annual fees |