SU1401485A2 - Интегратор - Google Patents

Abstract

Изобретение относитс  к информационно-измерительной технике, может быть использовано при построении аналоговых и цифроаналоговых устройств дл  усреднени  сигналов и  вл етс  усовершенствованием изобретени  по авт.св. № 1298775. Цель изобретени  - расширение динамического диапазона .изменений входных сигналов. Поставленна  цель достигаетс  введением дешифратора , реверсивного счетчика, дополнительных интегрирующих конденсаторов , блока переключателей, разр дных резисторов, компараторов, элемента ИЛИ, элемента И, задатчика опорных напр жений. Интегратор имеет широкий динамический диапазон изменений входных сигналов по уровню, времени интегрировани  и диапазону -задани  начальных условий за счет коммутации введенных конденсаторов параллельно интегрирующему при превышении модул  выходного напр жени  заданного уровн  и отключени  их части при уменьшении модул  выходного напр жени  до величины меньше заданного уровн , при этом зар д части отключенных конденсаторов возвращаетс  в интегрирующий конденсатор.Каждому переключению введенных конденсаторов соответствует определенный масштаб интегрировани , который определ етс  кодом, формируемым на выходе кода масштаба интегрировани  интегратора. 2 ил. о S (Л

Description

4 00 СП

1Ч

Изобретение относитс  к информационно-измерительной технике, может быть использовано при построении аналоговых и цифроаналоговых устройств дл  усреднени  сигналов в анализаторах, интегрирующих вольтметрах , а также в других устройствах , где при проведении операций интегрировани  требуетс  точна  начальна  установка интегратора, а. также широкий диапазон измерений входных сигналов, и  вл етс  усовершенствованием изобретени  по авт.св. № 1298775

Целью изобретени   вл етс  расширение динамического диапазона изменений входных сигналов.

На фиг. 1 приведена схема предлагаемого интегратора} на фиг.2 - временные диаграммы, по сн ющие его работу .

Интегратор содержит два операционных усилител  1 и 2, входной резистор 3, вспомогательный резистор 4,интегрирующие конденсаторы 5 и 6, ана- логовьй запоминающий блок 7, ключи 8 и 9, двухпозиционный переключатель 10, информационный вход 11 интегратора , вход 12 задани  режима работы интегратора , выход 13 интегратора,блок 14 синхронизации, источник 15 задани  начальных условий, блок 14 синхронизации содержит два одновибратора 16 и 17 и элемент И 18. Аналоговый запоминающий блок 7 выполнен на накопительном конденсаторе 19 и ключе 20, управл ющий вход которого  вл етс  входом управлени  записью аналогового запоминающего блока 7. Кроме того интегратор содержит дешифратор 21, реверсивный- счетчик 22, дополнительные интегрирующие конденсаторы 23, блок переключателей 24, разр дные резисторы 25, четыре компаратора 26-29 элемент ИЛИ 30, элемент И 31, задат- чик 32 опорных напр жений, выход 33 кода масштаба интегрировани  интегратора и вход 34 задани  масштаба начальных условий интегратора.

Интегратор работает следующим образом .

С приходом очередного импульса и4 управлени  в момент времени tц на вход 12, он же вход запуска блока 14 синхронизации (фиг.2а) последний на своих выходах вырабатывает управл ющие сигналы и (4., (фиг.2б г) так, что импульс Uj., на выходе 1

0

s

0

5

0

5

0

длиннее импульса U,. на выходе 2 на врем , достаточное дл  зар да интегрирующего конденсатора 5 и части дополнительных конденсаторов 23, до напр жени  источника 15 задани  начальных условий, а также достаточное дл  полного разр да оставшейс  части конденсаторов 23 через Ьоответст- вующие резисторы 25.

Под действием сигнала U, с первого выхода блока 14 синхронизации ключ 8 размыкаетс , а двухпозиционный переключатель 10 замыкает первый и второй выводы, при этом напр жение, полученное интегрирующим конденсатором 5 в процессе интегрировани  в предыдущем цикле интегрировани ,сохран етс  неизменным до момента времени tj замыкани  ключа 9 под действием управл ющего сигнала и,4-з ° ступающего с выхода 3 блока 14 синхронизации .

Так как в интервале времени, не превьшающем t, от момента Сц, на вход управлени  записью аналогового запоминающего блока 7 поступает импульс управлени  V с второго выхода блока 14 синхронизации, то выходное напр жение операционного усилител  1, равное напр жению на конденсаторе 5, а следовательно, и интервалу входного напр жени  U|- за предыдущий цикл измерени , запоминаетс  в аналоговом запоминающем блоке 7, с выхода которого оно поступает на выход 13 интегратора (фиг.2л).

После окончани  импульса U( на втором выходе блока 14 синхронизации и в течение оставшейс  части импульса и

м-1

на его первом выходе выраба5

0

5

тываетс  импульс U, управлени  на третьем выходе блока 14 синхронизации, под действием которого замыкаетс  ключ 9 и заноситс  код масштаба с входа 34 задани  масштаба начальных условий в реверсивный счетчик 22, воздейству  через дешифратор 21 на управл ющие входы соответствз н цих переключателей блока переключателей 24. При этом часть конденсатора 23 общей емкостью соответствии с заданным начальным масштабом интегрировани  с помощью переключателей, блока 24 подсоедин етс  параллельно интегрирующему конденсатору 5 и вместе с ним зар жаетс  до напр жени , равного напр жению источника 15 за3 . 1

Дани  начальных условий (фиг.2к). Остальна  часть конденсаторов 23 подсоедин етс  через разр дные резисторы 25 между шиной нулевого потенциала и инвертирующим входом операционного усилител  1. Так как разность потенциалов между входами операционного усилител  с отрицательной обратной св зью близка к нулю,а неинверти рующий вход операционного усилител  подключен к шине нулевого потенциала то и на его инвертирующем входе устанавливаетс  потенциал, близкий к нулевому. Следовательно, оставша с  часть конденсаторов 23 через резисторы 25 разр жаетс  до нулевого потенциала .

В течение времени действи  импульса и,(,., на первом выходе блока V4 синхронизации (фиг.2б) коммутаци  двухпозиционного переключател  10 приводит к образованию вспомогательного интегратора на элементах 2-4 и 6 при этом напр жение на конденсаторе 6 под действием входного сигнала 0„ (фиг.2д) в момент времени t окончани  импульса и,4( с первого выхода блока 14 синхронизации становитс  равным (фиг.2и)

V -к7с .Ь (

Ьн

где С, - емкость интегрирующего конденсатора 6;

сопротивление входного резистора 3.

R,

и

По окончании действи  импульса

м

14-1

на первом выходе блока 14 синхронизации с момента времени t ключ 8 зэмыкаетс , а двухпозиционный переключатель 10 замыкает вход и выход операционного усилител  2, при этом напр  ение Uj на выходе операционно40

подктаоченных конденсаторах и оставшихс  ранее подключенных зар ды перераспредел ютс  в соответствии с их емкостью, а отключеннь1е конденсаторы разр жаютс  до нулевого уровн  через соответствующие разр дные резисторы 25 и переключатели блока 24, зар жа  го усилител  2 устанавливаетс  равным тем самым все конденсато, включеннулю , а конденсатор 5 и часть конденсаторов 23 (скоммутированных в со-, ответствии с заданным начальным масштабом ) начинают зар жатьс  с напр жени  и, входным током 4 (фиг.2е) с информационного входа 11 через входной резистор 3 и током i (фиг.2з разреда интегрирукщего конденсатора 6, при этом напр жение на Выходе операционного усилител  1 (фиг.2к) измен етс  по закону:

1

,(c7TcJ

вН

5

0 5 0

г

1

;).-.

(2)

dt-exp(..

ч-tn

Если (t-tj) (3:5) R4 С, то по (2) можно

следним членом в выражении пренебречь, тогда

7

1

к;(с,.с,

i

M

i,

где и

г

dt +

вх

,5

)

J Uftxdt.

tH

15

5

- напр жение на выходе источника задани  начальных условий.

Если в процессе интегрировани  в момент времени tg выходное напр жение положительной пол рности операционного усилител  1 превысит уровень и., напр жени , поступаннцего на второй вход компаратора 26 с первого выхода задатчика 32, или станет меньше отрицательного уровн  напр жени , поступак цего с второго выхода задатчика 32, то на выходе компаратора 26 или соответственно компаратора 27 по витс  напр жение уровн  логической единицы и через элемент ЮШ 30 поступит на вход пр мого счета реверсивного счетчика 22, что приведет к увеличению кода счетчика на единицу и с помощью дешифратора 21 и блока переключателей,24 к подключению параллельно интегрирующему конденсатору 5 другой совокупности конденсаторов 23 с новым значением емкости С

м

при этом на вновь

40

ные между выходом операционного усилител  1 и его инвертирук цим входом. Таким образом, весь зар д, который был в конденсаторах до смены масштаба , вновь сосредоточен в конденсаторах , участвующих при интегрировании с новым масштабом. При этом напр жение на выходе операционного усилител  измен етс  с

и и, (2)

до и„, и,(2) ,

С„+Ср

51

где U(2) - напр жение с первого

(второго) выхода задат- чика 32.

Если при каждой смене масштаба обеспечить одинаковую величину q

GU+CS - за счет выбора емкостей

денсаторов 23 и соответствующих изменений кода дешифратора 21, то масштаб интегрировани  интегратора можно определить по масштабу первого

поддиапазона М. --тг-, в этом слу- R, Cjчае работает только интегрирующий конденсатор 5, как

. «. .

Если в процессе интегрировани  уровень выходного .напр жени  окажетс  меньше положительного напр жени  на третьем выходе задатчика 32, но больше отрицательного напр жени  на четвертом выходе задатчика 32, то выходные напр жени  компараторов 28 и 29 устанавливают на уровне логической единицы и поступают на первый и второй входы элемента И 31, на третий вкоц которого приходит инвертированный сигнал нулевого состо ни  реверсивного счетчика 22. Если в реверсивном счетчике 22 присутствует код, отличный от нулевого, то на втором выходе реверсивного счетчика 22 устанавливаетс  уровень логической единицы, и на выходе элемента И 31 в момент времени tg устанавливаетс  также уровень логической единицы, который, поступа  на четвертый вычитающий вход реверсивного счетчика 22, приводит к уменьшению кода его (фиг.2м) на единицу, а следовательно , и к изменению скоммутированной емкости конденсаторов 23, при этом выходное напр жение интегратора возрастает , что соответствует новому диапазону интегрировани  с новым кодом масштаба.

Таким образом, к моменту окончани  очередного интервала интегрировани  и началу последующего на выходе операционного усилител  1, а следовательно , и на выходе 13 интегратора (фиг.2л) будет напр жение, равное интегралу входного напр жени  с учетом масштаба интегрировани , определ емым кодом входа 33 масштаба интегратора и с учетом начальных условий

4014856

без потери точности при изменении времени интегрировани  и без потери входной информации из-за времени, не , g обходимого дл  установлени  начальных условий интегратора. Кроме того, на точность интегрировани  не вли ют , в пределах работоспособности устройства , величины емкости интегри- 10 рздощего конденсатора 6 сопротивлени  вспомогательного резистора 4 и уровней выходных напр жений задатчика 32.

Благодар  автоматическому подключению дополнительных конденсаторов 23 параллельно интегрирующему конденсатору 5, расшир етс  динамический диапазон входных сигналов как по величине так и по длительности интегрировани  в несколько раз в зависимости 20 от максимальной емкости масштабных конденсаторов. При этом перегрузки операционного усилител  нет.

15

25

Claims (1)

1. Формула изобретени 

   Интегратор по авт. св. № 1298775, отличающийс  тем, что, с целью расширени  динамического диапазона изменений входных сигналов,

   30 в него введены дешифратор, реверсивный счетчик, п дополнительных интегрирующих конденсаторов, блок переключателей , п разр дных резисторов, четыре компаратора, элемент И, элемент

   35 ИЛИ и задатчик опорных напр жений, выходы которого подключены соответственно к первым входам компараторов, вторыми входами соединенных с выходом первого операционного усилител , выг

   40 ходы первого и второго компараторов через элемент ИЛИ подключены к входу пр мого счета, реверсивного счетчика, вход обратного счета которого соединен с выходом элемента И,первый, втр45 рой и третий входы элементы И подключены соответственно к выходам третьего и четвертого компараторов и выходу знакового разр да реверсивного счетчика , установочные входы которого

   50  вл ютс  входом задани  масштаба начальных условий интегратора, а вход управлени  записью соединен с третьим выходом блока синхронизации, входы дешифратора соединены с выходом

   55 кода масштаба интегрировани  интегратора и подключены к разр дным выходам реверсивного счетчика, выходы дешифратора подключены к управл ющим входам блока переключателей, инфор25

   Формула изобретени 

   Интегратор по авт. св. № 1298775, отличающийс  тем, что, с целью расширени  динамического диапазона изменений входных сигналов,

   в него введены дешифратор, реверсивный счетчик, п дополнительных интегрирующих конденсаторов, блок переключателей , п разр дных резисторов, четыре компаратора, элемент И, элемент

   ИЛИ и задатчик опорных напр жений, выходы которого подключены соответственно к первым входам компараторов, вторыми входами соединенных с выходом первого операционного усилител , выг

   ходы первого и второго компараторов через элемент ИЛИ подключены к входу пр мого счета, реверсивного счетчика, вход обратного счета которого соединен с выходом элемента И,первый, втррой и третий входы элементы И подключены соответственно к выходам третьего и четвертого компараторов и выходу знакового разр да реверсивного счетчика , установочные входы которого

    вл ютс  входом задани  масштаба начальных условий интегратора, а вход управлени  записью соединен с третьим выходом блока синхронизации, входы дешифратора соединены с выходом

   кода масштаба интегрировани  интегратора и подключены к разр дным выходам реверсивного счетчика, выходы дешифратора подключены к управл ющим входам блока переключателей, информационные входы которого через соответствующие дополнительные интегрирующие конденсаторы соединены с инвертирующим входом первого операционного усилител , выход которого подключен к первой группе выходов блока переключателей, втора  группа выходов которого через соответствующие разр дные резисторы соединена с шиной нулевого потенциала.

   Фиг.1