JPH0258853B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は結合コンデンサを用いたコンデンサ結
合回路に於けるバツテリセービング回路に関す
る。

この種の従来のバツテリセービング回路を第１
図に示す。第１図に於て、１は能動素子と受動素
子より構成された電子回路、１０，１１は各々電
子回路１の入力端子及び出力端子、２は直流成分
をカツトし、交流信号を通過させる為の結合コン
デンサ、３は電子回路１の負荷抵抗（次段の電子
回路の入力抵抗の場合もある）で、１２は負荷端
子である。又１４は電源端子、４は電源スイツチ
で、電子回路１の電源を制御端子１３からの制御
信号により“オン”、“オフ”する機能を有する。
この電源スイツチ４は、制御端子１３へ供給され
る制御信号により種々の制御方法が考えられる
が、例えば電子回路１の入力端子１０に信号が入
力された時のみ電子回路１に電源が供給されるよ
うに制御すれば、バツテリセービングの機能を持
たせることができる。

しかし上述のようなバツテリセービング動作を
行う場合、第１図の従来回路では、デイジタル信
号等のように比較的直流成分が多く含まれる信号
を扱う時に、しばしば以下に述べるような問題を
生ずる。

以下この問題について第２図及び第３図を用い
て詳述する。

第２図は電子回路１の入力端子１０に信号が存
在しない状態で電源スイツチ４を“オフ”から
“オン”した時の出力端子１１の直流電圧波形及
び、負荷端子１２の出力波形を示したものであ
る。但し説明を簡単にする為出力端子１１の直流
電圧は、電源オン後ステツプ的に瞬時にAVに立
上がるものとする。この場合第２図より明らかな
ように、時刻ｔ＝t₀で電源オン後の端子１２の波
形は容量Ｃの結合コンデンサ２及び抵抗値Ｒの負
荷抵抗３によるもので、所謂、時定数CRの過度
応答波形（微分波形）になつている。

一方、第３図は入力端子１０に信号が入力され
た時に電源スイツチ４を“オン”した場合の第２
図に対応する各端子の出力波形を示したものであ
る。

第３図を参照すると、時間Ｔは時刻ｔ＝t₀で電
源をオンしてから端子１２の出力波形がゼロクロ
ス（電圧OVラインと交差）する迄の時間を示し
ている。

さて一般にデイジタル信号の検出器としては、
ゼロクロスコンパレータがよく使用される。これ
は基準電圧（例えばOV）よりも信号レベルが大
きい時を“１”、基準電圧より信号レベルが小さ
い時を“０”と判定する検出器である。従つて端
子１２の出力波形（第３図）を上記のゼロクロス
コンパレータを用いて検出した場合、電源オン後
時刻Ｔ迄検出器は全て“１”と判定してしまい、
誤検出となる。

本発明は、上記の欠点に鑑みなされたもので、
その目的とするところは電源オン後即信号を検出
できるバツテリセービング回路を提供することに
ある。

本発明によれば、電子回路と、該電子回路の出
力側に接続された結合コンデンサと、該結合コン
デンサと直列に接続された負荷抵抗により構成さ
れるコンデンサ結合回路に於て、前記電子回路の
電源を制御信号によりオン、オフする電源スイツ
チと、該電源スイツチがオン後に前記電子回路の
出力にあらわれる定常時の直流成分と等しい直流
電圧を発生する直流電圧源と、前記電源スイツチ
がオンのとき前記電子回路の出力と前記結合コン
デンサとを接続し、前記電源スイツチがオフのと
き前記直流電圧源と前記結合コンデンサとを接続
するように前記制御信号により切替えるアナログ
スイツチとを有するバツテリセービング回路が得
られる。

すなわち、本発明では、電源オフ時に於ても、
端子１１の直流成分（定常時）と等しい直流電圧
を、結合コンデンサ２に常時印加しておくことに
より、電源オンに伴う直流電圧のステツプ変化に
よつて発生する時定数CRの過渡応答波形（微分
波形）を極力なくしている。

以下図面を参照して本発明の実施例につき詳細
に説明する。

第４図は本発明によるバツテリセービング回路
の一実施例を示したもので、第１図と同一記号の
ものは同一機能のものを示している。第４図に於
て、６は２つの入力を切替える機能を有するアナ
ログスイツチで、制御端子１３が“ハイ”レベル
の時ａ，ｃ間が導通し、“ロウ”レベルの時ｂ，
ｃ間が導通する機能を有するものである。又電源
スイツチ４は制御端子１３が“ハイ”レベルの時
オン、“ロウ”レベルの時オフなるスイツチであ
る。５は端子１１の直流成分（定常時）と等しい
直流電圧AVを発生する直流電圧源で、例えば独
立の電源により供給しても良いし、電源端子１４
から抵抗分圧等の方法又はその他の方法によつて
供給しても良い。

今、制御端子１３が“ロウ”レベルの時は電源
スイツチ４はオフとなり電子回路１には電源が供
給されない。又アナログスイツチ６はｂ，ｃ間が
導通し、結合コンデンサ２に直流電圧源５から、
出力端子１１の直流成分に等しい直流電圧が印加
される。

次に制御端子１３が“ハイ”レベルになると、
電源スイツチ４はオンとなり、電子回路１に電源
が供給される。又アナログスイツチ６はａ，ｃ間
が導通し出力端子１１が結合コンデンサ２に接続
される。この時結合コンデンサ２にはすでに出力
端子１１の直流成分（定常時）に等しい電荷がチ
ヤージされている故、電気オンにともなう直流電
圧ステツプ変化による過渡現象はなく、瞬時に定
常状態とすることができる。

尚以上の説明に用いた制御端子１３による制御
論理は、これに限定されることはなく、要するに
電源スイツチ４がオンのアナログスイツチ６は
ａ，ｃ間が導通し、又電源スイツチ４がオフの時
アナログスイツチ６はｂ，ｃ間が導通するように
制御すぜば良い。

第５図は第４図に示した本発明による回路を用
いた場合の出力波形を示したもので、負荷端子１
２の出力波形は時刻ｔ＝t₀で電源オン後ゆらぐこ
となく即定常時の波形となつていることが分る。

以上説明したように本発明によれば、比較的簡
単な回路構成にて、電源オン後瞬時に信号を検出
できるバツテリセービング回路を提供できる。
又、本発明に於ては、アナログスイツチ等のモノ
リシツクIC化が容易な回路により構成されてい
る故、電子回路とともにIC化すれば、回路の小
型化にも大きく貢献できる。

【図面の簡単な説明】

第１図は従来のバツテリセービング回路の構成
を示したブロツク図、第２図は第１図の従来回路
に於ける無信号時の直流電圧波形図、第３図は第
１図の従来回路に於ける信号入力時の出力波形
図、第４図は本発明によるバツテリセービング回
路の一実施例の構成を示したブロツク図、第５図
は第４図の回路による出力波形を示す図である。 １……電子回路、２……結合コンデンサ、３…
…負荷抵抗、４……電源スイツチ、５……直流電
圧源、６……アナログスイツチ、１０……電子回
路１の入力端子、１１……電子回路１の出力端
子、１２……負荷端子、１３……制御端子、１４
……電源端子。

Claims (1)

【特許請求の範囲】
1. １ 電子回路と、該電子回路の出力側に接続され
   た結合コンデンサと、該結合コンデンサと直列に
   接続された負荷抵抗により構成されるコンデンサ
   結合回路に於て、前記電子回路の電源を制御信号
   によりオン、オフする電源スイツチと、該電源ス
   イツチがオン後に前記電子回路の出力にあらわれ
   る定常時の直流成分と等しい直流電圧を発生する
   直流電圧源と、前記電源スイツチがオンのとき前
   記電子回路の出力と前記結合コンデンサとを接続
   し、前記電源スイツチがオフのとき前記直流電圧
   源と前記結合コンデンサとを接続するように前記
   制御信号により切替えるアナログスイツチとを有
   するバツテリセービング回路。