JPH0260227A - 信号入力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、信号を入力する装置に関し、特に集積回路の
入力回路に好適に実施される。

従来の技術 電子制御装置あるいは半導体４Ａ積回路においては、外
部からの信号を入力するための端子を備えており、特に
信号の論理値を入力するＦ！、　、４には予め定めるし
きい値より高い場合あるいは低い場合に回路が動作する
ように構成されている。

以下、従来の入力回路について特に半導体集積回路に用
いられている場合について説明する。第８図は従来の入
力回路の動作を説明するための電気回路図である。第８
図（１）の入力判定回路８はトランジスタ８ａと抵抗８
ｂとから構成されており、入力端子８ｃにハイレベルの
信号が入力されたときのみ駆動し、出力信号線８ｄにロ
ーレベルの信号が出力される。

このような入力判定回路８に対し、スイッチ手段によっ
て入力信号を発生する入力設定回路を設けた場合の動作
について以下説明する。スイッチ８１の一端が外部電源
に接続され、他端が抵抗８２を介して入力端子８Ｃに接
続されている場合について考察する。スイッチ８１が導
通すると入力端子８ｃにはハイレベルの信号が入力され
るので、出力信号線８ｄにはローレベルの信号が出力さ
れる。

しかし、第８図（３）に示すように、スイッチ８３の一
端が接地されている場きはスイッチ８３め導通により入
力端子８Ｃにハイレベルの信号を導出させるためには、
スイッチ８３から導出される信号を反転するための反転
回路が必要となる。

この反転回路を構成するためにトランジスタ８４゜抵抗
８５．８６が必要となる。

第９図は従来の他の入力回路の動作を説明するための電
気回路図で、ローレベルの入力信号が印加されたときに
入力判定回路が駆動する回路である。第９図（１）はト
ランジスタ９ａ、９ｂおよび抵抗９ｃ、９ｄによって構
成される入力判定回路９の電気回路図で、入力端子９ｅ
にローレベルの信号が印加されると、トランジスタ９ａ
、９ｂが共にオンし出力信号線９ｆにはローレベルの信
号が導出される。

次に、上述した入力判定回路９の入力端子９ｅに入力設
定手段を設けた場合の動作について考察する。第９図（
２）に示すようにスイッチ９１の一端が接地され、他端
が抵抗９２を介して入力端子９ｅに接続されている場合
は、スイッチ９１の導通により、入力端子９ｅにはロー
レベルの信号が導出され、その結果出力信号線９ｆには
ローレベルの信号が導出される。

しかし、第９図（３）に示すように、スイッチ９３の一
端が外部電源に接続されている場合は、スイッチ９３の
導通により入力端子９ｅにローレベルの信号を導出させ
るためには、スイッチ９３と入力端子９ｅとの間にトラ
ンジスタ９４．抵抗９５．９６により構成される反転回
路を設ける必要がある。

第１０図は従来のさらに他の入力回路の動作を説明する
ための電気回路図である。第１０図に示す電気回路は前
述したハイレベルの入力により入力判定回路が駆動する
場合とローレベルの信号により入力判定回路が駆動する
回路とが並列に組合わされている場合である。すなわち
、トランジスタ１０ａ、抵抗１０ｂおよびダイオード１
０ｃより構成される入力判定回路は入力端子１０ｄにハ
イレベルの信号が印加されるとトランジスタ１０ａはオ
ンする。その結果、出力信号線１０ｅにはローレベルの
信号が導出される。

また、トランジスタｌｏｆ、１０ｇ、抵抗１０ｈ、ｔｏ
ｔおよびダイオ−１’ｌＯｊとにより構成される入力判
定回路の入力端子１０ｋにローレベルの信号が印加され
ると、トランジスタ１０ｆ。

Ｌｏｇがオンしその結果出力信号線１０ｅにローレベル
の信号が導出される。

以上のように、入力判定回路１０にハイレベルの信号が
入力されたときに駆動する入力判定回路とローレベルの
信号が入力されたときに駆動する入力判定回路を並列に
設けることにより、入力設定回路を構成するスイッチが
ローレベルあるいはハイレベルのいずれの信号を導出す
る場合であっても、いずれかの入力端子を選択すること
により対応することができる。すなわち、スイッチ１０
１のように導通時に抵抗１１０２を介してハイレベルが
導出される場合は入力端子１０ｄが選択され、スイッチ
１０３のように導通時にローレベルの信号が抵抗１０４
を介して導出される場合には入力端子１０ｋが選択され
る。

発明が解決すべき課題 第８図（１）に示す入力判定回路８が信号入力装置に用
いられている場合は、ハイレベルの入力設定回路が用い
られる場合は、その信号をそのまま入力端子８０に印加
させることができるが、ローレベルの信号を導出する入
力設定回路の場合には、第８図（３）に示すように入力
端子８０の前段に反転回路を設けることが必要となる。

また第９図（１）に示す入力判定回路９が信号入力装置
に用いられる場合、ローレベルの信号を導出する入力設
定手段が用いられる場きは入力設定手段から導出される
信号をそのまま入力端子９ｅに印加させることができる
。しかし、ノ１イレベルの信号を導出する入力設定手段
が用いられる場きは、第９図（３）で示すように入力端
子９ｅの前段に反転回路を設けることが必要となる。

さらに、第１０図に示す回路では、入力端子数が増加す
るとともに、回路構成が複雑になるため集積回路が大形
化し集積回路の価格が上昇することになる。

そこで本発明は、入力設定手段の出力極性がいずれであ
っても入力設定手段に変更を与えずに対応できる信号入
力装置を提供することにある。

課題を解決するための手段 本発明は、第１レベルおよび第２レベルの信号を導出す
る入力設定手段と、 入力設定手段からの出力に応答し、第１レベルを含む第
１弁別レベルと第２弁別レベルとの範囲で一方の論理値
信号を導出し、それ以外の範囲で他方の論理値信号を導
出する入力判定手段とを含むことを特徴とする信号入力
装置である。

また本発明は、前記入力判定手段は、 前記入力設定手段の出力信号を分圧する分圧抵抗を備え
る分圧回路と、 前記分圧回路の出力を前記第１および第２弁別レベルで
レベル弁別する１ウインド・コンパレータと、 前記ウインド・コンパレータの出力に応答して前記論理
値信号を導出するスイッチング素子とを含むことを特徴
とする。

さらに本発明は、前記ウインド・コンパレータと前記ス
イッチング素子は集積回路によって実現されることを特
徴とする。

作　　用 本発明においては、入力設定手段は第１レベルと第２レ
ベルの信号を導出する。そして、入力判定手段は第１弁
別レベルと第２弁別レベルを有し、第１レベルは第１弁
別レベルと第２弁別レベルの範囲内にある。そして、入
力設定手段からの出力が第１弁別レベルと第２弁別レベ
ルとの範囲内である場きには一方の論理値信号を導出し
、第１弁別レベルと第２弁別レベルとの範囲外である場
合は他方の論理値信号を導出する。

また本発明においては、入力判定手段は分圧回路とウイ
ンド・コンパレータとスイッチング素子とから構成され
る。そして、分圧回路は分圧抵抗を備え、入力設定手段
の出力信号を分圧する。また、ウインド・コンパレータ
は分圧回路の出力を第１弁別レベルおよび第２弁別レベ
ルでレベル弁別する。さらに、スイッチング素子はウイ
ンド・コンパレータの出力に応答して論理値信号を導出
する。

さらに本発明においては、ウィンド・コンノ（レータと
スイッチング素子は集積回路によって実現される。

実施例 第１図は本発明の一実施例である信号入力装置の電気回
路図である。第１図に示す信号入力装置の入力設定手段
には、スイッチが操作されていない状態では遮断されて
いる。いわゆるノーマルオーブン形のスイッチＳＷ１が
用いられ、スイッチＳＷＬの一端は外部電源に接続され
、他端は抵抗Ｒ６に接続されている。そして、抵抗Ｒ６
は抵抗Ｒ７および入力判定回路１の入力端子ＩＰＩに接
続され、さらに抵抗Ｒ７の他端は接地されている。

したがって、スイッチＳ’ＷＩが導通状態となると入力
端子ＩＰＩには外部電源電圧Ｖ（ｃ’ｉ−抵抗Ｒ６、Ｒ
７によって分圧した電圧が印加される。

入力判定回路１の入力端子ＩＰＩは比較器Ｃ０Ｍ１の負
入力端子に接続されるとともに比較２ＳＣＯＭ２の正入
力端子に接続されている。内部電源と接地との間には抵
抗Ｒ１，Ｒ２，Ｒ３が直列に接続され、抵抗Ｒ１と抵抗
Ｒ２の接続点は比較器Ｃ０Ｍ１の正入力端子に、また抵
抗Ｒ２と抵抗Ｒ３の接続点は比較器Ｃ０Ｍ２の負入力端
子にそれぞれ接続されている。そして、比較器ＣＯＭ　
１と比較器Ｃ０Ｍ２の出力は接続されトランジスタＴｒ
のベースに接続されるとともに、抵抗Ｒ４を介して内部
電源に接続される。トランジスタＴｒのコレクタは抵抗
Ｒ５を介して内部電源に接続され、コレクタと抵抗Ｒ５
の接続点は出力信号線ｓ１を介して図示していない他の
回路に接続される。また、トランジスタＴｒのエミッタ
は接地される。

比較ＩｃＯＭＩの正入力端子には抵抗Ｒ１の抵抗値と抵
抗Ｒ２，Ｒ３の抵抗値の総和との比により定まる第１の
比較電圧ｖＴ□が印加され、また比較器Ｃ０Ｍ２の負入
力端子には抵抗Ｒ１，Ｒ２の抵抗値の総和と抵抗Ｒ３の
抵抗値との比により定まる第２の比較電圧Ｖ　？　ＩＩ
　ｘが印加されている。

そして、第１の比較電圧■７□、第２の比較電圧Ｖ　ｒ
　ｓ　２と内部電源電圧Ｖｃと接地電圧ＧＮＤとの関係
は第１式に示す通りとなる。

Ｇ　Ｎ　Ｄ　＜　Ｖ　ｖ　Ｎ２　＜　Ｖ　ｔ　ｍ　＋　
＜　Ｖ　Ｃ・・・（１）第１式の関係を図示すると第２
図に示すようになる。内部電源電圧Ｖｃと第１の比較電
圧ｖ！１とのＮ囲をｌｆ＃ｌ！１とし、また第１の比較
電圧Ｖ□。

と第２の比較電圧Ｖｔ＋＋ｔとの範囲を領域２とし、さ
らに第２の比較電圧Ｖ□２と接地電圧ＧＮＤとの範囲を
領域３とすると、入力判定回路１の入力端子ＩＰＩに印
加される電圧が上記領域１心３のいずれの電圧であるか
によって、出力信号線ｓｌに導出される電圧レベルが定
まる。

すなわち、入力端子ＩＰＩに印加される電圧が領域２ま
たは領域３に含まれる場合は比較器Ｃ０Ｍ１の出力はハ
イレベルとなり、領域１に含まれる電圧が入力されると
比＝較器ＣＯＭＩの出力はローレベルとなる。また、入
力端子ＩＰＩに領域１または領域２に含まれる電圧が印
加されると、比較器Ｃ０Ｍ２の出力はハイレベルとなり
、領域３に倉まれる電圧が印加されると、比較器Ｃ０Ｍ
２の出力はローレベルとなる。したがって、比較器ＣＯ
ＭＩ、Ｃ０Ｍ２の出力端がたとえばオープンコレクタで
あるとすると、比較器ＣＯＭＩ、２の出力がともにハイ
レベルである場合にトランジスタＴｒのベースにハイレ
ベルの信号が印加され、比較器ＣＯＭＩ、２の少なくと
もいずれか一方の出力がローレベルである場合はトラン
ジスタＴｒのベースにはローレベルの電圧が印加される
。したがって、入力端子■Ｐ１に領域２に含まれる電圧
が印加されると、出力信号線ｓｌ上にはローレベルの信
号が導出され、また入力端子ＩＰＩに領域１または領域
３に含まれる電圧が印加されると、出力信号線ｓｒ上に
はハイレベルの信号が導出される。

上述した関係を第１表に示す。

次に、第１図におけるスイッチＳＷ１を操作した場合に
おける出力信号線ｓＺ上の電圧レベルの変化について説
明する。スイッチＳＷＩはいわゆるノーマルオープン形
のスイッチであるからスイッチＳＷＩが押されていない
状態では遮断状態であり、押されると導通状態となる。

したがってスイッチＳＷ１が遮断状態においては、入力
端子ＩＰＩの電圧レベルは抵抗Ｒ７を介して接地レベル
となり、領域３に含まれる電圧となる。したがって、第
１表から出力信号線ｓｌ上にはハイレベルの信号が導出
される。

次にスイッチＳＷＩが導通状態となると、入力端子ＩＰ
Ｉの電圧レベルは外部電源電圧Ｖｃｃを抵抗Ｒ６，Ｒ７
によって分圧された分圧電圧となる。そこで、この分圧
電圧が領域２に含まれる電圧となるように抵抗Ｒ６，Ｒ
７の抵抗値を定めると、スイッチＳＷＩが導通されると
、出力信号線ｓｌ上には第１表からローレベルの信号が
導出されることが理解される。

以上のように、ノーマルオープン形のスイッチの一端を
外部電源に接続した場合において、スイッチＳＷ１の導
通または遮断によりハイレベルまたはローレベルの信号
を入力することができる。

次に、第１図の回路において用いられたノーマルオープ
ン形のスイッチの一端を外部電源に接続するのではなく
、接地した場合について説明する。

第３図は本発明の他の実施例である信号入力装置の電気
回路図である。入力判定回路１の回路構成および動牛に
ついては、第１図に示す場きと同様であるので省略する
。さらに、以下述べる実施例においても同様であるので
省略する。

ノーマルオープン形のスイッチＳＷＩの一端は接地され
ており、他端は抵抗Ｒ６を介して入力端子ＩＰＩに接続
されるとともに抵抗Ｒ８にも接続されている。さらに抵
抗Ｒ８の他端は外部電源に接続される。入力設定回路を
上述のように構成すると、スイッチＳＷＩが遮断状態に
おいては、°入力端子ＴＰＩには抵抗Ｒ８を介して外部
電源電圧Ｖｃｃが印加され、すなわち第２図における領
域１に含まれる電圧が印加されることになる。したがっ
て、第１表から理解されるように、出力信号線ｓｌ上に
はハイレベルの信号が導出される。

次に、スイッチＳＷＩが操作され導通状態となると、入
力端子ＩＰＩ上の電圧は外部電源電圧■ｃｃを抵抗Ｒ６
，Ｒ８によって分圧された分圧電圧が印加され、この分
圧電圧を第２図の領域２に含まれる電圧になるように抵
抗Ｒ６，Ｒ８の抵抗値を設定する。したがってスイッチ
ＳＷＩが導通状暦となると、入力端子ＩＰＩには領域２
に含まれる電圧が印加されるので、出力信号線ｓｌ上に
は第１表から理解されるよう４二ローレベルの信号が導
出される。

以上のように、ノーマルオーブン形のスイッチの一端が
外部電源に接続されてもまた接地されても、外付部品と
しての抵抗を２個接続することによりスイッチＳＷＩの
導通または３１！断の状態が入力判定回路１の出力であ
る出力信号線ＳＲ上に導出される。

第４図は本発明のさらに他の実施例である信号入力装置
の電気回路図である。第４図に示す入力設定回路では、
第１図および第３図のＰ４倉と異なり、スイッチＳＷ２
がノーマルクローズ形のスイッチであることである。こ
のスイッチＳＷ２は操作されたときのみ遮断状態となり
、他は導通状態を保持しているスイッチである。

スイッチ３ｗ２の一端は外部電源に接続され、他端は抵
抗Ｒ９、Ｒ１０および入力端子ＩＰ１に接続される。ま
た、抵抗ｒ（９，ＲＩＯは外部電源と接地の間を直列に
接続されている。このような構成において、スイッチＳ
Ｗ２が導通状態においては、入力端子ＩＰＩ上には外部
電源電圧Ｖｃｃが印加されるので、入力端子ＩＰＩ上に
は第２図の領域１に含まれる電圧が印加されることにな
る。

したがって、出力信号線ｓｌ上には第１表からハイレベ
ルの信号が導出されることになる。

次に、スイッチＳＷ２が遮断状態となると、入力端子Ｉ
ＰＩ上には抵抗Ｒ９，ＲＩＯによって分圧された分圧電
圧が印加され、この分圧電圧を第２図の領域２に含まれ
る電圧になるように抵抗Ｒ９、ＲＩＯの抵抗値を設定す
ると、第１表から理解されるように出力信号線ｓｌ上に
はローレベルの信号が導出される。

このように、ノーマルクローズ形のスイッチの一端が外
部電源に接続されている場合においても、スイッチＳＷ
２の導通または遮断の状態を入力することかできる。

次に、ノーマルクローズ形のスイッチの一端が接地され
ている場きの信号入力装置の動作について説明する。第
５図は本発明のさらに他の実施例である信号入力装置の
電気回路図である。

スイッチＳＷ２の一端は接地されており、他端は抵抗Ｒ
９，ＲＩＯおよび入力端子ＩＰＩに接続されている。抵
抗Ｒ，９，ＲＩＯは外部′：Ｍ、源と接地間を直列に接
続されている。入力設定手段が上述のように構成されて
いる場合において、スイッチＳＷ２が導通状態において
は、入力端子ＩＰＩの電位は接地レベルとなり、第２図
における領域３に含まれる電圧となる。したがって、ス
イッチＳＷ２が導通されている状態では、第１表から理
解されるように出力信号線ｓｌ上の出力信号レベルはハ
イレベルとなる。

次に、スイッチＳＷ２が押され遮断状態となると、入力
端子ＩＰＩ上の電圧は、外部電源電圧Ｖｃｃを抵抗Ｒ９
，Ｒ１０によって分圧された分圧電圧が印加される。し
たがって、この分圧電圧を第２図の領域２に含まれるよ
うに抵抗Ｒ９，ＲｌＯの抵抗値を設定することにより、
スイッチＳＷ２の遮断時において、出力信号線ｓｅ上に
はローレベルの信号を導出させることができる。

以上のように、ノーマルクローズ形のスイッチの一端が
接地されている場合においても、スイッチＳＷ２の導通
または遮断の状態を入力することができる。

以上より、スイッチがノーマルオーブン形、ノーマルク
ローズ形またスイッチの一端が接地あるいは電源に接続
されても導通または遮断の状態を入力することが可能で
あり、全スイッチ条件に対応可能である。

第６［Ｊは本発明のさらに他の実施例である信号入力装
置における入力判定手段の電気回路図である。第６図に
示す入力判定手段には第１図に示す入力判定手段１を２
つ並列に接続した構成と考えることができる。すなわち
、比較器ＣＯＭＩＩ。

Ｃ０Ｍ１２を中心とする入力判定手段と比較器ＣＯＭＩ
　３．Ｃ０Ｍ１４を中心とする入力判定手段とが並列に
接続され、それらの出力は出力信号線ｓｌ　１．ｓｌ　
２として他の処理回路へ接続される。

比較器ＣＯＭＩＩ〜Ｃ０Ｍ１４に与える比較電圧は内部
電源電圧Ｖｃと接地の間に直列に接続された抵抗Ｒ１１
〜Ｒ１５によって供給される。抵抗Ｒ１１〜Ｒ１５によ
って導出される基準電圧Ｖ□、〜■！□は第２式の関係
を有するように抵抗Ｒ１１〜Ｒ１５が設定される。

Ｇ　Ｎ　Ｄ　＜　Ｖｔ５ｓ＜　Ｖｔｗｓ＜　Ｖｔ１１４
＜　Ｖｔ＋＋ｓ＜　Ｖ　ｃ・・・（２） そして、基準電圧Ｖ　？　Ｎ　３〜■７□と電圧領域と
の関係を第７図に示す、これらの領域１１〜１５のいず
れかの領域に含まれる電圧を第６図の入力端子ＩＰ２に
印加した場合の入力判定手段の回路動作は基本的に入力
判定手段１と同様であり、比較器Ｃ０Ｍ１１〜Ｃ０Ｍ１
４の出力レベルおよび出力信号線ｓｌ　１．ｓｅ　２の
出力レベルとの関係は第２表に示す通りとなる。

（以下余白） 第２表 したがって、領域１２に含まれる電圧とそれ以外の領域
に含まれる電圧とを発生する入力設定手段を入力端子２
に接続すると出力信号線５ｆｆｉｌ上の出力レベルを検
出することにより入力の設定状態を検出することができ
、また領域１４に含まれる電圧とそれ以外の領域に含ま
れる電圧とを発生する入力設定手段を入力端子２に接続
すると、出力信号線ｓｅ２上の出力レベルを検出するこ
とにより入力の設定状態を検出することができる。

以上説明した実施例では、第１図に示す入力判定手段１
の電気回路を２つ並列に接続させたものであるが、さら
にこれを拡張し複数段設けることによりさらに多くの種
類の入力判定を行うことができる。

発明の効果 以上のように本発明に従えば、入力設定手段の極性にか
かわらずしかも部品を増加させることなく入力設定手段
を構成することができる。また、入力信号の複数の極性
を１つの入力判定手段にて行うことができるので、信号
入力装置の集積化した場合集積回路を大形化することは
なく、さらにｗＪ造ココスト上昇を防止することができ
る。

さらに、入力設定手段の極性のいずれの場合てあっても
信号の極性を判定することはできるので、入力装置の汎
用性を高めることができる。

【図面の簡単な説明】

第１図、第３図〜第５図は本発明の一実施例である信号
入力装置の電気回路図、第２図は入力判定信号を構成す
るウインド・コンパレータの動作を説明するための図、
第６図は本発明のさらに他の実施例である信号入力装置
の電気回路図、第７図は第６図におけるウインド・コン
パレータの動作を説明するための図、第８図および第９
図は従来の入力回路の動作を説明するための電気回路図
、第１０図は従来のさらに他の入力回路の動作を説明す
るための電気回路図である。 １．２・・・入力判定回路、Ｒ１−Ｒ１９・・・抵抗、
ＣＯＭＩ、Ｃ０Ｍ２．ＣＯＭＩ　１〜Ｃ０Ｍ１４・・・
比較器、ＳＷＩ、ＳＷ２・・・スイッチ、Ｔ　ｒ　、　
Ｔ　ｒｌ　、　Ｔ　ｒ　２　＝−）−ランジスタ、ｓＺ
　、ｓｌ　１．ｓｌ２・・・出力信号線、ＩＰＩ、ＩＰ
２・・・入力端子代理人　　弁理士　西教　圭一部 第 図 ・１ 一 第 図 第１０図

Claims (3)

【特許請求の範囲】
1. （１）第１レベルおよび第２レベルの信号を導出する入
   力設定手段と、 入力設定手段からの出力に応答し、第１レベルを含む第
   １弁別レベルと第２弁別レベルとの範囲で一方の論理値
   信号を導出し、それ以外の範囲で他方の論理値信号を導
   出する入力判定手段とを含むことを特徴とする信号入力
   装置。
2. （２）前記入力判定手段は、 前記入力設定手段の出力信号を分圧する分圧抵抗を備え
   る分圧回路と、 前記分圧回路の出力を前記第１および第２弁別レベルで
   レベル弁別するウインド・コンパレータと、 前記ウインド・コンパレータの出力に応答して前記論理
   値信号を導出するスイッチング素子とを含むことを特徴
   とする請求項１記載の信号入力装置。
3. （３）前記ウインド・コンパレータと前記スイッチング
   素子は集積回路によつて実現されることを特徴とする請
   求項２記載の信号入力装置。