JP2977593B2 - Ｉｃテスタの３値出力回路 - Google Patents
Ｉｃテスタの３値出力回路Info
- Publication number
- JP2977593B2 JP2977593B2 JP2254552A JP25455290A JP2977593B2 JP 2977593 B2 JP2977593 B2 JP 2977593B2 JP 2254552 A JP2254552 A JP 2254552A JP 25455290 A JP25455290 A JP 25455290A JP 2977593 B2 JP2977593 B2 JP 2977593B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- input
- level
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ICテスタのドライバ回路に使用され、I/
Oピンの高速度測定に対応できる３値出力回路について
のものである。
Oピンの高速度測定に対応できる３値出力回路について
のものである。
［従来の技術］ 次に、従来技術による３値出力回路の構成を第４図に
より説明する。
より説明する。
第４図の３は２値出力回路、４は抵抗、５はスイッチ
回路、６は判定回路、７と８は論理入力端子、９は出力
端子である。
回路、６は判定回路、７と８は論理入力端子、９は出力
端子である。
２値出力回路３は、端子７に「Ｈ」レベルが入力され
ると、レベルVIHが出力９に出力され、端子７に「Ｌ」
レベルが入力されると、レベルVILが出力９に出力され
る。このとき、端子８には、「Ｈ」レベルが入力されて
いて、スイッチ回路５は動作しいない。この場合、２値
出力回路３がデバイスの入力に対して、レベルを供給で
きる状態となる。
ると、レベルVIHが出力９に出力され、端子７に「Ｌ」
レベルが入力されると、レベルVILが出力９に出力され
る。このとき、端子８には、「Ｈ」レベルが入力されて
いて、スイッチ回路５は動作しいない。この場合、２値
出力回路３がデバイスの入力に対して、レベルを供給で
きる状態となる。
次に、端子８に「Ｌ」レベルが入力されると、端子７
の入力に関係なく２値出力回路３の出力は高インピーダ
ンス状態となり、さらにスイッチ回路５が動作し、レベ
ルVTが抵抗４を通して出力９に出力される。
の入力に関係なく２値出力回路３の出力は高インピーダ
ンス状態となり、さらにスイッチ回路５が動作し、レベ
ルVTが抵抗４を通して出力９に出力される。
この場合、レベルVTをデバイスの終端電圧、抵抗４を
終端抵抗としてデバイスの出力を駆動できる状態にな
り、駆動されたデバイスの出力は、高インピーダンス入
力の判定回路６で測定される。
終端抵抗としてデバイスの出力を駆動できる状態にな
り、駆動されたデバイスの出力は、高インピーダンス入
力の判定回路６で測定される。
出力９にデバイスのI/Oピンが接続された場合、２値
出力回路３とスイッチ回路５を高速に切換えなければな
らない。
出力回路３とスイッチ回路５を高速に切換えなければな
らない。
［発明が解決しようとする課題］ 第４図では、スイッチ回路５を使用しているので高速
に動作させることができず、立上り立下りが切れの悪い
ものとなる。また、２値出力回路３とは独立したスイッ
チ回路５を用いているので、切換え時間が10ns程度であ
り、高速のデバイスに対応できない。
に動作させることができず、立上り立下りが切れの悪い
ものとなる。また、２値出力回路３とは独立したスイッ
チ回路５を用いているので、切換え時間が10ns程度であ
り、高速のデバイスに対応できない。
この発明は、差動するトランジスタ（以下、TRとい
う。）で構成されるTR回路で３値を高速に切り換え、V
IH、VIL、VTのレベルを出力し、スイッチング特性のよ
い３値出力回路の提供を目的とする。
う。）で構成されるTR回路で３値を高速に切り換え、V
IH、VIL、VTのレベルを出力し、スイッチング特性のよ
い３値出力回路の提供を目的とする。
［課題を解決するための手段］ この目的を達成するため、この発明では、論理入力信
号21を入力とするTR1Aと、論理入力信号22を入力とし、
TR1Aと差動するTR1Bと、TR1A・1Bを駆動する定電流源1E
と、TR1Aの出力を入力とするTR1Cと、TR1Bの出力を入力
とし、TR1Cと差動するTR1Dと、レベル端子15とTR1Dの間
に接続される抵抗1Gと、TR1C・1Dを駆動する定電流源1F
と、論理入力信号23を入力とするTR2Aと、論理入力信号
24を入力とし、TR2Aと差動するTR2Bと、TR2Bの出力をベ
ース入力とし、TR1Cの出力をコレクタに接続するTR2C
と、TR2Aの出力をベース入力とし、TR1Dの出力をコレク
タに接続し、TR2Cと差動するTR2Dと、TR2A・2Bを駆動す
る定電流源2Eと、TR2C・2Dを駆動する定電流源2Fとを備
え、TR1Dから論理出力信号25を取り出す。
号21を入力とするTR1Aと、論理入力信号22を入力とし、
TR1Aと差動するTR1Bと、TR1A・1Bを駆動する定電流源1E
と、TR1Aの出力を入力とするTR1Cと、TR1Bの出力を入力
とし、TR1Cと差動するTR1Dと、レベル端子15とTR1Dの間
に接続される抵抗1Gと、TR1C・1Dを駆動する定電流源1F
と、論理入力信号23を入力とするTR2Aと、論理入力信号
24を入力とし、TR2Aと差動するTR2Bと、TR2Bの出力をベ
ース入力とし、TR1Cの出力をコレクタに接続するTR2C
と、TR2Aの出力をベース入力とし、TR1Dの出力をコレク
タに接続し、TR2Cと差動するTR2Dと、TR2A・2Bを駆動す
る定電流源2Eと、TR2C・2Dを駆動する定電流源2Fとを備
え、TR1Dから論理出力信号25を取り出す。
［作用］ 次に、この発明による３値出力回路を第１図により説
明する。第１図の1Aから1Dと2Aから2DはTR、1Eと1Fは定
電流源、1Gは抵抗、2Eと2Fは定電流源、11から14は論理
信号21から24までの入力端子、15は第１のレベル端子、
16は出力端子である。TR1AからTR1Dで２値出力回路を構
成し、TR2AからTR2Dで１値出力回路を構成する。
明する。第１図の1Aから1Dと2Aから2DはTR、1Eと1Fは定
電流源、1Gは抵抗、2Eと2Fは定電流源、11から14は論理
信号21から24までの入力端子、15は第１のレベル端子、
16は出力端子である。TR1AからTR1Dで２値出力回路を構
成し、TR2AからTR2Dで１値出力回路を構成する。
端子13に「Ｈ」レベルを入力し、端子14に「Ｌ」レベ
ルを入力すると、TR2Bが動作し、TR2Aは動作しない。定
電流源2EからTR2Bとバイアス抵抗を通り電源端子2Gに電
流I2Aが流れる。TR2DのベースよりTR2Cのベースの方が
電位が高くなり、TR2Cが動作し、TR2Dは動作しない。こ
の状態では出力端子16は２値出力回路１の出力により決
定される。
ルを入力すると、TR2Bが動作し、TR2Aは動作しない。定
電流源2EからTR2Bとバイアス抵抗を通り電源端子2Gに電
流I2Aが流れる。TR2DのベースよりTR2Cのベースの方が
電位が高くなり、TR2Cが動作し、TR2Dは動作しない。こ
の状態では出力端子16は２値出力回路１の出力により決
定される。
端子11に「Ｈ」レベルを入力し、端子12に「Ｌ」レベ
ルを入力すると、TR1Bが動作し、定電流源1EからTR1Bと
バイアス抵抗を通り、電源端子1Hへ電流I1Aが流れる。T
R1DのベースよりTR1Cのベースの方が電位が高くなり、T
R1Cが動作し、TR1Dは動作しないので、端子15と出力端
子16は同電位となり、第１のレベルが出力端子16から出
力される。
ルを入力すると、TR1Bが動作し、定電流源1EからTR1Bと
バイアス抵抗を通り、電源端子1Hへ電流I1Aが流れる。T
R1DのベースよりTR1Cのベースの方が電位が高くなり、T
R1Cが動作し、TR1Dは動作しないので、端子15と出力端
子16は同電位となり、第１のレベルが出力端子16から出
力される。
次に、端子11に「Ｌ」レベルを入力し、端子12に
「Ｈ」レベルを入力すると、TR1Bが動作し、TR1Dが動作
する。
「Ｈ」レベルを入力すると、TR1Bが動作し、TR1Dが動作
する。
ここで電流I1A、I1B、I2A、I2Bは次のような電流値に
制御されている。
制御されている。
I1A＝ａ×（VIH−VIL） ……（１） I2A＝ｂ×（VIL−VT） ……（２） 第１のレベル値をVIH、第２のレベル値をVIL、第３の
レベル値をVTとする。ａとｂは、正の係数でレベル差に
応じて電流値を変え、レベル切換時間を変化させないよ
うにするものである。
レベル値をVTとする。ａとｂは、正の係数でレベル差に
応じて電流値を変え、レベル切換時間を変化させないよ
うにするものである。
I1B＝（VIH−VIL）/R ……（３） I2B＝（VIL−VT）/R ……（４） Ｒは、抵抗1Gの抵抗値である。
TR1Dが動作すると、定電流源1Fに第１のレベル端子15
から抵抗1GとTR1Dを通して電流I1Bが流れ込む。出力端
子16には、式（３）の電流I1Bが流れるので、VIL、つま
り、第２のレベルが出力される。
から抵抗1GとTR1Dを通して電流I1Bが流れ込む。出力端
子16には、式（３）の電流I1Bが流れるので、VIL、つま
り、第２のレベルが出力される。
端子13に「Ｌ」レベルが入力され、端子14に「Ｈ」レ
ベルが入力され、同時に端子11・12が第２のレベル出力
状態に固定されるように入力される。これにより、TR2A
が動作し、ベースの電位が高いTR2Dが動作する。このと
き、定電流源2Fへ第１のレベル端子15から抵抗1GとTR2D
の通して電流I2Bが流れる。第１のレベル端子15から抵
抗1Gへ電流I1Bと電流I2Bが流れるので、式（３）、
（４）から出力端子16にVT、つまり、第３のレベルが出
力される。
ベルが入力され、同時に端子11・12が第２のレベル出力
状態に固定されるように入力される。これにより、TR2A
が動作し、ベースの電位が高いTR2Dが動作する。このと
き、定電流源2Fへ第１のレベル端子15から抵抗1GとTR2D
の通して電流I2Bが流れる。第１のレベル端子15から抵
抗1Gへ電流I1Bと電流I2Bが流れるので、式（３）、
（４）から出力端子16にVT、つまり、第３のレベルが出
力される。
次に、論理入力信号21〜24と論理出力信号25の関係を
第３図のタイムチャートにより説明する。
第３図のタイムチャートにより説明する。
第３図アは論理入力信号21の波形、第３図イは論理入
力信号22の波形、第３図ウは論理入力信号23の波形、第
３図エは論理入力信号24の波形である。第３図オは出力
端子16から取り出される３値の論理出力信号25の波形で
ある。
力信号22の波形、第３図ウは論理入力信号23の波形、第
３図エは論理入力信号24の波形である。第３図オは出力
端子16から取り出される３値の論理出力信号25の波形で
ある。
論理入力信号21・22は、「Ｈ」・「Ｌ」が反転した信
号であり、論理入力信号23・24も「Ｈ」・「Ｌ」が反転
した信号である。
号であり、論理入力信号23・24も「Ｈ」・「Ｌ」が反転
した信号である。
また、第１のレベルと第２のレベルと第３のレベルに
は次のような関係に制御される。
は次のような関係に制御される。
VIH＞VIL＞VT ……（５） デバイスの出力の駆動に対しては、第３のレベルVTが
終端電圧、抵抗1Gが終端抵抗として動作する。
終端電圧、抵抗1Gが終端抵抗として動作する。
これは、出力端子16から見たテブナンの定理に従う。
第２図の判定回路10は、抵抗1Gを分割した中に置かれ
る。これは、判定回路10を高速に動作させるため、入力
にバッファ回路などを設けていないので、入力電圧を制
限するためである。
第２図の判定回路10は、抵抗1Gを分割した中に置かれ
る。これは、判定回路10を高速に動作させるため、入力
にバッファ回路などを設けていないので、入力電圧を制
限するためである。
第１図は、TRにより回路が構成されており、外部スイ
ッチ回路を使用していないので、３値出力の切換え時間
を1ns以下にすることができる。
ッチ回路を使用していないので、３値出力の切換え時間
を1ns以下にすることができる。
［発明の効果］ この発明によれば、TRにより３値出力回路が構成され
ているので、３値出力を高速に取り出すことができる。
ているので、３値出力を高速に取り出すことができる。
第１図はこの発明によるICテスタの３値出力回路の構成
図、第２図は第１図に対する判定回路の接続図、第３図
は第１図の論理入力信号21〜23と論理出力信号24のタイ
ムチャート、第４図は従来技術によるICテスタの３値出
力回路の構成図である。 1A〜1D……TR（トランジスタ）、1E・1F……定電流源、
1G……抵抗、2A〜2D……TR、2E・2F……定電流源、11〜
14……論理信号入力端子、21〜24……論理入力信号、25
……論理出力信号。
図、第２図は第１図に対する判定回路の接続図、第３図
は第１図の論理入力信号21〜23と論理出力信号24のタイ
ムチャート、第４図は従来技術によるICテスタの３値出
力回路の構成図である。 1A〜1D……TR（トランジスタ）、1E・1F……定電流源、
1G……抵抗、2A〜2D……TR、2E・2F……定電流源、11〜
14……論理信号入力端子、21〜24……論理入力信号、25
……論理出力信号。
Claims (1)
- 【請求項１】第１の論理入力信号（21）を入力とする第
１のトランジスタ（1A）と、 第２の論理入力信号（22）を入力とし、第１のトランジ
スタ（1A）と差動する第２のトランジスタ（1B）と、 第１のトランジスタ（1A）と第２のトランジスタ（1B）
を駆動する第１の定電流源（1E）と、 第１のトランジスタ（1A）の出力を入力とする第３のト
ランジスタ（1C）と、 第２のトランジスタ（1B）の出力を入力とし、第３のト
ランジスタ（1C）と差動する第４のトランジスタ（1D）
と、 レベル端子（15）と第４のトランジスタ（1D）の出力間
に接続される抵抗（1G）と、 第３のトランジスタ（1C）と第４のトランジスタ（1D）
を駆動する第１の定電流源（1F）と、 第３の論理入力信号（23）を入力とする第５のトランジ
スタ（2A）と、 第４の論理入力信号（24）を入力とし、第５のトランジ
スタ（2A）と差動する第６のトランジスタ（2B）と、 第６のトランジスタ（2B）の出力をベース入力とし、第
３のトランジスタ（1C）の出力をコレクタに接続する第
７のトランジスタ（2C）と、 第５のトランジスタ（2A）の出力をベース入力とし、第
４のトランジスタ（1D）の出力をコレクタに接続し、第
７のトランジスタ（2C）と差動する第８のトランジスタ
（2D）と、 第５のトランジスタ（2A）と第６のトランジスタ（2B）
を駆動する第３の定電流源（2E）と、 第７のトランジスタ（2C）と第８のトランジスタ（2D）
を駆動する第４の定電流源（2F）とを備え、 第４のトランジスタ（1D）から論理出力信号（25）を取
り出すことを特徴とするICテスタの３値出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2254552A JP2977593B2 (ja) | 1990-09-25 | 1990-09-25 | Ｉｃテスタの３値出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2254552A JP2977593B2 (ja) | 1990-09-25 | 1990-09-25 | Ｉｃテスタの３値出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04131777A JPH04131777A (ja) | 1992-05-06 |
| JP2977593B2 true JP2977593B2 (ja) | 1999-11-15 |
Family
ID=17266627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2254552A Expired - Fee Related JP2977593B2 (ja) | 1990-09-25 | 1990-09-25 | Ｉｃテスタの３値出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2977593B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101374339B1 (ko) | 2010-04-16 | 2014-03-17 | 가부시키가이샤 어드밴티스트 | 전압을 공급하는 장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100988487B1 (ko) | 2002-03-08 | 2010-10-20 | 주식회사 아도반테스토 | 반도체 시험 장치 |
-
1990
- 1990-09-25 JP JP2254552A patent/JP2977593B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101374339B1 (ko) | 2010-04-16 | 2014-03-17 | 가부시키가이샤 어드밴티스트 | 전압을 공급하는 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04131777A (ja) | 1992-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02504694A (ja) | 高速でターンオフするダーリントン増幅器 | |
| US4401901A (en) | Comparator | |
| EP1235348A1 (en) | Hysteresis circuit | |
| EP0851434A2 (en) | Sample hold circuit and semiconductor device having the same | |
| JP2977593B2 (ja) | Ｉｃテスタの３値出力回路 | |
| JPS58502176A (ja) | ラツチ可能高速設定ｄ−ａ変換器ビツトスイツチ | |
| JPH02892B2 (ja) | ||
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| US5276355A (en) | Change-over circuit for tester implemented by using diode-bridge type analog switches | |
| EP0144759B1 (en) | Sample and hold circuit | |
| JP2508488B2 (ja) | バッファ回路 | |
| US4816773A (en) | Non-inverting repeater circuit for use in semiconductor circuit interconnections | |
| US5418484A (en) | Line fault detection system with a differential driver | |
| JPH0989944A (ja) | ウインドーコンパレータ | |
| JP2594064Y2 (ja) | Ｉｃ試験装置入出力ピン・エレクトロニクス・カード用超高速トライステート・ドライバ回路 | |
| JP2675742B2 (ja) | ピーク検出機能付きクランプ回路 | |
| KR950005047B1 (ko) | 바이아스 스위칭회로 | |
| JPH0260227A (ja) | 信号入力装置 | |
| Rivera et al. | Design review and innovations in low-voltage differential signaling drivers | |
| JPH0595276A (ja) | 論理和回路 | |
| JPH0445297Y2 (ja) | ||
| KR890003597Y1 (ko) | 영상·음성 동시 더빙 회로 | |
| JP2547791B2 (ja) | 電圧比較回路 | |
| JPH08292227A (ja) | 終端回路 | |
| JPH0524226Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |