JPS6319096B2 - - Google Patents
Info
- Publication number
- JPS6319096B2 JPS6319096B2 JP11814281A JP11814281A JPS6319096B2 JP S6319096 B2 JPS6319096 B2 JP S6319096B2 JP 11814281 A JP11814281 A JP 11814281A JP 11814281 A JP11814281 A JP 11814281A JP S6319096 B2 JPS6319096 B2 JP S6319096B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor array
- reference potential
- capacitor
- converter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 50
- 238000010586 diagram Methods 0.000 description 8
- 238000003491 array Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Description
【発明の詳細な説明】
本発明はコンデンサアレイを用いた単一参照電
位型符号変換器即ち単一参照電位型アナログデイ
ジタル変換器（以下AD変換器と称す）及び単一
参照電位型デイジタルアナログ変換器（以下DA
変換器と称す）に係り参照電位と接地電位を被変
換信号の正負により切換えることによりデコーダ
回路の簡単な符号変換器に関する。
位型符号変換器即ち単一参照電位型アナログデイ
ジタル変換器（以下AD変換器と称す）及び単一
参照電位型デイジタルアナログ変換器（以下DA
変換器と称す）に係り参照電位と接地電位を被変
換信号の正負により切換えることによりデコーダ
回路の簡単な符号変換器に関する。
従来の単一参照電位型DA，AD変換器の例を
第１図第５図第６図第１２図に示す。又動作原理
の説明を第２図〜第４図，第７図〜第１１図に示
す。図中１，８はデコーダ回路、２はバツフアア
ンプ回路、３，１０はコンデンサアレイ、４，１
１はセレクタ回路、５，１２は正信号用デコード
回路、６，１３は負信号用デコード回路、７は比
較器、９，１４は遂次比較レジスタ、C1〜Coは
コンデンサアレイの各コンデンサであり互いに一
方の端子を共通に接続され、CAはコンデンサア
レイの各コンデンサの総和、SW1〜SWoはコンデ
ンサアレイのスイツチ群でありそれぞれC1〜Co
の各コンデンサの他方の端子に接続され、SWG，
SWC，SWDはスイツチ、Ｖは参照電位、Voutは
アナログ出力、VINはアナログ入力、CX，CYは参
照電位又は接地電位に接続されるコンデンサの和
でCX＋CY＝CAである。最初にDA変換器の例で説
明する。この場合は正信号出力の場合と負信号出
力の場合と動作モードが分かれ、その中で又放電
モードと出力モードとに分かれる。正信号出力の
放電モード及び負信号出力の放電モードをそれぞ
れ第２図，第４図に示す。そして出力モードを第
３図に示す。出力モードは正信号の場合と負信号
の場合とが同様であるが出力電圧を示すコンデン
サアレイ３のコンデンサの構成が異る。正信号の
場合の出力電圧は次式(1)に示す如くなる。
第１図第５図第６図第１２図に示す。又動作原理
の説明を第２図〜第４図，第７図〜第１１図に示
す。図中１，８はデコーダ回路、２はバツフアア
ンプ回路、３，１０はコンデンサアレイ、４，１
１はセレクタ回路、５，１２は正信号用デコード
回路、６，１３は負信号用デコード回路、７は比
較器、９，１４は遂次比較レジスタ、C1〜Coは
コンデンサアレイの各コンデンサであり互いに一
方の端子を共通に接続され、CAはコンデンサア
レイの各コンデンサの総和、SW1〜SWoはコンデ
ンサアレイのスイツチ群でありそれぞれC1〜Co
の各コンデンサの他方の端子に接続され、SWG，
SWC，SWDはスイツチ、Ｖは参照電位、Voutは
アナログ出力、VINはアナログ入力、CX，CYは参
照電位又は接地電位に接続されるコンデンサの和
でCX＋CY＝CAである。最初にDA変換器の例で説
明する。この場合は正信号出力の場合と負信号出
力の場合と動作モードが分かれ、その中で又放電
モードと出力モードとに分かれる。正信号出力の
放電モード及び負信号出力の放電モードをそれぞ
れ第２図，第４図に示す。そして出力モードを第
３図に示す。出力モードは正信号の場合と負信号
の場合とが同様であるが出力電圧を示すコンデン
サアレイ３のコンデンサの構成が異る。正信号の
場合の出力電圧は次式(1)に示す如くなる。
VOUT＝CX／CX＋CYＶ ……(1)
負信号の場合の出力電圧は次式(2)に示す如くな
る。
る。
VOUT＝CX／CX＋CYＶ−Ｖ＝−CY／CX＋CYＶ ……(2)
式(1)と(2)から正信号の場合と負信号の場合とで
第１図に示すコンデンサアレイ３のスイツチ群
SW1〜SWoを動作さす制御信号が異なることが判
る。このことから従来のDA変換器は第５図に示
すようにデイジタル入力信号即ち被変換信号から
コンデンサアレイ３に与へる制御信号を作るデコ
ーダ回路１において正信号用デコード回路５及び
負信号用デコード回路６及びデイジタル入力信号
の正負によつて何れかのデコード回路出力を選択
するセレクト回路４を必要としデコーダ回路１が
複雑になり回路規模が大きくなる欠点がある。
第１図に示すコンデンサアレイ３のスイツチ群
SW1〜SWoを動作さす制御信号が異なることが判
る。このことから従来のDA変換器は第５図に示
すようにデイジタル入力信号即ち被変換信号から
コンデンサアレイ３に与へる制御信号を作るデコ
ーダ回路１において正信号用デコード回路５及び
負信号用デコード回路６及びデイジタル入力信号
の正負によつて何れかのデコード回路出力を選択
するセレクト回路４を必要としデコーダ回路１が
複雑になり回路規模が大きくなる欠点がある。
次にAD変換器の例で説明する。この場合はま
づ第７図に示す如くコンデンサアレイの全コンデ
ンサCAを放電する。次に第８図に示す如く、ア
ナログ入力をVINより入力し比較器７の出力にて
正の信号か負の信号かの判定をする。次に正信号
の場合は第９図に示すサンプリングモードで負信
号の場合は第１１図に示すサンプリングモードで
アナログ電圧をサンプリングしてコンデンサアレ
イの全コンデンサCAを充電する。次に第１０図
に示す逐次比較モード比較器７の入力電圧が０に
なるようにしてデイジタル出力を得るわけであ
る。正の信号の場合はサンプリングモードでコン
デンサCAを充電する電荷Ｑは次式(3)の如くなる。
づ第７図に示す如くコンデンサアレイの全コンデ
ンサCAを放電する。次に第８図に示す如く、ア
ナログ入力をVINより入力し比較器７の出力にて
正の信号か負の信号かの判定をする。次に正信号
の場合は第９図に示すサンプリングモードで負信
号の場合は第１１図に示すサンプリングモードで
アナログ電圧をサンプリングしてコンデンサアレ
イの全コンデンサCAを充電する。次に第１０図
に示す逐次比較モード比較器７の入力電圧が０に
なるようにしてデイジタル出力を得るわけであ
る。正の信号の場合はサンプリングモードでコン
デンサCAを充電する電荷Ｑは次式(3)の如くなる。
Ｑ＝CA（VIN−Ｖ） ……(3)
次に逐次比較モードでコンデンサCXとCYの比
を変化さして比較器７の入力電圧を０とするので
アナログ入力電圧は次式(4)で示される。
を変化さして比較器７の入力電圧を０とするので
アナログ入力電圧は次式(4)で示される。
VIN＝CY／CX＋CYＶ ……(4)
負信号の場合はサンプルモードでコンデンサ
CAを充電する電荷Ｑは次式(5)の如くなる。
CAを充電する電荷Ｑは次式(5)の如くなる。
Ｑ＝CAVIN ……(5)
次に逐次比較モードでコンデンサCXとCYの比
を変化さして比較器７の入力電圧を０とするので
アナログ入力電圧は次式(6)で示される。
を変化さして比較器７の入力電圧を０とするので
アナログ入力電圧は次式(6)で示される。
VIN＝−CX／CX＋CYＶ ……(6)
上記(4)(6)式に示す値をデイジタル出力として取
出すわけである。
出すわけである。
式(4)(6)から正信号の場合と負信号の場合とで第
６図に示すコンデンサアレイ１０のスイツチ群
SW1〜SWoを動作さす制御信号が異なることが判
る。このことから従来のAD変換器は第１２図に
示す如くアナログ入力信号からコンデンサアレイ
１０に与へる制御信号を作るデコーダ回路８にお
いて正信号用デコード回路１２及び負信号用デコ
ード回路１３及びデイジタル入力信号の正負によ
つて何れかのデコード回路出力を選択するセレク
ト回路１１を必要としデコーダ回路８が複雑とな
り回路規模が大きくなる欠点はDA変換器の場合
と同様である。
６図に示すコンデンサアレイ１０のスイツチ群
SW1〜SWoを動作さす制御信号が異なることが判
る。このことから従来のAD変換器は第１２図に
示す如くアナログ入力信号からコンデンサアレイ
１０に与へる制御信号を作るデコーダ回路８にお
いて正信号用デコード回路１２及び負信号用デコ
ード回路１３及びデイジタル入力信号の正負によ
つて何れかのデコード回路出力を選択するセレク
ト回路１１を必要としデコーダ回路８が複雑とな
り回路規模が大きくなる欠点はDA変換器の場合
と同様である。
本発明の目的は上記の欠点をなくするために単
一参照電位型コンデンサアレイ型符号変換器にお
いて、参照電位と接地電位の接続を被変換信号の
正負によつて切り替えることによつて、デコーダ
回路を簡単にし安価に出来る符号変換器の提供に
ある。
一参照電位型コンデンサアレイ型符号変換器にお
いて、参照電位と接地電位の接続を被変換信号の
正負によつて切り替えることによつて、デコーダ
回路を簡単にし安価に出来る符号変換器の提供に
ある。
本発明は上記の目的を達成するために、互いに
一方の端子を共通に接続された複数のコンデンサ
と各コンデンサの他方の端子を外部より与えられ
る２つの電位の何れかに切替接続するスイツチ群
とを有するコンデンサアレイと、該コンデンサア
レイに接続されたデコーダ回路を備えてなる単一
参照電位型コンデンサアレイ型符号変換器におい
て、該コンデンサアレイに与える２つの電位とし
て参照電位及び接地電位を入れかえ可能に接続す
るスイツチを該コンデンサアレイのスイツチ群と
は別に具備し、該参照電位及び接地電位を入れか
え可能に接続するスイツチを被変換信号の正負に
よつて制御することを特徴とする符号変換器の提
供である。
一方の端子を共通に接続された複数のコンデンサ
と各コンデンサの他方の端子を外部より与えられ
る２つの電位の何れかに切替接続するスイツチ群
とを有するコンデンサアレイと、該コンデンサア
レイに接続されたデコーダ回路を備えてなる単一
参照電位型コンデンサアレイ型符号変換器におい
て、該コンデンサアレイに与える２つの電位とし
て参照電位及び接地電位を入れかえ可能に接続す
るスイツチを該コンデンサアレイのスイツチ群と
は別に具備し、該参照電位及び接地電位を入れか
え可能に接続するスイツチを被変換信号の正負に
よつて制御することを特徴とする符号変換器の提
供である。
以下本発明の実施例につき図に従つて説明す
る。第１３図は本発明のDA変換器のブロツク構
成図、第１４図は本発明のAD変換器のブロツク
構成図である。
る。第１３図は本発明のDA変換器のブロツク構
成図、第１４図は本発明のAD変換器のブロツク
構成図である。
図中第５図，第１２図と同じ機能のものは同一
記号で示してある。
記号で示してある。
１５，１６はデコーダ回路、１７は逐次比較レ
ジスタ、SWA，SWB，SWA′，SWB′は参照電
位と接地電位の切替スイツチ、コンデンサアレイ
３，１０の回路は第１図，第６図に示す。
ジスタ、SWA，SWB，SWA′，SWB′は参照電
位と接地電位の切替スイツチ、コンデンサアレイ
３，１０の回路は第１図，第６図に示す。
まづDA変換器の場合につき説明する。第３図
に示す出力モードで例へば負信号の場合、参照電
位と接地電位の接続をデコーダ回路１５よりの制
御信号によりスイツチSWA，SWBを動作さして
反転する。このことによりコンデンサCX，CYの
位置が逆になるので(2)式に対応して出力電圧は次
式(7)に示す如くなる。
に示す出力モードで例へば負信号の場合、参照電
位と接地電位の接続をデコーダ回路１５よりの制
御信号によりスイツチSWA，SWBを動作さして
反転する。このことによりコンデンサCX，CYの
位置が逆になるので(2)式に対応して出力電圧は次
式(7)に示す如くなる。
VOUT＝−CX／CX＋CYＶ ……(7)
即ち(1)(7)式によりコンデンサアレイ３のスイツ
チ群SW1〜SWoを動作さす制御信号は同一でよい
ことが判る。
チ群SW1〜SWoを動作さす制御信号は同一でよい
ことが判る。
次にAD変換器の場合につき説明する。例へば
負信号の場合第１０図に示す逐次比較モードで参
照電位と接地電位の接続をデコーダ回路１６より
の制御信号によりスイツチSWA′，SWB′を動作
さして反転する。このことによりコンデンサCX，
CYの位置が逆になるのでアナログ入力電圧は(6)
式に対応して次式(8)に示す如くなる。
負信号の場合第１０図に示す逐次比較モードで参
照電位と接地電位の接続をデコーダ回路１６より
の制御信号によりスイツチSWA′，SWB′を動作
さして反転する。このことによりコンデンサCX，
CYの位置が逆になるのでアナログ入力電圧は(6)
式に対応して次式(8)に示す如くなる。
VIN＝−CY／CX＋CYＶ ……(8)
即ち(4)(8)式よりコンデンサアレイ１０のスイツ
チ群SW1〜SWoを動作さす制御信号は同一でよい
ことが判る。
チ群SW1〜SWoを動作さす制御信号は同一でよい
ことが判る。
即ちDA変換器，AD変換器の場合共、デコー
ダ回路１５，１６のコンデンサアレイ３，１０の
スイツチ群SW1〜SWoの制御信号を、正負の信号
の場合に分けて考へる必要がなくセレクト回路も
不要になり簡単になることが判る。
ダ回路１５，１６のコンデンサアレイ３，１０の
スイツチ群SW1〜SWoの制御信号を、正負の信号
の場合に分けて考へる必要がなくセレクト回路も
不要になり簡単になることが判る。
以上詳細に説明した如く本発明によれば単一参
照電位のコンデンサアレイ型符号変換器のデコー
ダ回路構成を簡単に出来回路規模を縮少出来るの
で安価にできる効果がある。
照電位のコンデンサアレイ型符号変換器のデコー
ダ回路構成を簡単に出来回路規模を縮少出来るの
で安価にできる効果がある。
第１図第５図は従来のDA変換器の例のブロツ
ク構成図、第６図第１２図は従来のAD変換器の
例のブロツク構成図、第１３図は本発明のDA変
換器の例のブロツク構成図、第１４図は本発明の
AD変換器の例のブロツク構成図、第２図〜第４
図はDA変換器の動作原理図、第７図〜第１１図
はAD変換器の動作原理図である。 図中１，８，１５，１６はデコーダ回路、２は
バツフアアンプ、３，１０はコンデンサアレイ、
４，１１はセレクタ回路、５，１２は正信号用デ
コード回路、６，１３は負信号用デコード回路、
７は比較器、９，１４，１７は逐次比較レジス
タ、C1〜Coはコンデンサアレイの各コンデンサ、
CAはコンデンサアレイの各コンデンサの総和、
SW1〜SWoはコンデンサアレイのスイツチ群、
SWA，SWB，SWA′，SWB′，SWD，SWGはス
イツチ、Ｖは参照電位、VOUTはアナログ出力、
VINはアナログ入力、CX，CYは参照電位又は接地
電位に接続されるコンデンサの和でCX＋CY＝CA
である。
ク構成図、第６図第１２図は従来のAD変換器の
例のブロツク構成図、第１３図は本発明のDA変
換器の例のブロツク構成図、第１４図は本発明の
AD変換器の例のブロツク構成図、第２図〜第４
図はDA変換器の動作原理図、第７図〜第１１図
はAD変換器の動作原理図である。 図中１，８，１５，１６はデコーダ回路、２は
バツフアアンプ、３，１０はコンデンサアレイ、
４，１１はセレクタ回路、５，１２は正信号用デ
コード回路、６，１３は負信号用デコード回路、
７は比較器、９，１４，１７は逐次比較レジス
タ、C1〜Coはコンデンサアレイの各コンデンサ、
CAはコンデンサアレイの各コンデンサの総和、
SW1〜SWoはコンデンサアレイのスイツチ群、
SWA，SWB，SWA′，SWB′，SWD，SWGはス
イツチ、Ｖは参照電位、VOUTはアナログ出力、
VINはアナログ入力、CX，CYは参照電位又は接地
電位に接続されるコンデンサの和でCX＋CY＝CA
である。
Claims (1)
- １ 互いに一方の端子を共通に接続された複数の
コンデンサと各コンデンサの他方の端子を外部よ
り与えられる２つの電位の何れかに切替接続する
スイツチ群とを有するコンデンサアレイと、該コ
ンデンサアレイに接続されたデコーダ回路を備え
てなる単一参照電位型コンデンサアレイ型符号変
換器において、該コンデンサアレイに与える２つ
の電位として参照電位及び接地電位を入れかえ可
能に接続するスイツチを該コンデンサアレイのス
イツチ群とは別に具備し、該参照電位及び接地電
位を入れかえ可能に接続するスイツチを被変換信
号の正負によつて制御することを特徴とする符号
変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11814281A JPS5820028A (ja) | 1981-07-28 | 1981-07-28 | 符号変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11814281A JPS5820028A (ja) | 1981-07-28 | 1981-07-28 | 符号変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5820028A JPS5820028A (ja) | 1983-02-05 |
| JPS6319096B2 true JPS6319096B2 (ja) | 1988-04-21 |
Family
ID=14729104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11814281A Granted JPS5820028A (ja) | 1981-07-28 | 1981-07-28 | 符号変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5820028A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180331291A1 (en) * | 2017-05-04 | 2018-11-15 | Universal Display Corporation | Organic electroluminescent materials and devices |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136459A (ja) * | 1983-12-26 | 1985-07-19 | Toshiba Corp | Ｄｔｍｆ信号発生装置 |
| JPS60136461A (ja) * | 1983-12-26 | 1985-07-19 | Toshiba Corp | Ｄｔｍｆ信号発生装置 |
| JPH0744455B2 (ja) * | 1984-12-28 | 1995-05-15 | 日本電気株式会社 | Ａ／ｄ変換回路 |
| US6243118B1 (en) | 1996-12-05 | 2001-06-05 | Nippon Steel Corporation | Electrostatic recording apparatus for supplying vaporized solvent and liquid toner to an electrostatic latent image |
| US7834796B2 (en) * | 2006-02-02 | 2010-11-16 | National University Of Singapore | Analog-to-digital converter |
-
1981
- 1981-07-28 JP JP11814281A patent/JPS5820028A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180331291A1 (en) * | 2017-05-04 | 2018-11-15 | Universal Display Corporation | Organic electroluminescent materials and devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5820028A (ja) | 1983-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426431A (en) | Analog/digital converter | |
| KR930015372A (ko) | 디지탈-아날로그 신호 변환장치 | |
| US4873525A (en) | Compact R segment D/A converter | |
| US6037888A (en) | High accuracy digital to analog converter combining data weighted averaging and segmentation | |
| JPH056688A (ja) | サンプル・アンド・ホールド回路 | |
| US4983969A (en) | Successive approximation analog to digital converter | |
| GB2217128B (en) | D/a converter for digital signals represented by a 2's complement | |
| JPS6319096B2 (ja) | ||
| US4609906A (en) | Digital-to-analog/analog-to-digital dual mode circuit | |
| US4803461A (en) | R-2R type D/A converter circuit | |
| JPH0577219B2 (ja) | ||
| JPH036119A (ja) | アナログ信号切換回路 | |
| JPH0499967A (ja) | 実効値直流変換装置 | |
| JPH03237821A (ja) | 信号変換装置 | |
| JP3331081B2 (ja) | サブレンジング型ａ／ｄ変換器 | |
| JPS5938768B2 (ja) | 復号化回路 | |
| JP2746493B2 (ja) | 半導体集積回路 | |
| JPH01112824A (ja) | Ｄ／ａ変換器 | |
| SU1403078A1 (ru) | Функциональный преобразователь | |
| JPS58172742A (ja) | アナログ−デジタル変換デ−タの読込方式 | |
| JP2978527B6 (ja) | アナログ集積回路 | |
| JPH023331B2 (ja) | ||
| JPH0361240B2 (ja) | ||
| JPH05259916A (ja) | 電流加算型ｄ／ａ変換器 | |
| JPH02105632A (ja) | アナログ・デジタル変換回路 |