JPS60136461A

JPS60136461A - Ｄｔｍｆ信号発生装置

Info

Publication number: JPS60136461A
Application number: JP24411883A
Authority: JP
Inventors: Eiji Masuda; 英司増田; Yasuhiko Fujita; 康彦藤田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1983-12-26
Filing date: 1983-12-26
Publication date: 1985-07-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、電話通信回線網におけるＤＴＭＦ（デーア
ルトーノマルテグルフリーケン／−）信号発生装置に係
り、特にプヅシュ式電話機のキー操作に応じ７’ｊＤＴ
ＭＦ信号全発生して標準的な電話回線に送出するものに
関する。

〔発明の技術的背景とその問題点〕

周知のように、首記の如きＤＴＭＦ信号発生装置は、基
準発振回路から出力される基準クロ・ンク信号を、操作
されたキーの位置する行及び列毎に規格化されｆｃ周波
数にまでそれぞれ分周し、これら分周信号をそれぞれ異
なる周期のコサイン波形に変換して合成することにより
、１つのキーに対応したＤＴＭＦ信号を得るようにして
いる。

ところで、従来のＤＴＭＦ信号発生装置は、その基準発
振回路から出力される基準クロック信号の周波数が３．
５８［ＭＨｚ］と高いため、消費電流が多く回線電圧が
約３．０〜３．５［Ｖ１以上でないと発振動作を行なう
ことができないものである。

ところが、実際の電話回線においては、回線電圧が１．
５〜２．０［Ｖ］程度にまで降下することがあり、この
ような場合、ＤＴＭＦ信号発生装置が動作されなくなる
という問題が生じる。さらに、従来のＤＴＭＦ信号発生
装置は、消費電流が多く、分周回路の構成が複雑である
とともに、基準発振回路に用いられる３、５８［ＭＨｚ
］用の水晶振動子が高価で経済的にも不利になる等、種
々の問題を有しているものでおる。

そこで、従来より、基準クロック信号の周波数を低くシ
、消費電流を少なくして低電圧でも動作し得るようにす
ることも考えられているが、単純に基準クロック信号の
周波数を低くしてしまうと、キー配列の行及び列毎にそ
れぞれ規格化された周波数にまでクロック信号を分周す
るための分局比の設定が困難になり、また分周回路自体
の構成もより複雑化し、ひいては精度のよいＤＴＭＦ信
号を得ることができなくなってしまうものである。

このため、従来より、低電圧でも十分安定に動作し得る
とともに、構成簡易にして経済的にも有利となるＤＴＭ
Ｆ信号発生装置の開発が要望されており、またこの要望
は、近時、ＤＴＭＦ信号発生装置ｉＣＭＯ８集積回路化
するという要望ともあいまって、可及的に実現されるこ
とが強く望まれている。

〔発明の目的〕

この発明は上記事情に基づいてなされたもので、低電源
電圧で動作可能でおり、構成簡易にして経済的にも有利
であるとともに、集積回路化を効果的に促進させ得る極
めて良好なりＴＭＦ信号発生装置を提供することを目的
とする。

〔発明の概要〕

すなわち、この発明は、操作されたキーの種別に対応し
て基準周波数信号をそれぞれ二種の規格周波数にまで分
周するとともに該分周周期とほぼ等しい周期をもつサイ
ン波信号を発生する分局及びサイン波発生手段と、この
サイン波発生手段から出力された両信号を合成して得ら
れたＤＴＭＦ信号を電話回線に送出する合成手段とを有
するＤＴＭＦ信号発生装置において、前記合成手段を、
前記両信号がそれぞれ供給され高入力インピーダンス及
び低出力インピーダンスヲ有する第１及び第２の回路と
、この第１及び第２の回路の出力を合成する第３の回路
とで構成してなることを特徴とするものである。

〔発明の実施例〕

以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、１ノは基準発振回路で、
インバータ１１ｍ、抵抗／１ｂｐ４８０［：ｋＨｚｌの
固有振動数を有するセラミヴクレゾネータ１１Ｃ＋コン
デンサｌｉｄ。

１１ｅｌＮチャネルＭＯ８）う／ゾスタＩｌｆ及びＮＯ
Ｒ回路１１ｇより構成されるものでおる。

この基準発振回路１１は、後述するキー入力インターフ
ー−ス回路１２からのノ９ワーダウン信号（ｐｏ）がア
クティブつまりＨ（ハイ）レベルのときトランジスタｌ
ｌｆがオンし発振動作が停止されかつＮＯＲ回路１１ｇ
もダートが閉じられた状態となってその出力がＬ（ロー
）レベルに固定され非動作状態となされている。また、
基準発振回路１１は、上記・ぐワーダウン信号（ＰＤ）
がノンアクティブつまりＬレベルのとき、５− トランジスタＩｌｆがオフし自動的に発振動作が開始さ
れかつＮＯＲ回路１１ｇ４ダートの開かれた状態となり
、４８０（ｋＨｚｌの基準クロック信号ｒｃＫ）が出力
されるようになるものである。

そして、上記基準クロック信号（ＣＫ）は、高群分周回
路１３及び低群分周回路１４のクロヅク入力端（ＣＫＩ
Ｎ）にそれぞれ供給される。また、これら高群及び低群
分周回路１３．１４は、そのリセット入力端（Ｒ）に上
記パワーダウン信号（ＰＤ）がそれぞれ供給されるよう
になされており、パワーダウン信号（ＰＤ）がアクティ
ブのとき非動作状態となされ、ノンアクティブのとき上
記キー入力インターフユース回路１２から出力される分
局比データに基づいて基準クロック信号（ＯＫ）？それ
ぞれ分周する動作状態となされるものである。

ここで、上記キー入力インタ−７ユース回路１２は、図
中点線で示すキー操作部１５に、縦方向に３列、横方向
に４行配設された１２個のキーのうち、操作されたキー
の位置する列及び６一行毎にそれぞれ対応した分周比データを生成するもので
ある。すなわち、キー操作部１５は、３つの列信号ライ
ン０１〜Ｃ３と、４つの行信号ラインＲ１〜Ｒ４とを有
しており、いずれが１つのキーが操作されると、そのキ
ーの位置する列及び行の各信号ラインＣ１〜Ｃ３及びＲ
１−Ｒ４をそれぞれアクティブするものである。

例えば、「５」のキーが操作されたとすると、列信号ラ
イ／Ｃ２と行信号ラインＲ２とが共にアクティブになさ
れるものである。

このようにして列信号ラインＣ工〜Ｃ３のうちいずれか
１つがアクティブになりかつ行信号ラインＲ１〜Ｒ４の
うちいずれか１つがアクティブになされると、キー入カ
イ／ターフエース回路１２は、列に対応した３ビツトの
高群分周比データＫＣ１−ＫＣ３−ｉｉ生成して高群分
周回路１３に出力するとともに、行に対応した４ビ、７
トの低群分周比ｒ−タＫＲ，−ＫＲ４ｉ生成して低群分
周回路１４に出力するものである。例えば前述したよう
に「５」のキーが操作された場合、高群分周比データＫ
Ｃ、〜ＫＣ３として、列信号ライ／Ｃ２がアクティブに
なったことに対応したｒｏ、１．ｏ４なるデータを生成
し、低群分周比データＫＲ、〜ＫＲ４として、行信号ラ
インＲ２がアクティブになったことに対応したｒｏ、１
．．０．ＯＪなるデータを生成するものでおる。

また、上記キー入力インターフユース回路１２は、いず
れのキーも操作されていない状態では、前記ｔＲパワー
ダウン信号ＰＤ）ｉアクティブっ４ｔ）Ｈレベルにして
おき、いずれが１つのキーが操作されて列及び行信号ラ
インｃｌ−Ｃ３及びＲ１−Ｒ４がそれぞれアクティブに
なったとき、ノ臂ワーグウン信号（ＰＤ）ｅノンアクテ
ィブつまりＬレベルとなすものである。

そして、上記のように生成された高群及び低群分周比デ
ータＫＣ、〜ＫＣ３及びＫＲ１〜ＫＲ。

に基づいて高群及び低群分周回路１３．１４はそれぞれ
上記基準クロック信号（ＣＫ）’ｉ分周する。

この場合、高群分周回路１３は、列信号ラインＣＩがア
クティブになったことに対応した高群分周比データＫＣ
１〜ＫＣ３が入力されると、上記４８０［ｋＨｚ］の基
準クロ、ツク信号（ＣＫ）’ｉ２２分周するように動作
される。また、高群分周回路１３は、列信号ラインＣ２
ｐＣ３がアクティブになったことに対応した高群分周比
データＫＣ１−ＫＣ３が入力されると、基準クロック信
号（ＣＫ）ｔｌ−それぞれ２０分周及び１８分周するよ
うに動作される。

さらに、上記低群分周回路１４ｒｉ、行信号ラインＲ１
がアクティブになったことに対応した低群分局比データ
ＫＲ１−ＫＲ，が入力されると、上記基準クロック信号
（ＣＫ）ｉ４３分周するように動作される。また、低群
分周回路１４は、行信号ラインＲ２＃Ｒ３ｒＲ４がアク
ティブになったことに対応した低群分周比ｒ−タＫＲ１
〜ＫＲ４が人力されると、上記基準クロック信号（ＣＫ
）をそれぞれ３９分周、３５分周及び３２分周するよう
に動作される。

ここで、上記した分周数ｒ２２，２０，１８゜９− ４３．３９，３５．３２Ｊは、詳細は後述するが、キー
操作部１５の各列及び各行毎にそれぞれ規格化された周
波数を最終的に得るために、選出した数である。

上記のようにして高群分周回路１３及び低群分周回路１
４で分周された高群分周信号（φＨ）及び低群分周信号
（φＬ）は、高群コサイン波発生回路１６及び低群コサ
イノ波発生回路１７の入力端（ＩＮ）にそれぞれ供給さ
れる。これら高群及び低群コサイン波発生回路１６．１
７は、そのリセット入力端但）に上記パワーダウン信号
（ＰＤ）がそれぞれ供給されるようになされておりＮｚ
ｆクワ−ウン信号（ＰＤ）がアクティブのとき非動作状
態となされ、ノンアクティブのとき動作状態となされる
ものである。

そして、まず高群コサイノ波発生回路１６は、詳細は後
述するが、上記高群分周信号（φＩＩ）の１８周期分の
時間を１周期とし、かつ高群分周信号（φｌ（）の半周
部毎に電圧レベルの変化する階段状の高群コサイン波信
号全生成するものでお１０− る。また、低群コサイン波発生回路１７は、上記低群分
周信号（φＬ）の１６周期分の時間を１周期とし、かつ
低群分周信号（φＬ）の半周期毎に電圧レベルの変化す
る階段状の低群コサイノ波信号を生成するものでおる。

すなわち、この高群及び低群コサイン波信号は、周波数
的にみると、上記高群及び低群分周信号（φＩ）、（φ
１）をそれぞれ１８分周及び１６分周したものとなされ
ている。そして、この場合の分局数ｒ１８，１６」も先
に高群及び低群分周回路１３．１４で説明したように、
キー操作部１５の各列及び各行毎にそれぞれ規格化され
た周波数金得るために選出した数でおる。

このようにして高群及び低群コサイン波発生回路１６＃
１７から出力された高群及び低群コサイン波信号は、そ
れぞれ出力合成回路１８で合成されて、ここＩｆＣ１つ
のキーに対応し７’（ＤＴＭＦ信号が生成されるもので
ある。そして、このＤＴＭＦ信号は、出力端子１９を介
して図示しない電話回線、交換機等に送出されるもので
おる。

なお、上記出力合成回路１８にもそのリセ、ット入力端
（８）に上記パワーダウン信号（ＰＤ）が供給されるよ
うになされており、この出力合成回路Ｉ８はパワーダウ
ン信号（ＰＤ）がアクティブのとき非動作状態となされ
、ノンアクティブのとき動作状態となされるものでおる
。

ここで、上述したように、前記基準発振回路１１から出
力される基準クロ、Ｖり信号（ＣＫ）は、高群及び低群
分周回路１３．１４により操作されたキーの位置する列
及び行毎にそれぞれ対応した分局比で分周された後、高
群及び低群コサイ／波発生回路１６．１７によりそれぞ
れ１８分周及び１６分周されるものであるが、キー操作
部１５０列及び行信号ラインＣ１−Ｃ，及びＲ１−Ｒ４
がアクティブになされることによる高群及び低群分周回
路１３．１４の出力周波数と、高群及び低群コサイン波
発生回路１６１１７の出力周波数とは、次表のようにな
る。

すなわち、例えば行信号ラインＲ，がアクティブになさ
れた場合、低群分周回路１４は４８０１１ｋＨｚ〕の基
準クロック信号（ＣＫ）ｉ４３分周して１１、１．６［
ｋＨｚ］の低群分周信号（φＬ）全出力する。すると、
低群コサイン波発生回路１７は１１、１６［ｋＨｚ］の
低群分周信号（φＬ）’ｅ１６分周して、６９７．７［
Ｈｚ：］の低群コサイン波信号を出力する。ここで、低
群コサイン波信号の６９７．７［Ｈｚ〕という周波数は
、上記行信号ラインＲ１に対して予め定められている規
格周波数６９７［Ｈｚ〕と０．１Ｃ％］の偏差しか有さ
ない極めて精度の高いもので、ここに行信号ラインＲ，
に対応する規格周波数を得ることができるものである。

また、他の信号ラインＲ２〜Ｒ４及びＣ，〜Ｃ３につい
ても上述と略同様に説明することができ、それぞれ対応
する規格周波数を得ることができるものでおる。

以上に全体的な動作について説明したが、次に各部の詳
細な構成及びその動作についてそれぞれ説明する。まず
、第２図は前記基準発振回路１１’ｆｆ示すもので、前
記インバータｌｌａは、図示の如くＰチャネルＭＯ８）
ランノスタＱ１及びＮチャネルＭＯ８）ランソスタＱ２
よＶ構成されている。また、インバータＩｌａの入力端
及び出力端には、それぞれ入力抵抗１１ｈ及び出力抵抗
１１ｉが接続されている。この場合、接続端子１１ｊ、
ｌｌｋより図中上側の部分がＣＭＯ８集積回路化される
部分で、出力抵抗１１１゜セラミ・ツクレゾネータＩｌ
ｃ及びコンデンサｌｉｄ、ｌｉｅは外付けされるもので
ある。また、第２図中ｉｉｔは前記・ぐワーダウン信号
（ＰＤ）の供給される入力端子でお９、ｌ１ｍは前記高
群及び低群分周回路１３．１４のクロ、ツク入力端（Ｃ
ＫＩＮ）に接続される出力端子であり、１１ｎは直流電
圧（＋Ｖ）の印加される電源端子である。

ここで、上記セラミックレゾネータｌｌｃとしては、基
準周波数４８０［ｋＨｚ］、周波数公差±０．５Ｃ％］
、共振抵抗２０〔Ω〕以下１反共振抵抗７０〔ｋΩ〕以
上、温度安定性±０．３〔チ）（−２０［ｔａ〜十８０
Ｃ℃’））なる特性を有するものが実現されている。ま
た、前記抵抗１１ｂは帰還作用を奏するもので、通常１
（ＭΩ〕程度のものが用いられる。さらに、実際的には
、上記入力抵抗１１ｂ及び出力抵抗１１ｉはそれぞれ約
１［ｋΩ］のものが用いられ、上記コンデンサ１１ｄ、
１１ｅとしてはそれぞれ１００［ｐＦ］程度のものが用
いられて動作されるものである。

したがって、上記のような基準発振回路１ノによれば、
ＭＯＳトラ／ソスタ全用いて構成されるので、１．５［
Ｖ］〜２．０（Ｖ：ｌ程度の低電圧でも十分に安定した
発振動作を行なうことができるとともに、取りも直さず
ＣＭＯ８集積回路化に好適するものである。また、基準
クロック信号（ＣＫ）の周波数を、従来の３．５８［Ｍ
Ｈｚ］に対して４８０［ｋＨｚ］と格段に低くしたので
、周波数×電圧×充放電容量で決まるところの動作消費
電流も著しく低くすることができるものでおる。さらに
、セラミックレゾネータｌｌｃを用いているため、従来
のようにクリスタルレゾネータを用いたもの１６− に比して経済的に有利となるものである。

ここで、上記基準クロツク信号（ＣＫ）の周波数は、例
えば１．５［Ｖ］〜２．Ｏ［Ｖ］程度の低電圧でも十分
安定な発振動作を行ない得る程度にまで消費電流を少な
くし得るような低い周波数であるという条件と、後段に
接続される種々の分局手段が安定な分局動作を行ない得
る程度にまで高い周波数でおるという条件と、画表に示
すように分局比が全て簡単な整数で実現されかつ規格周
波数に極めて近い値を得られる周波数であるという条件
とから、４８０［ｋＨｚ］に選定されたものである。こ
のため、基準クロック信号（ＣＫ）の周波数は、正確に
４８０［ｋＨｚ］でなければならないものではなく、４
８０［ｋＨｚ〕の前後に若干のばらつきがあっても許容
されるもので、要するに４８０［ｋＨｚ］近傍であれば
よいものである。

次に、第３図は前記高群分周回路１３を示すものである
。すなわち、この高群分周回路１３は機能的にはグログ
ラマプル分局器と等価なも１７一ので、４ビ、、／）／フトカウ／り回路２ｏとプログラ
マブル状態検出回路２Ｉと、バイナリカウンタ回路２２
とよりなるものである。このうち、４ビツトシフトカウ
／り回路２０ｔｌ、４つのＤタイプ７１Ｊ、／−ｔ’フ
ロッグ回路（以下ＯＦＦ回路という）２０ａ〜２０ｄｆ
直列接続し、その最終段のＩ）ＦＦ回路２０ｃ及び２０
ｄの出力端勾）全否定排他的論理和回路（以下ＥＸ−Ｎ
ＯＲ回路という）２０ｅｆ介して、初段のＯＦＦ回路２
（Ｉｔの入力端（Ｄ）に接続するようにしたものである
。

そして、各ＤＦＦ回路２０ａ〜２０ｄのクロ９り入力端
（ＣＫ）は、前記基準クロック信号（ＣＫ）の供給され
る入力端子２０１に接続されている。

また、図中２０ｇは、前記・９ワ一ダウン信号（ＰＤ）
の供給される入力端子で、ＯＲ回路２０ｂ？介して各Ｄ
ＦＦ回路２０ａ〜２０ｄのリセット入力端（６）に接続
されている。そして、前記キー操作部Ｊ５のいずれかの
キーが操作され、第４図（ａ）に示すようにパワーダウ
ン信号（ＰＤ）カノンアクティブつまりＬレベルになさ
れると、前記基準発振回路１１が駆動され第４図（ｂ）
に示すように基準クロック信号（ＣＫ）が発生される。

すると、４ビ、２ト／フト力ウンタ回路２０は、動作を
開始し、各ＤＦＦ回路２０ａ〜２０ｔｌの出力がプログ
ラマブル状態検出回路２ＺＩｌＣ，供給されるようにな
る。

ここで、上記プログラマブル状態検出回路２１は、上記
各ＤＦＦ回路２０ａ〜２Ｕｄの出力を、高群分周比デー
タＫＣ１〜ＫＣ３に基づいて適宜演算し、上記基準クロ
、ツク信号（ＣＫ）を高群分周比データＫＣ１−ＫＣ３
で指定された分周比毎に区切るような第４図（ｃ）に示
す如き分局・臂ルス信号を出力するものである。この分
周・母ルス信号は、前記０８回＠２０ｈを介して各ＤＦ
Ｆ回路２０ａ〜２０ｄのリセット入力端＠）に供給され
るようになされており、Ｈレベルになる毎に４ビヴトシ
フトカウ／り回路２０がリセットされるようになってい
る。そして、上記分周ノ平ルス信号は、バイナリカウン
タ回路２２に供給さへその立上り毎にレベル反転されて
、ここに第４図（ｄ）に示すような高群分周信号（φ１
．）が生成されるものである。この場合、上記プログラ
マブル状態検出回路２ノは、高群分周信号（φＨ）のＨ
レベル期間とＬレベル期間との割合が略５０［％）づつ
になるように分８パルス信号を制御して出力しているも
のである。そして、上記バイナリカウンタ回路２２から
出力される高群分周信号（φ１．）は、出力端子２３を
介して、前記高群コサイン波発生回路Ｉ６に出力される
ものである。

次に、第５図は前記低群分周回路１４を示すものである
。この低群分周回路１４も機能的にはグログラマプル分
局器と等価なもので、６ビツトシフトカウンタ回路２４
とプログラマブル状態検出回路２５と、ＮＯＲ回路２６
＊、２６ｂより構成されるセ９トーリセ、ソトタイグフ
リッグ７０ヴ１回路ｃ以下Ｒ−８ＦＦ回路という）２６
とよりなるものである。このうち、６ビ、ソト／フトカ
ウンタ回路２４は、６つのＤＦＦ回路２４ａ〜２４ｆｆ
直列接続し、そのＤＦＦ回路２４＠及び２４１の出力端
（６）をｇＸ−ＮＯＲ回路２４ｇを介し２０− て、初段のＤＦＦ回路２４ｇの入力端（Ｏ）に接続する
ようにしたものである。

そして、各ＤＦＦ回路２４＆〜２４ｆのクロック入力端
（ＣＫ）は、前記基準クロック信号（ＣＫ）の供給され
る入力端子２４ｈｌ／ｎ接続されている。

また、図中２４１は、前記パワーダウン信号（ＦＤ）の
供給される入力端子で、ＯＲ回路２４ｊを介して各ＤＦ
Ｆ回路２４ａ〜２４ｆのリセット入力端（６）に接続さ
れている。そして、前記キー操作部Ｉ５のいずれかのキ
ーが操作され、第６図（ａ）に示すようにパワーダウン
信号（ＰＤ）がノンアクティブつまりＬレベルになされ
ると、前記基準発振回路１１が駆動され第６図（ｂ）に
示すように基準クロツク信号（ｃＫ）が発生される。す
ると、６ビツトクフト力ウンタ回路２４は動作を開始し
、各ＤＦＦ回路２４１Ｌ〜２４１の出力がプログラマブ
ル状態検出回路２５１Ｃ供給されるようになる。

ここで、上記プログラマブル状態検出回路２５は、上記
各ＤＦＦ回路２４ａ〜２４１の出力２１− を、低群分周比データＫＲ１−ＫＲ４に基づいて適宜演
算し、上記基準クロック信号（ＣＫ）？低群分周比デー
タＫＲ、〜ＫＲ，で指定された分周比毎に区切るような
、第６図（Ｃ）ｔ（ｄ）に示す如き分局パルス信号をそ
れぞれ出力するものである。

この分周・ゼルス信号のうちの一方（第６図（Ｃ）参照
）は、前記ＯＲ回路２４ｉｆ介してＤＦＦ回路２４ｈ〜
２４ｆのリセット入力端＠）に供給されるようになされ
ており、Ｈレベルになる毎ニ６ビットクフトカウ／り回
路２４がリセリトされるようになっている。そして、こ
れら分周ｉ４ルス信号は、Ｒ−８ＦＦ’回路２６に供給
され、第６図（ｄ）に示す分周ノクルス信号の立上りで
セットされ第６図（Ｃ）に示す分局パルス信号の立上り
でリセットされて、ここに第６図（、）に示すような低
群分周信号（φＬ）が生成されるものでおる。この場合
、上記プログラマブル状態検出回路２５は、低群分周信
号（φＬ）のＨレベル期間とＬレベル期間との割合が略
５０［％］づつになるように分局パルス信号を制御して
出力しているものでおる。

そして、上記Ｒ−ＳＦＦ回路２６から出力される低群分
周信号（φＬ）は、出力端子２７を介して、前記低群コ
サイン波発生回路Ｉ７に出力されるものである。

次に、第７図は前記高群コサイン波発生回路１６を示す
ものである。すなわち、まず１８個のＤＦＦＦＦ回路２
６Ｉｌｌが直列接続されて、９ビツトシフトカウ／り回
路２８が構成されている。

これらＤＦＦＦＦ回路−１〜Ｄ１Ｂち奇数符号の付され
たＤＦＦＦＦ回路２６Ｄａ＋ＤＢ１０７＋Ｄ＊＋ＤＩｌ
ｌｏｔｓｌ［）ｔｓ＋［’１７は、そのクロック入力端
（φ）が上記高群分周信号（φ、（）の供給される入力
端子２８ｈに接続されている。つまり、奇数符号の付さ
れたＯＦＦＦＦ回路−１〜Ｄ１７高群分周信号（φＨ）
の立上りで入力端０に供給された信号をラッチして出力
端（Ｑ）から出力するものである。また、上記ＤＦＦ回
路ＤＩ”’−Ｄｌ１１のうち偶数符号の付されたＤＦＦ
回路回路＋１ｒＤ４ｔＤ６＊Ｄ８＋Ｄ１Ｇ＋Ｄ１２１０
１４＋Ｄｌｌｌ＋ＤＩ１１は、そのクロ・ツク入力端（
イ）が上Ｈじ入力端子２８＆に接続されている。

つまり、偶数符号の付されたＯＦＦＦＦ回路−２〜ＯＳ
Ｓ高群分周信号（φ、）の立下りで入力端（Ｄ）に供給
された信号をう、ソチして出力端（Ｑ）から出力するも
のである。

また、上記各ＤＦＦ回路ＤＩ”””０１８のリセｅ７）
入力端の）は、前記・ンワーダウン信号（ＦＤ）の供給
される入力端子２８ｂに共に接続されている。

さらに、９ビツトンフトカウ／り回路２８の最終段のＯ
ＦＦ回路１）ｔａの出力端（Ｑ）は、インバータ２８ｃ
ｆ介して初段のＤＦ’ＦＦＦ回路２６端（Ｄ）に接続さ
れるとともに、ＮＯＲ回路２９の一方の入力端に接続さ
れている。

ここにおいて、上記スイッチ回路８１〜５ｉｌｌは、そ
れぞれＤＦＦＦＦ回路−１〜Ｄｌ１１力に応じて、基準
電圧発生回路３２から出力される基準電圧（ＶＲｌ）ｒ
（ＶＲ２）を選択的にコンデンサ０１〜０１８に供給さ
せるように動作するものである。

すなわち、上記スイッチ回路Ｓ１〜ＳｔＳはその１つを
例にとると、第８図に示すように構成されている。つま
り、上記ＤＦＦ回路Ｄ１〜Ｄ、、Ｏ２４− 出力が供給される入力端子３３はＰチャネルＭＯ８）ラ
ンゾスタ３４の制御電極に接続されるとともに、インバ
ータ３５を介して他のＰチャネルＭＯ８）ランゾスタ３
６の制御電極に接続されている。そして、これにトラン
ゾスタ３４゜３６の一方の被制御電極は、それぞれ前記
基準電圧（ｖＲｌ）、（ｖＲ）の印加されｆｃ’を源ラ
イン５２ｔｈｒ３２ｂに接続され、各他方の被制候電極
は、前記コンデンサＣ１〜Ｃ１＠に接続される出力端子
３７に共に接続されている。このため、上記ＤＦＦ回路
Ｄ１〜Ｉ）ｉａの出力端（Ｑ）がＨレベルになされると
、トランジスタ３４がオンし基準電圧（ｖＲｌ）が出力
端子３７に発生され４ｆｄＤＦＦ回路り。

〜Ｄ１ｇの出力端（ＱがＬレベルになされるとトランジ
スタ３６がオンし基準電圧（ＶＲ２）が出力端子３７に
発生されるようになるものである。この場合、上記基準
電圧（ｖＲｌ）、（ｖＲ２）ハ、ＶＲｌ〉ｖＲ２なる関係となされており、特に基準電圧（ｖＲｌ）の方
は、電源電圧全直接用いるようにしてもよ２５− いものである。

また、再び第７図に示すように、上記基準電圧（ｖＲｌ
）の印加される電源ライン３２ｍは、前記スイッチ３１
の他端に接続されている。さらに１上記ＯＦＦ回路り、
の出力端（Ｑ）は、上記ＮＯＲ回路２９の他方の入力端
に接続されている。そ（７て、上記スイ・ソチ３１は、
ＮＯＲ回路２９の出力がＨレベルのときオンし、Ｌレベ
ルのトキオフするように動作するものである。

上記のような構成となされた高群コサイン波発生回路Ｉ
６において、以下その動作を説明する。まず、入力端子
２８ｈに第９図（ａ）に示すような高群分周信号（φＨ
）が供給されたとする。すると、各ＤＦＦ回路ＤＩ””
”’Ｄｉｓの出力は、第９図（ｂ）〜（８）に示すよう
に、高群分周信号（φＨ）を１８分局Ｉ〜たもので、か
つ位相が高群分周信号（φ１〕のＡ周期づつシフトされ
たものとなる。そして、上記ＮＯＲ回路２９の出力は、
第９図（１）に示すように、ＤＦＦ回路Ｄｌの１８分周
出力（第９図（ｂ）参照）の１周期毎に、高群分周信号
（φＨ）のＡ周期期間だけＨレベルとなるようになされ
る。なお、以下ＮＯＲ回路２９の出力がＨレベルになっ
たことをＲＣＨ信号が発生されたといつことにする。

そして、今、第９図中時刻（ｔｌ）で同図（ｔ）に示す
よう％ＣＲＣＨ信号が発生されたとする。すると、上記
スイッチ３ノがオンされ、基準電圧発生回路３２から出
力される基準電圧（ｖＲｌ）がスイッチ３１を介して出
力端子３０に発生される。ここで、第１０図は出力端子
３０に発生される電圧レベルの変化を示すもので、理解
を容易にするために、第９図と同一時刻には同一記号を
付して示すとともに、高群分周信号（φ１１）及びＲＣ
Ｈ信号も合わせて示している。

すなわち、時刻（ｔｌ）でＲＣＨ信号が発生されると、
出力端子３０には基準電圧（ｖＲｌ）が発生されること
になる。このとき、第９図から明らかなように全てのＤ
ＦＦＦＦ回路−１〜Ｄ１８力はＬレベルになっているた
め、スイッチ回路８１””８１８は基準電圧（ｖＲｌ）
ヲコンデンサ０１〜Ｃ１８に出力している。つまり、各
コンデンサＣ！〜Ｃｔａの第７図中上側には基準電圧（
ｖＲｌ）が印加さ幌上側にも基準電圧（ｖＲｌ）が印加
されていることになる。

そして、時刻（ｔｘ）の次の高群分周信号（φＨ）の立
上り（時刻（ｔｉ））で、第９図（ｂ）に示すようにＤ
ＦＦ回路Ｄ１の出力端（ＱがＨレベルに反転されると、
ＲＣＩ（信号は発生停止（つまりＬレベル）されスイッ
チ３１がオフされるとともに、スイッチ３ノＳ１が基準
電圧（ｖＲ２）をコンデンサＣ，に出力するようになる
。このとき、出力端子３０に生じる電圧変動は、各コン
デンサａｔ”ｅｔａの並列合成容ｔを（ＣＨ）とすると
、となる。このため、出力端子３０に発生される電圧は
、となる。ここで、前述したように■Ｒ１〉■Ｒ２の２８
− 関係があるため、（１）式で表わされる電圧値は、第１
０図に示すように基準電圧（ｖｌｔ、）よりも低いもの
となる。

次に、時刻ｔ２の次の高群分周信号（φＨ）の立下り（
時刻ｔｓ）で、第９図（Ｃ）に示すようにＤＦＦ回路り
、の出力端（Ｑ）がＨレベルに反転されると、スイッチ
回路Ｓ２が基準電圧（ｖＲ２）ヲコンデンサＣ２に出力
するようになる。このため、出力端子３０１Ｃ発生され
る電圧は、となり、第１０図に示すように（１）式で表わされる値
よりもさらに低くなる。

上記のようにしてＤＦＦＦＦ回路−３〜０１７力端（Ｑ
）が順次Ｈレベルに反転されることにより、出力端子３
０に発生される電圧は、第１０図に示すように、高群分
周信号（φＨ）のＡ周期毎に順次低くなっていくもので
ある。

そして、今、時刻ｔ４で第９図（１）に示すように最終
段のＯＦＦ回路１）ｔｓの出力端（Ｑ）がＨレベル−２
９− に反転されると、スイッチ回路ｓｒｓが基準電圧（ＶＢ
２）ヲコンデ／すＣ１ａに出力するようになる。

このため、出力端子３０に発生される電圧は、＝ｖＲ２となり、ここに階段状の高群コサイン波信号のＡ周期が
得られるものである。

ここで、上記各コンデンサ０１〜Ｃ１Ｂの容量は、電圧
変動の大きさを決定するファクターとなっており、第７
図中両端部に位置するコンデンサＣＩ＋０１８を最も小
さくシ、中央部に向がって順次大きくなり、コンデンサ
Ｃ９１Ｃ１０が最大となるように対称的に設定されてい
るものである。このようにすることＫより、第１０図に
示すように高群コサイン波信号の階段状の電圧変動幅を
制御し、よりコサイノ波形に近づけるようにしているも
のである。

そして、この時刻ｔ４において、各コンデンサｃｔ−ｃ
＋ａの第７図中上側及び下側の電圧は、ともに基準電圧
（ＶＢ２）となるものである。

次に、時刻ｔ４の次の高群分周信号（φＨ）の立上り（
時刻ｔｓ）で、第９図（ｂ）に示すようにＤＦＦ回路Ｄ
ｌの出力端（Ｑ）がＬレベルに反転されると、スイッチ
回路Ｓ１が基準電圧（ｖＲｌ）ヲコンデンサＣ１に出力
するようになる。このため、出力端子３０に発生される
電圧は、となる。ここで、前述したようにｖＲｌ〉ＶＢ２の関係
があるため、（２）式で表わされる電圧値は、第１０図
に示すように基準電圧（ＶＢ２）よりも高いものとなる
。

そして、時刻ｔ６の次の高群分周信号（φ層の立下！ｌ
ｌ（時刻ｔ６）で、第９図（ｅ）ＶＣ示すようにＯＦＦ
回路Ｄ２の出力端（ＱがＬレベルに反転されると、スイ
ッチ回路Ｓ２が基準電圧（ＶＢ１）をコンデンサＣ２に
出力するようになり、出力端子３０１１Ｃ発生される電
圧は、自ＶＢ２＋（”Ｒ１”Ｒ２）百十（ＶＲ１当２）−ごシー
となり、第１０図に示すように（２）式で表わされる値
よりもさらに高くなる。

上記のようにしてＤＦＦＦＦ回路−８〜Ｉｔの出力端（
Ｑ）が順次Ｌレベルに反転されることにより、出力端子
３ｏに発生される電圧は、第１０図に示すように、高群
分周信号（φＨ）のＡ周期毎に順次高くなっていくもの
である。

そして、時刻ｔ７で第９図（ｍｌに示すようにＤＦＦ回
路ＯｔＳの出力端６）がＬレベルに反転されると、第９
図（１）に示すように前記ＲＣＨ信号が発生され、前記
スイッチ３１がオ／されて出力端子３０に発生される電
圧が元の基準電圧（ＶＢ１）にリフレーア７−され、こ
こに高群コサイン波信号の１周期が完成されるものであ
る。

３２− 次に、第１１図は前記低群コサイン波発生回路Ｉ７を示
すものである。ただし、この低群コサイン波発生回路１
７は上述した高群コサイン波発生回路１６と略同様な構
成であるため、第７図と同一部分には同一記号を付して
示し、ここでは異なる部分についてのみ説明する。

すなわち、この低群コザイ／波発生回路１２は、前記低
群分周信号ＣφＬ）の１６周期期間を１周期とするコサ
イノ波信号を生成するものであるから、１６個のＯＦＦ
回路Ｄｌ〜Ｄｔａ’ｅ直列接続してなる８ビ、Ｖトンフ
トカウンタ回路３８を用いている点が、高群コサイン波
発生回路１６と異なる点でおる。また、この場合、入力
端子２８＆には、低群分周信号（φ、）が供給されるも
ので、ＮＯＲ回路２９の出力がＨレベルになったこと？
ＲＣＬ信号が発生されたということにする。さらに、各
コンデンサｃｘ−ｃｔａの容量は、第１１図中両端部に
位置するコンデ／すＣ１゜Ｃ１１ｌを最小とし、中央部
に向かって順次大きくなり、コ／７′ンザＣ８、Ｃ９が
最大となるよう−３３＝に対称的に設定されているものである。

このように構成することにより、具体的な動作は前記高
群コサイン波発生回路Ｉ６と同様に説明することができ
、出方端子３ｏに第１２図に示すような、低群分周信号
（φＬ）の１６周期期間を１周期とする低群コザイン波
信号が得られるようになるものである。

したがって、上記したような高群及び低群コサイ／波発
生回路１６．１７によれば、各コンデンサＣＩ−ｃｔｓ
及びＣ＋−Ｃｔａ（７）両ｉ１Ｃ加わる電圧を順次可変
して出力端子３ｏに高群及び低群コサイン波信号を得る
ようにしたので、定常電流が流れることがなく、全体的
に消費電流を少なくすることができ、低電源電圧で動作
可能となるものである。

この点に関し、従来のコサイノ波発生回路は、第１３図
（ａ）に示すように、抵抗３９の両端に基準電圧（＋ｖ
）、（−Ｖ）をそれぞれ印加し、該抵抗３９の所定位置
に複数のスイッチ（ＳＷ）を接続し、このスイ９チ（Ｓ
Ｗ）をコントロール信号によって順次オン、オフさせる
ことにより、第１３図（ｂ）に示すようなコサイノ波を
得るようにしている。

このため、従来の回路は、常に抵抗３９に定常電流が流
れることになり、消費電流が多く、低電源電圧化が困難
なものでおった。。

ところが、第７図及び第１１図に示したような高群及び
低群コサイン波発生回路１６．１７によれば、消費電流
を少なくすることができ、低電源電圧化に寄与し得、ひ
いてはＤＴＭＦ信号発生装置のＣＭＯ８集積回路化を効
果的に促進させることができるものである。

ここで、上記高群コサイン波発生回路１６のコンデンサ
ＣＩ”””Ｃ１８の容量値の比率は、コンデンサｃｔ−
ｃｔａの全並列合成容量（Ｃ，）を「１」とした場合、
例えば表（１）のように設定すると良好な高群コサイン
波信号を得ることができる。

表（１）３６− この場合、コンデンサＣ，〜Ｃ１８の各容量値の比率は
、次のようにしてめられる。すなわち、１８個あるコン
デンサＣ１〜Ｃｌ１１のうち、コンデンサＣ１〜ＣＩ８
の全並列合成容量（ＣＨ）ヲ「１」と規格化した場合、
コンデンサＣ１からＮ番目のコンデンサまでの並列合成
容量ΣＣｉは、ｉ＝１で表わされる。このため、Ｎ＝１つまりコンデンサＣＩ
の容量は、とｅＤ、Ｎ＝２”ｐまクコ／７″７ｆＣ１＋Ｃ２ノ並列
合成容量は）となり、Ｎ＝３つまクコ／デ／すＣ１−Ｃ５の並列合成
容量は、 −３７〜となる。このようにして得られた並列合成容量をまとめ
ると表（２）のようになる。

そして、例えばＮ＝２のときの容量は（ＣＩ＋Ｃ２）で
おるから、Ｎ＝１のときの容量を引くことにより、０．
０３０２−０．００７６＝Ｏ，Ｏ２２６と前記衣（１）
に示したコンデンサＣ２の容量比が得られるものである
。

また、前記低群コザイ／波発生回路１７の各コンデンサ
ＣＩ””’Ｃ１６の容量比も、上記と同様にしてめるこ
とができ、これを表（３）に示す。

表（３）ここで、前記高群及び低群コサイン波発生回路ｘ６．ｚ
７は、例えば低群コサイン波発生回路１７を例にとると
、第１４図に示すように構成することもできる。すなわ
ち、これは８個のＯＦＦ回路Ｄ１〜Ｄ８、スイッチ回路
ｓ１〜ｓ８及びコ／デ／すｃ１〜ｃ８を用いるようにし
たもので、入力端子２８ａに供給される低群分周信号（
φＬ）をＡ分周回路４０ｆ介して各ＤＦＦ’回路り、−
Ｄ、のクロ０．り入力端（φ）またはωに導くようにし
たものである。

このように構成することにより、入力端子２８１Ｌに第
１５図（ａ）に示すような低群分周信号（φ、〕が供給
されると、Ａ分周回路４ｏの出方は第１５図（ｂ）に示
すようになる。そして、ＯＦＦ’回路Ｄ１〜りｌｌｔス
イッチ回路８１〜ｓ８及びコンデンサＣ１−Ｃ，がそれ
ぞれ前述したように動作することによって、出力端子３
ｏには第１５図（ｅ）ＶＣ示すような低群ロサイン波信
号を得ることができるものである。この低群コサイン波
信号は、第１２図に示したものと同様に、低４０一群分局信号（φＬ）の１６周期期間を１周期とするもの
で、第１２図に示したものとは分解能が異なっているも
のでおる。このため、コサイノ波形としてあまり精度が
要求されないような場合には、第１４図に示すような構
成とすることにより、より一層構成を簡易化することが
できるものである。なお、第１５図（ｄ）はＲＣＬ信号
の発生状態を示すものである。

ま次、高群コサイン波発生回路１６についても、上記と
同様にして構成を簡易化することができることはもちろ
んである。この場合には、ＯＦＦ回路、スイッチ回路及
びコンデンサの数を９個づつにして、高群分周信号（φ
Ｈ）をＡ分周ししてＤＦＦ回路のクロック入力端（φ）
または（イ）に供給させるようにすれはよいものである
。

さらに、前記高群コサイン波発生回路１６は、第１６図
に示すように、ＤＦＦ回路０１Ｇ＝Ｄ１８のセット入力
端（１）′ｔ−入力端子２８ｂに接続し、・ぜワータウ
ン信号（ＰＤ）カＨレベルからＬレベルに反転されたと
き、ＤＦＦ回路Ｄｌ−Ｄ、の出力４１− 端（０がＬレベルにリセットされ、ＤＦＦ回路０１０〜
０１８の出力端（Ｑ）がＨレベルにセ１．卜されるよう
にすれば、サイン波形を得るようにすることもでき、必
要に応じて適宜選択し得るものである。また、前記低群
コサイノ波発生回路１７においても、ＤＦＦＦＦ回路−
９〜Ｄｉｅ−，ト入力端（８）を入力端子２８ｂに接続
することにより、サイン波形が得られることはもちろん
である。

次に、第１７図は前記出力合成回路１８を示すものであ
る。すなわち、図中４１は入力端子で、前記高群コサイ
ン波発生回路１６から出力される高群コサイン波信号が
供給されるものである。この入力端子４Ｉはコンデンサ
（ＣＨｌ）。

（ＣＨ２）全直列に介して接地されている。そして、上
記コンデンサ（ＣＨｌ）、（ＣＨ２）の接続点は、スイ
ッチ回路４２を介して基準電圧（Ｖ、、）の印加された
電源端子４３に接続されるとともに演算増幅器（ＯＰｌ
）の非反転入力端（＋）に接続されている。

ここで、−ヒ記スイ・ノチ回路４２ｒｔ、、前記高群コ
サイン波発生回路Ｉ６のＮＯＲ回路２９から発生される
ＲＣＨ信号の有魅つまｊ９ＨＬ／ベル、Ｌレベル（応じ
てオノ、オフされるものである。そして、上記コンデン
サ（Ｃ１）、（ＣＨ２）及びスイ・ソチ回路４２等より
なる回路が、高群しＲル変換回路４４を構成するもので
ある。

一方、第１７図中４５は入力端子で、前記低群コサイン
波発生回路１７から出力される低群コサイン波信号が供
給されるものでおる。この入力端子４５はコンデンサ（
ｃＬｌ）ｔ（ｃｌ、２）を直列に介して接地されている
。そして、上記コンデンサ（ＣＩ、１）＃（Ｃｌ３）の
接続点は、スイッチ回路４６を介して基準電圧（■、）
の印加された電源端子４７に接続されるとともに、演算
増幅器（ＯＦ２）の非反転入力端（＋）に接続されてい
る。ここで、上記スイッチ回路４６は、前記低群コサイ
ン波発生回路１７のＮＯＲ回路２９から発生されるＲＣ
ｉ、信号の有無つ−ｉ！ｌｌＨレベル、Ｌレベルに応じ
てオン、オフされるものである。そして、上記コンデン
サ（Ｃ９，）、ＣＣ，）及びスイッチ回路４６等よＶな
る回路が、低群レベル変換回路４８を構成するものであ
る。

ここで、上記演算増幅器（ＯＰＩ）、（ＯＰｚ）ノは、
それぞれその出力端が反転入力端←）に接続されたボル
テージフォロワ構成となされており、インピーダンス変
換用の緩衝増幅器４９．５０を構成しているものである
。この緩衝増幅器４９゜５０の出力端は、それぞれ抵抗
Ｒ１、Ｒ，を介して互いに接続されており１そＯ接続点
はＮＰＮ形のトランジスタ（Ｔｒｌ）のペースに接続さ
れている。また、このトランゾスタ（Ｔｒｌ）のコレク
タは直流電圧（＋■ｃ）の印加された電源端子５１に接
続され、エミツタは出力端子５２（Ｃ接続されている。

そして上記緩衝増幅器４９．５０゜抵抗Ｒ１＋Ｒ２及び
トランジスタ（Ｔｒｔ）等よりなる回路が、ミク７ング
回路５３を構成するものである。

上記のような構成の出力合成回路Ｉ８において、まず入
力端子４１に供給された高群コサイン波信号は、コンデ
ンサ（ＣＨｌＬ（ＣＨ２）の容量比に応じてレベル変換
され、その１周期毎にスイ４４− ッチ回路４２がオンされることにより基準電圧（ｖＲ３
）を基準としてレベルジフトされる。また、入力端子４
５に供給された低群コサイン波信号も、コンデンサ（Ｃ
Ｌｌ）”Ｃｌ３）の容量比に応じてレベル変換され、そ
の１周期毎にスイッチ回路４６がオンされることＫより
基準電圧（■３）全基準としてレベルシフトされる。こ
のようなレベル変換動作は、後段のミク７ング回路５３
で電圧合成し易いようにしているためのものである。そ
して、上記のようにレベル変換された高群及び低群コサ
イン波信号は、それぞれ緩衝増幅器４９．５０及び抵抗
Ｒ１ｐＲ２を介して電圧合成され、トランジスタ（Ｔｒ
ｙ）で電流変換されて、ＤＴＭＦ信号として出力端子５
２を介して電話回線に送出されるものでおる。要するに
、出力合成回路１８は、電話回線にＤＴＭＦ信号を送出
するために適した電圧振幅、出力インピーダンス等を付
与する作用を行なうものでおる。

したがって、上記のような出力合成回路１８によれば、
ミク／ング回路５３の信号入力部で４５− ある緩衝増幅器４９．５０はその入力インピーダンスが
高いため、ミクク／グ回路５３に対する信号供給部であ
るレベル変換回路４４．４８としてコンデンサ（ＣＨｌ
）Ｔ（ＣＨ２）及び（ＣＬｌ）、（ＣＬ）を用いたイン
ピーダンスの高いものを用いることができ、良好なりＴ
ＭＦ信号を生成し得るとともに、構成を簡易化すること
ができるものである。

この点に関し、従来の出力合成回路は、第１８図＜ｐ＞
に示すように、入力端子５４．５５に供給された高群及
び低群コサイン波信号を、抵抗Ｒ３ＴＲ４を介して電流
加算し、ダーリントン接続されたトランジスタ（Ｔｒｍ
）、（Ｔｒｓ）を介して出力端子５６からＤＴＭＦ信号
を得るようにしたり、＄１８図（ｂ）に示すように、入
力端子５７゜５８に供給された高群及び低群コサイン波
信号を、抵抗Ｒ，，Ｒ，を介して合成し、演算増幅器（
ＯＰｓ）及び抵抗Ｒ７よりなる増幅器５９を介して出力
端子６０からＤＴＭＦ信号を得るようにしている。この
ため、入力インピーダンスが低く、入力信号源としても
インピーダンスの低いものでなければ使用することがで
きないという問題を有するとともに、特に低電圧で動作
させることが困難になるものでおる。

ところが、第１７図に示した出力合成回路１８によれば
、入力信号源として前述したように容量性のものをも自
由に使用し得るとともに、ＭＯＳ）う／ソスタ金用いる
ことにより容易に低電圧化を図ることができるものであ
る。

次に、第１９図乃至第２３図は、それぞれ上記出力合成
回路１８の他の例を示すものでおる。

まず、第１９図に示すものは、前記緩衝増幅器４９．５
０をＮチャネル間０ＳトランゾスタＱａ＋Ｑ４及びＱｓ
、Ｑａｔ用いて構成するように１−たもので、この場合
ソースフォロワ構成となされている。このようにすれば
、簡易な構成で入力インピーダンｘｆ高くかつ出力イン
ピーダンスを低くすることができるとともに、特に低電
圧動作を容易に可能とすることができるものでおる。

また、第２０図に示すものは、ＮチャネルＭＯ８）ラノ
ゾスタＱ７〜Ｑ・で差動回路を構成し、トランジスタＱ
ｙ、Ｑ＠のソース合成電圧をＤＴＭＦ信号として取り出
すようにしたものである。

さらに、第２１図に示すものは、高群及び低群コサイン
波信号をコンデンサ６１＆Ｔ６２＆及び演算増幅器（Ｏ
Ｆ２）、（ＯＰｓ）よりなる積分回路６１．６２と抵抗
Ｒ８ｒｕ９を介して合成し、抵抗ＲＩＯ及び演算増幅器
（ＯＦ２＞よりなる増幅器６３を介してＤＴ■゛信号を
得るようにしたものである。

また、第２２図に示すものは、入力端子６４゜６５に供
給され次高群及び低群コサイン波信号を、第１９図に示
したようなソースフォロワ回路６６．６７及び抵抗ＲＩ
ｆｌＲ１ｍを介して合成し、抵抗ＲｔｓｌＲ１４ｒＲ％
５ｒ演算増幅器（ｏｐγ）よりなる増幅器６８及びトラ
ンジスタ（Ｔｒ４）を介してＤＴＭＦ信号を得るように
したものでおる。この場合、演算増幅器（ＯＦ２）の反
転入力端（−）に印加される電圧は、基準電圧（ＶＲ４
）會ソースフォロワ回路４８− ６９を介して得るようにしている。ここで、抵抗Ｒ１１
１は演算増幅器（ＯＦ２）の入力抵抗であり、抵抗Ｒ１
４ｒＲ１５は増幅器６８のダイン設定用のものとなる。

さらに、第２３図に示すものは、抵抗Ｒ１１ｐＲ１２に
介して合成された信号を、演算増幅器（０Ｐ３）及び抵
抗Ｒ１６１ＲＩ７よりなる増幅器７０を介してトランゾ
スタ（Ｔｒ４）に導くようにしたものである。この場合
、抵抗１Ｒｔａが増幅器７００ダイン設定用でおり、抵
抗Ｒ１７が演算増幅器（ＯＦ２）の入力抵抗でおる。

ここで、上述した種々の出力合成回路１８において、高
群及び低群コサイン波信号のレベル変換の必要がない場
合には、高群及び低群コサイン波発生回路１６．１７か
ら出力された高群及び低群コサイン波信号を、高群及び
低群レベル変換回路４４．４８ｆ介さずに、上述したよ
うに合成してもよいことはもちろんである。

なお、この発明は上記実施例じ限定されるものではなく
、この外その要旨を逸脱しない範囲４９− で種々変形して実施することができる◎〔発明の効果〕したがって、以上詳述したようにこの発明（よれば、低
電源電圧で動作可能であり１構成簡易にして経済的にも
有利であるとともに、集積回路化を効果的に促進させ得
る極めて良好なりＴＭＦ信号発生装置を提供することが
できる。

【図面の簡単な説明】

第１図はこの発明に係るＤＴＭＦ信号発生装置の一実施
例を示すブロック回路構成図、第２図は同実施例の基準
発振回路の詳細を示す回路構成図、第３図及び第４図は
それぞれ同実施例の高群分周回路を示すブロック構成図
及びその動作を説明するためのタイミング図、第５図及
び第６図はそれぞれ同実施例の低群分周回路を示すブロ
ック構成図及びその動作を説明するためのタイミング図
、第７図は同実施例の高群コサイン波発生回路を示すブ
ロック構成図、第８図は同高群コサイン波発生回路のス
イッチ回路の詳細を示す回路構成図、第９図及び第１０
図はそれぞれ同高群コサイン波発生回路の動作を説明す
るためのタイミング図、第１１図及び第１２図はそれぞ
れ同実施例の低群コサイン波発生回路を示すブロック構
成図及びその動作を説明するためのタイミング図、第１
３図は従来のコサイン波発生回路の説明図、第１４図及
び第１５図はそれぞれ低群コサイン波発生回路の変形例
を示すブロック構成図及びその動作を説明するためのタ
イミング図、第１６図は高群コサイン波発生回路の変形
例を示すブロック構成図、第１７図は同実施例の出力合
成回路を示すプロ、ワタ回路構成図、第１８図は従来の
出力合成回路を示すブロック回路構成図、第１９図乃至
第２３図はそれぞれ同実施例の出力合成回路の他の例を
示すプロ、・、り回路構成図である。１１・・・基準発振回路、１２・・・キー入力インター
フェース回路、１３・・・高群分周回路、１４・・・低
群分周回路、１５・・・キー操作部、１６・・・高群コ
サイン波発生回路、１７・・・低群コサイン波発生回路
、１８・・・出力合成回路、１９・・・出力端子、２０
・・・４ビヴトシフト力ウンタ回路、２）・・・プログ
ラマブル状態検出回路、２２・・・パイナリカウ／り回
路、２３・・・出力端子、２４・・・６ビツト／フト力
ウンタ回路、２５・・・プログラマグル状態検出回路、
２６・・・Ｒ−８ＦＦ回路、２７・・・出力端子、２８
・・・９ビツトシフト力ウンタ回路、２９・・・ＮＯＲ
回路、３０・・・出力端子、３１・・・スイッチ、３２
・・・基準電圧発生回路、３３・・・入力端子、３４・
・・ＰチャネルＷＫ）８）う／ゾスタ、３５・・・イン
バータ、３６・・・ＰチャネルＭＯ８）う／ゾスタ、３
７・・・出力端子、３８・・・８ビヴトシフト力クンタ
回路、３９・・・抵抗、４０・・・Ａ分周回路、４Ｉ・
・・入力端子、４２・・・スイッチ回路、４３・・・電
源端子、４４・・・高群レベル変換回路、４５・・・入
力端子、４６・・・スイッチ回路、４７・・・電源端子
、４８・・・低群レベル変換回路、４９．５０・・・緩
衝増幅器、５Ｉ・・・電源端子、５２・・・出力端子、
５３・・・ミク７ング回路、５４．５５・・・入力端子
、５６・・・出力端子、５７，５１１・・・入力端子、
５９・・・増幅器、６０・・・出力端子、６１．６２・
・・積分５２− 回路、６３・・・増幅器、６４．６５・・・入力端子、
６６．６７・・・ソースフォロワ回路、６８・・・増幅
器、６９・・・ソースフォロワ回路、７０・・・増幅器
。出願人代理人弁理士鈴江武彦５３− 第２図Ｍ３図第４図（ｂ）Ｌ」せドーーーーーーーーーーーーーーーー−一
一−−−−−−第６図（ｂ）ｖ−」頭−一一−−−−−−−−−−−−−−−
−−−一一一−−（ｅ）、第１７図第１８図（ａ）（ｂ）第１９図第２０図第２１図

Claims

【特許請求の範囲】

操作されたキーの種別に対応して基準周波数信号をそれ
ぞれ二種の規格周波数にまで分周するとともに該分局周
期と／／１は等しい周期をもつサイン波信号を発生する
分局及びサイン波発生手段と、このサイン波発生手段か
ら出力された両信号を合成して得られたＤＴＭＦ’信号
を電話回線に送出する合成手段とを有するＤＴＭＦ信号
発生獲置に装いて、前記合成手段を、前記両信号がそれ
ぞれ供給され高人力インピーダンス及び低出力インピー
ダンスを有する第１及び第２の回路と、この第１及び第
２の回路の出力を合成する第３の回路とで構成してなる
ことを特徴とするＤＴＭＦ信号発生装置。