JPH0720745U - デユアルトーンマルチ周波数発生器 - Google Patents
デユアルトーンマルチ周波数発生器Info
- Publication number
- JPH0720745U JPH0720745U JP664794U JP664794U JPH0720745U JP H0720745 U JPH0720745 U JP H0720745U JP 664794 U JP664794 U JP 664794U JP 664794 U JP664794 U JP 664794U JP H0720745 U JPH0720745 U JP H0720745U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- tone signal
- reference voltage
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 低電源電圧使用時でも正常に動作可能なデュ
アルトーンマルチ周波数発生器を提供する。 【構成】 DCバイアス発生回路14’からの電圧
V+、V-が、正弦波発生回路15の直列抵抗分圧回路1
5aに供給され、スイッチS1〜S16、スイッチS1
7〜S32をオン/オフ走査することにより、該周期に
応じた周波数の行トーン信号、列トーン信号がそれぞれ
のバッファ回路10’、11’に供給され、また(V+
+V-)/2の電圧が基準電圧バッファ回路12’に供
給される。これらバッファ回路からの出力は、演算増幅
器からなる加算回路13に供給され、基準電圧を基準と
して行および列トーン信号が合成されて出力される。バ
ッファ回路10’〜12’はエミッタホロワ(又はソー
スホロワ)で構成されて、正弦波発生回路からの3つの
出力をそれぞれVBE分レベルシフトして出力するが、D
Cバイアス発生回路がレベルシフト手段を含んでおり、
該手段によりバッファ回路のレベルシフト分VBEを補償
し、信号歪みを少なくする。
アルトーンマルチ周波数発生器を提供する。 【構成】 DCバイアス発生回路14’からの電圧
V+、V-が、正弦波発生回路15の直列抵抗分圧回路1
5aに供給され、スイッチS1〜S16、スイッチS1
7〜S32をオン/オフ走査することにより、該周期に
応じた周波数の行トーン信号、列トーン信号がそれぞれ
のバッファ回路10’、11’に供給され、また(V+
+V-)/2の電圧が基準電圧バッファ回路12’に供
給される。これらバッファ回路からの出力は、演算増幅
器からなる加算回路13に供給され、基準電圧を基準と
して行および列トーン信号が合成されて出力される。バ
ッファ回路10’〜12’はエミッタホロワ(又はソー
スホロワ)で構成されて、正弦波発生回路からの3つの
出力をそれぞれVBE分レベルシフトして出力するが、D
Cバイアス発生回路がレベルシフト手段を含んでおり、
該手段によりバッファ回路のレベルシフト分VBEを補償
し、信号歪みを少なくする。
Description
【0001】
本考案は、ダイヤル方式電話機等において用いられるデユアルトーンマルチ周 波数発生器に関するものである。
【0002】
従来のダイヤル方式電話機においては、送出されたパルス信号が伝送線を介し て長距離伝送されるため、パルス幅等の信号歪みを生じひいては認識上の誤りを 生じてしまうことがある。このような誤認識を誤ナンバー干渉というが、これを 防ぐために国際電信電話諮問委員会(CCITT)は、正弦波信号からなる一組 のデユアルトーンマルチ周波数(DTMF)を加入者と交換機との間の信号伝送 に使用することを推奨した。このDTMFシステムに基づいて各組毎に4種の異 なった周波数を使用したため、二組の周波数では16種類のデユアルトーンマル チ周波数信号を形成することができる。 本考案の出願人である中華民国工業技術院電子工業研究所では、デユアルトー ンマルチ周波数発生器の開発を行ない、すでに図4に概略構成が示されるような デユアルトーンマルチ周波数発生器を開発した。
【0003】 この図4において10、11はそれぞれ行トーン信号用バッファ回路、行トー ン信号用バッファ回路であり、13は演算増幅器からなる加算回路、14は直流 バイアスV+ とV- を発生するDCバイアス発生回路、15は正弦波発生回路で ある。正弦波発生回路15はスイッチS1〜S32と直列抵抗分圧回路15aと から構成されており、各抵抗の比は正弦波に応じて選択されており、スイッチS 1〜S16、S17〜S32をスキャンニングすることにより、それに応じた周 波数の正弦波を出力端子32、34にそれぞれ行トーン信号、列トーン信号とし て出力できるように構成されている。これらの信号のピーク電圧はV+、V- で ある。回路15はさらに基準電圧を出力する出力端子33を有し、抵抗分圧回路 15aの中間点から(V++V-)/2の基準電圧が出力されている。
【0004】 正弦波発生回路15から発生された列トーン信号、行トーン信号はそれぞれの バッファ回路10、11を介して加算回路13に入力され、また基準電圧は直接 加算回路13の非反転入力端子に入力され、その出力端子35から基準電圧を基 準として行トーン信号と列トーン信号とが合成されたデユアルトーンマルチ周波 数信号が出力される。 バッファ回路10,11を構成する演算増幅器として図5に示されるようなM OSFETからなる演算増幅器が用いられ、またDCバイアス回路として図6( A)および(B)に示されるような回路が用いられている。DCバイアス回路の 抵抗値はR1=R2=Rに設定され、図6(A)の構成においては出力端子31 にV-=(VDD−RI1)/2の電圧を、出力端子30にV+=V-+VBE(ただし 、VBEはトランジスタQ1のベース・エミッタ間電圧)を出力し、図6(B)に おいては出力端子30にV+=(VDD+RI1)/2の電圧を、出力端子31にV- =V+−VBEを出力する。
【0005】
このようなデユアルトーンマルチ周波数発生器において、該発生器の電源電圧 を5V、3V、2.5V、2V、1.8V等に随時変化させ、2V以下の電源電圧 でも動作可能であるよう要求されるようになってきた。ところが従来の構成では 低電源電圧動作の要求に応じることができなかった。これについて説明すると、 図5に示された演算増幅器をバッファ回路として用いる場合、出力端10bの出 力V10bの範囲はVTH 以上でVDD−VTH 以下となる。VTH がほぼ1V程度にな るようMOSFETが形成され、かつVDD が2Vであるとすると、V10bは動作 範囲をもたないことになってしまい、2V以下の電源電圧では動作が不可能であ った。さらに2V以上の電源電圧であっても演算増幅器は電源電圧が低くなると リニアに動作するレベルが狭くなってしまい、信号を歪ませてしまう恐れがあっ た。 本考案は、上記した従来例の問題点を解消し、低電源電圧使用時にも正常に動 作することができるデユアルトーンマルチ周波数発生器を提供することを目的と している。
【0006】
上記目的を達成するために、本考案においてはデユアルトーンマルチ周波数発 生器に具備されるバッファ回路を、演算増幅器を用いずにソースホロワまたはエ ミッタホロワ回路として構成し、さらにこれに応じてDCバイアス回路の出力電 圧をシフトしてバッファ回路でのレベルシフト分を補償するように構成したこと を特徴としており、本考案のデュアルトーンマルチ周波数発生器は、正弦波発生 回路、バッファ回路、加算回路及びDCバイアス発生回路とを含み、正弦波発生 回路は、上記DCバイアス発生回路からバイアス電圧が供給される直列分圧抵抗 回路、該分圧抵抗回路の複数の分圧点にそれぞれ一端が接続され他端が共通に接 続された複数のスイッチからなる行トーン信号用スイッチ及び列トーン用スイッ チ並びに該分圧抵抗回路の中間点から基準電圧を発生させる基準電圧発生手段と からなり、スイッチのスキャンニング動作に応じた周波数の行トーン信号、列ト ーン信号及び基準電圧を発生させるよう構成され、上記バッファ回路は、エミッ タホロワ又はソースホロワ回路で構成され、上記行トーン信号、列トーン信号及 び基準電圧をそれぞれ入力して上記加算回路にそれぞれ出力するよう構成され、 上記加算回路は、上記バッファ回路からの上記行トーン信号、列トーン信号及び 基準電圧が入力され、上記行トーン信号と列トーン信号とを合成し上記基準電圧 を基準とするデユアルトーンマルチ周波数として出力する演算増幅器で構成され 、上記DCバイアス発生回路は、上記エミッタホロワ又はソースホロワ回路から なるバッファ回路における信号及び基準電圧のレベルシフト分を補償するレベル シフト手段を含み、上記分圧抵抗回路にバイアス電圧を供給するよう構成されて いる。
【0007】
図1には、本考案のデユアルトーンマルチ周波数発生器の概略図が記載されて いる。この図において第4図の構成と同一の構成は同一の符号を付してあり、1 0’、11’、12’はそれぞれ、行トーン信号用バッファ回路、列トーン信号 用バッファ回路、基準電圧用バッファ回路であり、14’は直流バイアスV+と V-を発生するDCバイアス発生回路である。 各バッファ回路10’、11’、12’は図2(A)〜(D)に示されるよう に、同一構成のエミッタホロワ又はソースホロワ回路で構成されている。エミッ タホロワ又はソースホロワをバッファ回路として用いると、入力された信号のレ ベルがベース・エミッタ間電圧(VBE)またはゲート・ソース間電圧(VGS)分 、シフトしてしまうので、基準電圧も同量分シフトさせる必要があり、基準電圧 も同一構成のバッファ回路を介して加算回路に入力している。なお、素子の特性 が揃ったものを用いてシフト分が正確に同一となるようにする必要があることは 当然である。
【0008】 DCバイアス発生回路14’は、図3(A)〜(D)に示されるような構成を 有し、正弦波発生回路15にバイアス電圧V+、V-を供給する。ダイオード接続 されたMOSFET又はバイポーラトランジスタQ2は、レベルシフト用に用い られている。出力段にそれぞれPNPトランジスタQ1を用いている図3(A) および(C)の場合、出力端子31の電圧はそれぞれ (VDD−I1R)/2−|VGS| (VDD−I1R)/2−|VBE| となり、一方NPNトランジスタQ1を用いている図3(B)および(D)の場 合、出力端子30の電圧はそれぞれ (VDD+I1R)/2+|VGS| (VDD+I1R)/2+|VBE| となる。そしてこれらのにおいて、端子30と31との間の電圧はトランジスタ Q1のVBEに等しい電圧となる。
【0009】 このような構成の図3(A)〜(D)のDCレベル発生回路は、図2(A)〜 (D)図に示されたバッファ回路にそれぞれ対応して用いられ、端子30,31 間の電圧が電源電圧VDDの値によらず一定となると共に、正弦波発生回路15か らの出力信号の直流レベル及び基準電圧レベルがVGSまたはVBEだけ、(V++ V-)/2のレベルよりも上方又は下方にシフトされる。これにより、バッファ 10’、11’、12’でシフトされてしまうVGS,VBEを相殺し、加算回路1 3の出力端35から出力される信号の直流レベルを(V++V-)/2にすること ができる。 このようにしてエミッタホロワ又はソースホロワ構成のバッファを用いたこと によるレベルシフト分をDCバイアス回路により補償できる。 なお、出力端子30、31に出力される電圧がVDD/2以下の場合、スイッチ S1〜S32としてNMOSを用い、逆にVDD/2以上の場合、PMOSを用い るとスイッチのインピーダンスが小さくなり好都合である。
【0010】
本考案は、上記のようにエミッタホロワまたはソースホロワ回路をバッファ回 路として用い、かつバッファ回路によるベルトシフト分はDCバイアス回路によ り補償できるよう構成されているので、低電源電圧でも信号歪みを生じることな く、正常な動作が可能である。
【図1】本考案の実施例の構成を示す回路図である。
【図2】図1に示された実施例に用いられるバッファ回
路の具体的回路図である。
路の具体的回路図である。
【図3】図1に示された実施例に用いられるDCバイア
ス発生回路の具体的回路図である。
ス発生回路の具体的回路図である。
【図4】従来例の構成を示す回路図である。
【図5】図4に示された従来例におけるバッファ回路の
具体的回路図である。
具体的回路図である。
【図6】図4に示された従来例におけるDCバイアス発
生回路の具体的回路図である。
生回路の具体的回路図である。
10、11、10’〜12’… バッファ回路 13 … 加算回路 14、14’… DCバイアス発生回路 15 … 正弦波発生回路
Claims (1)
- 【請求項1】 正弦波発生回路、バッファ回路、加算回
路及びDCバイアス発生回路とから構成されるデユアル
トーンマルチ周波数発生器において、 上記正弦波発生回路は、上記DCバイアス発生回路から
バイアス電圧が供給される直列分圧抵抗回路、該分圧抵
抗回路の複数の分圧点にそれぞれ一端が接続され他端が
共通に接続された複数のスイッチからなる行トーン信号
用スイッチ及び列トーン用スイッチ並びに該分圧抵抗回
路の中間点から基準電圧を発生させる基準電圧発生手段
とからなり、スイッチのスキャンニング動作に応じた周
波数の行トーン信号、列トーン信号及び基準電圧を発生
させるよう構成され、 上記バッファ回路は、エミッタホロワ又はソースホロワ
回路で構成され、上記行トーン信号、列トーン信号及び
基準電圧をそれぞれ入力して上記加算回路にそれぞれ出
力するよう構成され、 上記加算回路は、上記バッファ回路からの上記行トーン
信号、列トーン信号及び基準電圧が入力され、上記行ト
ーン信号と列トーン信号とを合成し上記基準電圧を基準
とするデユアルトーンマルチ周波数として出力する演算
増幅器で構成され、 上記DCバイアス発生回路は、上記エミッタホロワ又は
ソースホロワ回路からなるバッファ回路における信号及
び基準電圧のレベルシフト分を補償するレベルシフト手
段を含み、上記分圧抵抗回路にバイアス電圧を供給する
よう構成されていることを特徴とするデユアルトーンマ
ルチ周波数発生器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1994006647U JP2565817Y2 (ja) | 1994-06-09 | 1994-06-09 | デユアルトーンマルチ周波数発生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1994006647U JP2565817Y2 (ja) | 1994-06-09 | 1994-06-09 | デユアルトーンマルチ周波数発生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0720745U true JPH0720745U (ja) | 1995-04-11 |
JP2565817Y2 JP2565817Y2 (ja) | 1998-03-25 |
Family
ID=11644177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1994006647U Expired - Lifetime JP2565817Y2 (ja) | 1994-06-09 | 1994-06-09 | デユアルトーンマルチ周波数発生器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2565817Y2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54134962A (en) * | 1978-04-12 | 1979-10-19 | Nec Corp | Generating circuit for dual-frequency signal |
JPS60136461A (ja) * | 1983-12-26 | 1985-07-19 | Toshiba Corp | Dtmf信号発生装置 |
JPS6354003A (ja) * | 1986-08-25 | 1988-03-08 | Sanken Electric Co Ltd | 擬似正弦波発生回路 |
-
1994
- 1994-06-09 JP JP1994006647U patent/JP2565817Y2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54134962A (en) * | 1978-04-12 | 1979-10-19 | Nec Corp | Generating circuit for dual-frequency signal |
JPS60136461A (ja) * | 1983-12-26 | 1985-07-19 | Toshiba Corp | Dtmf信号発生装置 |
JPS6354003A (ja) * | 1986-08-25 | 1988-03-08 | Sanken Electric Co Ltd | 擬似正弦波発生回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2565817Y2 (ja) | 1998-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5043599A (en) | CMOS differential comparator with offset voltage | |
US5396555A (en) | Power and signal transmission system | |
US4458211A (en) | Integrable signal-processing semiconductor circuit | |
US6144234A (en) | Sample hold circuit and semiconductor device having the same | |
US4345217A (en) | Cascode current source | |
US5940498A (en) | Electronic voice circuit configuration | |
KR970024619A (ko) | 비교기의 입력 바이어스전류가 보상된 아날로그 디지탈 변환기 | |
US4602172A (en) | High input impedance circuit | |
US5113146A (en) | Amplifier arrangement | |
JPH02249345A (ja) | デュアルトーンマルチ周波数発生器 | |
JPH0720745U (ja) | デユアルトーンマルチ周波数発生器 | |
JPH06232655A (ja) | シングルエンド−差動変換器 | |
US5412559A (en) | Full wave rectifying circuit | |
US5144169A (en) | Operational amplifier circuit | |
US5642064A (en) | Voltage to current conversion circuit including a differential amplifier | |
US5623230A (en) | Low-offset, buffer amplifier | |
US4278954A (en) | Suppressed carrier modulator using differential amplifier | |
EP0750392A2 (en) | A high voltage operational amplifier | |
JPH04208702A (ja) | 周波数変換回路 | |
US5606271A (en) | Extreme level circuit | |
JP3103104B2 (ja) | バッファ回路 | |
US7492225B2 (en) | Gain-controlled amplifier | |
US4800585A (en) | Saturating bipolar switch circuit for telephone dial pulsing | |
GB2101826A (en) | An amplifier circuit arrangement | |
IE903281A1 (en) | Circuit arrangement for converting signals with ttl level¹into signals with cml level of ecl level |