JPH02105632A - アナログ・デジタル変換回路 - Google Patents
アナログ・デジタル変換回路Info
- Publication number
- JPH02105632A JPH02105632A JP25865988A JP25865988A JPH02105632A JP H02105632 A JPH02105632 A JP H02105632A JP 25865988 A JP25865988 A JP 25865988A JP 25865988 A JP25865988 A JP 25865988A JP H02105632 A JPH02105632 A JP H02105632A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- conversion circuit
- resistance
- input voltage
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 25
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアナログ・デジタル変換回路に関し、特に抵抗
ストリングを用いるアナログ・デジタル変換回路に関す
る。
ストリングを用いるアナログ・デジタル変換回路に関す
る。
従来、この種のアナログ・デジタル変換回路は抵抗スト
リングを用い、基準電圧と比較することによりＡ／Ｄ変
換を行っているが、この基準電圧により変換可能なアナ
ログ入力の範囲が決定されている。
リングを用い、基準電圧と比較することによりＡ／Ｄ変
換を行っているが、この基準電圧により変換可能なアナ
ログ入力の範囲が決定されている。
上述した従来のアナログ・デジタル変換回路は、基準電
圧によってのみ変換可能なアナログ入力電圧範囲が決定
されるようになっている。すなわち、この入力電圧範囲
が異なる２以上のアナログ量を入力しようとすると、複
数個の基準電圧の発生回路と複数のスイッチとを用意し
、切り換えながら使用するか、あるいはアナログ入力部
にバッファアンプを置き電圧範囲を変換しなければなら
ない、従って、アナログ量の電圧範囲が狭い入力につい
ては、分解能が実質的に低下するという欠点がある。
圧によってのみ変換可能なアナログ入力電圧範囲が決定
されるようになっている。すなわち、この入力電圧範囲
が異なる２以上のアナログ量を入力しようとすると、複
数個の基準電圧の発生回路と複数のスイッチとを用意し
、切り換えながら使用するか、あるいはアナログ入力部
にバッファアンプを置き電圧範囲を変換しなければなら
ない、従って、アナログ量の電圧範囲が狭い入力につい
ては、分解能が実質的に低下するという欠点がある。
本発明の目的は、かかるアナログ量の電圧範囲が狭い入
力についても分解能を実質的に低下することなく、また
異なる入力電圧範囲のアナログ入力に対しても簡単且つ
高精度に分解能を低下させることなくＡ／Ｄ変換を実現
するアナログ・デジタル変換回路を提供することにある
。
力についても分解能を実質的に低下することなく、また
異なる入力電圧範囲のアナログ入力に対しても簡単且つ
高精度に分解能を低下させることなくＡ／Ｄ変換を実現
するアナログ・デジタル変換回路を提供することにある
。
本発明のアナログ・デジタル変換回路は、基準電圧源に
接続される抵抗ストリングと、アナログ入力電圧および
前記抵抗ストリングによって分圧された比較用電圧を比
較するコンパレータとを含むアナログ・デジタル変換回
路において、前記抵抗ストリングの両端に共に並列接続
された抵抗素子とスイッチ回路とを有して構成される。
接続される抵抗ストリングと、アナログ入力電圧および
前記抵抗ストリングによって分圧された比較用電圧を比
較するコンパレータとを含むアナログ・デジタル変換回
路において、前記抵抗ストリングの両端に共に並列接続
された抵抗素子とスイッチ回路とを有して構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すアナログ・デジタル変
換回路のブロック図である。
換回路のブロック図である。
第１図に示すように、本実施例のアナログ・デジタル変
換回路は、基準電圧源ｖ Ｒ，、および抵抗ストリング
３間に接続された抵抗素子１とＦＥＴスイッチ２との並
列回路と、抵抗ストリング３およびグランド間に接続さ
れた抵抗素子４とＦＥＴスイッチ５との並列回路と、抵
抗ストリング３がら接続された比較用電圧を入力するア
ナログマルチプレクサ６と、アナログ入力Ａ、Ｂを入力
して切譬えるアナログＳＷ７と、このアナログＳＷ７の
出力とアナログマルチプレクサ６の出力とを比較するコ
ンパレータ８と、コンパレータ８の出力をデジタル信号
出力として逐次変換する逐次変換ロジック回路９と、逐
次変換ロジック回路９の出力を変換出力とするデジタル
出力バッファ１ｏとを有し、逐次変換ロジック回路９の
出力によりアナログマルチプレクサ６内の複数のスイッ
チを順に切替えている。また、抵抗素子１，４に並列に
接続されるＦＥＴトランジスタ２および５はそれぞれ制
御人力ＣおよびＤによりオン、オフの制御がなされる。
換回路は、基準電圧源ｖ Ｒ，、および抵抗ストリング
３間に接続された抵抗素子１とＦＥＴスイッチ２との並
列回路と、抵抗ストリング３およびグランド間に接続さ
れた抵抗素子４とＦＥＴスイッチ５との並列回路と、抵
抗ストリング３がら接続された比較用電圧を入力するア
ナログマルチプレクサ６と、アナログ入力Ａ、Ｂを入力
して切譬えるアナログＳＷ７と、このアナログＳＷ７の
出力とアナログマルチプレクサ６の出力とを比較するコ
ンパレータ８と、コンパレータ８の出力をデジタル信号
出力として逐次変換する逐次変換ロジック回路９と、逐
次変換ロジック回路９の出力を変換出力とするデジタル
出力バッファ１ｏとを有し、逐次変換ロジック回路９の
出力によりアナログマルチプレクサ６内の複数のスイッ
チを順に切替えている。また、抵抗素子１，４に並列に
接続されるＦＥＴトランジスタ２および５はそれぞれ制
御人力ＣおよびＤによりオン、オフの制御がなされる。
ここで、抵抗素子１の抵抗値をＲａ、抵抗素子４の抵抗
値をＲｂ、抵抗ストリング３の抵抗値をＲｓ、基準電圧
の値をＶＲＩ！Ｆとする。
値をＲｂ、抵抗ストリング３の抵抗値をＲｓ、基準電圧
の値をＶＲＩ！Ｆとする。
今、トランジスタ２とトランジスタ５とがそれぞれ制御
信号Ｃ，ＤでＯＮさせられているとすると、抵抗ストリ
ング３の両端の電位差はＶＲＥＦとなり、出力される比
較電圧は０〜ＶＲＩＦの範囲となる。従って、アナログ
人力Ａ、Ｂの変換可能な入力電圧範囲は０〜ＶＲＩ！Ｆ
となる。また、制御信号Ｃによってトランジスタ２だけ
が０ＦＦＬ圧範囲となる。
信号Ｃ，ＤでＯＮさせられているとすると、抵抗ストリ
ング３の両端の電位差はＶＲＥＦとなり、出力される比
較電圧は０〜ＶＲＩＦの範囲となる。従って、アナログ
人力Ａ、Ｂの変換可能な入力電圧範囲は０〜ＶＲＩ！Ｆ
となる。また、制御信号Ｃによってトランジスタ２だけ
が０ＦＦＬ圧範囲となる。
要するに、本実施例は基準電圧の発生回路を複数用意す
ることなく、またバッファアンプを使用せずに変換可能
な入力電圧範囲を可変できるので、入力電圧範囲の狭い
アナログ量に対しても実質的な分解能を本来のアナログ
・デジタル変換回路の分解能とほぼ同じにすることがで
きる。
ることなく、またバッファアンプを使用せずに変換可能
な入力電圧範囲を可変できるので、入力電圧範囲の狭い
アナログ量に対しても実質的な分解能を本来のアナログ
・デジタル変換回路の分解能とほぼ同じにすることがで
きる。
以上、本実施例については、逐次比較型Ａ／Ｄ変換回路
を例にとって説明したが、本発明は並列比較型Ａ／Ｄ変
換回路についても同様に適用することができ、その場合
はアナログマルチプレクサおよび逐次変換ロジック回路
を複数個のコンパレータ及びエンコーダで構成すれば、
実現することができる。
を例にとって説明したが、本発明は並列比較型Ａ／Ｄ変
換回路についても同様に適用することができ、その場合
はアナログマルチプレクサおよび逐次変換ロジック回路
を複数個のコンパレータ及びエンコーダで構成すれば、
実現することができる。
以上説明したように、本発明のアナログ・デジタル変換
回路は、基準電圧の発生回路を複数用意することなく、
トランジスタ等のスイッチ回路をＯＮ、ＯＦＦさせるこ
とにより発生する比較電圧の範囲を変化させることがで
き、簡単な回路で変換可能なアナログ入力電圧範囲を変
化させることができ実質的な分解能の低下を防止するこ
とができるという効果がある。
回路は、基準電圧の発生回路を複数用意することなく、
トランジスタ等のスイッチ回路をＯＮ、ＯＦＦさせるこ
とにより発生する比較電圧の範囲を変化させることがで
き、簡単な回路で変換可能なアナログ入力電圧範囲を変
化させることができ実質的な分解能の低下を防止するこ
とができるという効果がある。
また、モノリシックＩＣのチップ上で比較電を発生して
いるアナログ−デジタル変換回路にいては、従来変換可
能な入力電圧範囲を変化さながら使用することは困難で
あったが、本発明回路を内蔵させることにより、簡単に
且つ同一ツブ上の抵抗値の比を高精度に作れるので、変
可能な入力電圧範囲を可変でき、簡単且つ高精に実質的
な分解能を低下させることなく異なる力電圧範囲のアナ
ログ入力にも対応することがきるという効果がある。
いるアナログ−デジタル変換回路にいては、従来変換可
能な入力電圧範囲を変化さながら使用することは困難で
あったが、本発明回路を内蔵させることにより、簡単に
且つ同一ツブ上の抵抗値の比を高精度に作れるので、変
可能な入力電圧範囲を可変でき、簡単且つ高精に実質的
な分解能を低下させることなく異なる力電圧範囲のアナ
ログ入力にも対応することがきるという効果がある。
第１図は本発明の一実施例を示すアナログ・ジタル変換
回路の回路図である。
回路の回路図である。
Claims (1)
- 基準電圧源に接続される抵抗ストリングと、アナログ入
力電圧および前記抵抗ストリングによって分圧された比
較用電圧を比較するコンパレータとを含むアナログ・デ
ジタル変換回路において、前記抵抗ストリングの両端に
共に並列接続された抵抗素子とスイッチ回路とを有する
ことを特徴とするアナログ・デジタル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25865988A JPH02105632A (ja) | 1988-10-13 | 1988-10-13 | アナログ・デジタル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25865988A JPH02105632A (ja) | 1988-10-13 | 1988-10-13 | アナログ・デジタル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02105632A true JPH02105632A (ja) | 1990-04-18 |
Family
ID=17323321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25865988A Pending JPH02105632A (ja) | 1988-10-13 | 1988-10-13 | アナログ・デジタル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02105632A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5325736A (en) * | 1992-02-27 | 1994-07-05 | Asmo Co., Ltd. | Bearing device for supporting a motor shaft |
| WO2008056124A2 (en) * | 2006-11-07 | 2008-05-15 | Cambridge Silicon Radio Limited | Rail to rail flash |
-
1988
- 1988-10-13 JP JP25865988A patent/JPH02105632A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5325736A (en) * | 1992-02-27 | 1994-07-05 | Asmo Co., Ltd. | Bearing device for supporting a motor shaft |
| WO2008056124A2 (en) * | 2006-11-07 | 2008-05-15 | Cambridge Silicon Radio Limited | Rail to rail flash |
| WO2008056124A3 (en) * | 2006-11-07 | 2008-07-03 | Cambridge Silicon Radio Ltd | Rail to rail flash |
| US8013773B2 (en) | 2006-11-07 | 2011-09-06 | Cambridge Silicon Radio Limited | Rail to rail flash |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5801655A (en) | Multi-channel D/A converter utilizing a coarse D/A converter and a fine D/A converter | |
| US5495245A (en) | Digital-to-analog converter with segmented resistor string | |
| US5059978A (en) | Resistor-string digital to analog converters with auxiliary coarse ladders | |
| US5111205A (en) | Digital-to-analog and analog-to-digital converters | |
| US4831379A (en) | Complementary voltage interpolation circuit | |
| US6703956B1 (en) | Technique for improved linearity of high-precision, low-current digital-to-analog converters | |
| JP3130528B2 (ja) | ディジタル・アナログ変換器 | |
| US4573005A (en) | Current source arrangement having a precision current-mirror circuit | |
| JPH06152420A (ja) | アナログ／ディジタル変換器 | |
| JPS6245729B2 (ja) | ||
| US4459580A (en) | DA Converter | |
| JPH0470215A (ja) | Ｄ／ａ変換器 | |
| JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
| JP3494366B2 (ja) | Ｄａ変換器 | |
| JPH02105632A (ja) | アナログ・デジタル変換回路 | |
| US6999016B2 (en) | D/A converter and semiconductor device | |
| US4549166A (en) | Digital-to-analog converter using a feedback element matching technique | |
| JPH0436609B2 (ja) | ||
| US4737766A (en) | Code converter with complementary output voltages | |
| JPH0846515A (ja) | デジタルアナログ変換装置 | |
| KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
| JP2980035B2 (ja) | Ａ／ｄ変換回路 | |
| JPH06224764A (ja) | Ａ／ｄ変換器 | |
| JPS63111727A (ja) | Ａ／ｄ変換器 | |
| JPS61293023A (ja) | アナログ−デイジタル変換器 |