JPS5938768B2 - 復号化回路 - Google Patents
復号化回路Info
- Publication number
- JPS5938768B2 JPS5938768B2 JP9653679A JP9653679A JPS5938768B2 JP S5938768 B2 JPS5938768 B2 JP S5938768B2 JP 9653679 A JP9653679 A JP 9653679A JP 9653679 A JP9653679 A JP 9653679A JP S5938768 B2 JPS5938768 B2 JP S5938768B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- converter
- sampling capacitor
- switches
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】
この発明は入力ディジタル信号をＤＡ変換器にヨリアナ
ログ信号に変換し、そのアナログ信号をスイッチドキャ
パシタフィルタにより補間することにより復号出力を得
る復号化回路に関する。
ログ信号に変換し、そのアナログ信号をスイッチドキャ
パシタフィルタにより補間することにより復号出力を得
る復号化回路に関する。
従来のこの種の復号化回路は第１図に示すようｌこｎビ
ットディジクル入力信号は入力端子ｔ１〜ｔ、ＤＡ変換
器１１に与えられ、これによりアナログ電圧に変換され
このアナログ電圧は周期的に動作するスイッチ１３及び
１４がＯＮとされてサンプリングコンデンサ１５にサン
プリングされて充電される。
ットディジクル入力信号は入力端子ｔ１〜ｔ、ＤＡ変換
器１１に与えられ、これによりアナログ電圧に変換され
このアナログ電圧は周期的に動作するスイッチ１３及び
１４がＯＮとされてサンプリングコンデンサ１５にサン
プリングされて充電される。
次に同様のスイッチ１６及び１７がＯＮにされて演算増
幅器１８及び積分コンデンサ１９よりなる積分回路２１
によりコンデンサ１５の充電電圧は積分される。
幅器１８及び積分コンデンサ１９よりなる積分回路２１
によりコンデンサ１５の充電電圧は積分される。
その積分出力は復号出力として出力端子２２に与えられ
る。
る。
スイッチ１３．１４，１６，１７、サンプリングコンデ
ンサ１５、積分回路２１はスイッチドキャパシタフィル
タ２３を構成し、このスイッチドキャパシタフィルタ２
３は最も簡単な１次低域通過Ｐ波器として示したが必要
に応じて同様の回路を付加して高次のフィルタを用いる
場合もある。
ンサ１５、積分回路２１はスイッチドキャパシタフィル
タ２３を構成し、このスイッチドキャパシタフィルタ２
３は最も簡単な１次低域通過Ｐ波器として示したが必要
に応じて同様の回路を付加して高次のフィルタを用いる
場合もある。
通常の用途ではＤＡ変換器１１の出力はプラスマイナス
の両極団とすることが多く、このためＤＡ変換器１１の
基準電圧として両極性を必要としていた。
の両極団とすることが多く、このためＤＡ変換器１１の
基準電圧として両極性を必要としていた。
このためこの従来の復号化回路をＬＳＩ化する場合の障
害となっていた。
害となっていた。
この発明の目的はＤＡ変換器及びスイッチドキャパシタ
フィルタを用いる復号化回路において半導化集積回路化
が容易なものを得ようとするものである。
フィルタを用いる復号化回路において半導化集積回路化
が容易なものを得ようとするものである。
この発明によればＤＡ変換器としては入力ディジタル信
号中の符号ビットを除く信号をアナログ信号ｌこ変換す
るように構成され、スイッチドキャパシタフィルタｌこ
おいてそのサンプリングコンデンサに対する光電極性又
はサンプリングコンデンサの電圧を積分する積分極匪が
入力信号中の符号ビットに応じて切換えられるように構
成される。
号中の符号ビットを除く信号をアナログ信号ｌこ変換す
るように構成され、スイッチドキャパシタフィルタｌこ
おいてそのサンプリングコンデンサに対する光電極性又
はサンプリングコンデンサの電圧を積分する積分極匪が
入力信号中の符号ビットに応じて切換えられるように構
成される。
第２図はこの発明による復号化回路の一例を示し、第１
図と対応する部分に同一符号を付けであるが、この発明
においてはＤＡ変換器１１は入力ディジタル信号中の符
号ビットを除いたものをアナログ信号に変換するように
構成する。
図と対応する部分に同一符号を付けであるが、この発明
においてはＤＡ変換器１１は入力ディジタル信号中の符
号ビットを除いたものをアナログ信号に変換するように
構成する。
即ち符号ビットが与えられる入力端子ｔｎはＤＡ変換器
１１から外す。
１１から外す。
またこの実施例ではサンプリングコンデンサ１５に対す
る光電極性を入力ディジタル信号中の符号ビットに応じ
て切換えるようにされる。
る光電極性を入力ディジタル信号中の符号ビットに応じ
て切換えるようにされる。
このため例えばコンデンサ１５の両端はスイッチ１３及
び２４を通じてＤＡ変換器１１の出力側に接続され、ま
たコンデンサ１５の両端はスイッチ１４．１６を通じて
接地される。
び２４を通じてＤＡ変換器１１の出力側に接続され、ま
たコンデンサ１５の両端はスイッチ１４．１６を通じて
接地される。
スイッチ１３．１６及びコンデンサ１５の接続点がスイ
ッチ１７に接続さね− スイッチ１３．１４は同時にオ
ンオフ制御され、またスイッチ２４．１６が同時にオン
オフ制御される。
ッチ１７に接続さね− スイッチ１３．１４は同時にオ
ンオフ制御され、またスイッチ２４．１６が同時にオン
オフ制御される。
これ等スイッチに対する制御はスイッチ１７に対する制
御などを行う制御回路２６により行われる。
御などを行う制御回路２６により行われる。
ｎビットディジタル入力の符号ビットを除く下位ｎ−１
ビツトはＤＡ変換器１１により出力信号の絶対値を例え
ば負の電流で出力とする。
ビツトはＤＡ変換器１１により出力信号の絶対値を例え
ば負の電流で出力とする。
この出力は第１のタイミングにおいてスイッチ１３及び
１４をオンすることによりコンデンサ１５に充電される
か、あるいはスイッチ１６．２４をオンすることにより
コンデンサ１５に充電される。
１４をオンすることによりコンデンサ１５に充電される
か、あるいはスイッチ１６．２４をオンすることにより
コンデンサ１５に充電される。
コンデンサ１５の電荷は第２のタイミングにおいてスイ
ッチ１７及び１４をオンすることにより積分回路２１に
転送される。
ッチ１７及び１４をオンすることにより積分回路２１に
転送される。
第１のタイミングにおいてディジタル入力の符号ビット
が１の時にスイッチ１３．１４をオンにし、符号ビット
が０の時にスイッチ１６．２４をオンにする。
が１の時にスイッチ１３．１４をオンにし、符号ビット
が０の時にスイッチ１６．２４をオンにする。
この切換えによりコンデンサ１５に対する光電極性が切
換えられ符号ビラトラ含む復号化出力が出力端子２２に
得られる。
換えられ符号ビラトラ含む復号化出力が出力端子２２に
得られる。
即ち符号ビットが１の場合はコンデンサ１５の負電荷が
積分回路２１で積分されて正の出力が端子２２に得られ
、符号ビットが０の場合はコンデンサ１５の正電荷が積
分回路２１で積分されて負の出力が端子２２に得られる
。
積分回路２１で積分されて正の出力が端子２２に得られ
、符号ビットが０の場合はコンデンサ１５の正電荷が積
分回路２１で積分されて負の出力が端子２２に得られる
。
ＤＡ変換器１１が正電流で出力される場合は符号ビット
が１の時にスイッチ１６．２４をオンとし、符号ビット
が０の時にスイッチ１３，１４ｒ＊オンにする。
が１の時にスイッチ１６．２４をオンとし、符号ビット
が０の時にスイッチ１３，１４ｒ＊オンにする。
符号ビットの１，０とスイッチ制御との関係を上述とは
逆にすれば、端子２２から極性が反転された出力が得ら
れる。
逆にすれば、端子２２から極性が反転された出力が得ら
れる。
従って所望の極曲出力が得られるように符号ビットの１
，０に応じて制御するスイッチを選択すればよい。
，０に応じて制御するスイッチを選択すればよい。
スイッチ１３，１４，１６，１７，２４としてはＦＥＴ
が用いられることがあり、その基板及びソース又はドレ
イン内ｌこ寄生容量が存在する。
が用いられることがあり、その基板及びソース又はドレ
イン内ｌこ寄生容量が存在する。
このためスイッチ１３．１４が制御される場合はスイッ
チ１３，１６．１７の寄生容量がコンデンサ１５に並列
に加わる。
チ１３，１６．１７の寄生容量がコンデンサ１５に並列
に加わる。
一方スイッチ１６．２４が制御される際はスイッチ２４
．１４の寄生容量はスイッチ１７を通じてコンデンサ１
５の電荷を積分回路２１へ供給する際にスイッチ１４が
接地されて寄生容量の影響は除去される。
．１４の寄生容量はスイッチ１７を通じてコンデンサ１
５の電荷を積分回路２１へ供給する際にスイッチ１４が
接地されて寄生容量の影響は除去される。
このようｌこスイッチ１３，１４の制御とスイッチ１６
．２４の制御とにより寄生容量の影響が異なる。
．２４の制御とにより寄生容量の影響が異なる。
この問題を解決するには例えば第３図に示すように、上
記寄生容量に対応する補償用コンデンサ２１を設けその
一端をコンデンサ１５、スイッチ１３の接続点に接続し
、他端をスイッチ２８を通じてＤＡ変換器１１の出力側
に、スイッチ２９を通じて接地に接続する。
記寄生容量に対応する補償用コンデンサ２１を設けその
一端をコンデンサ１５、スイッチ１３の接続点に接続し
、他端をスイッチ２８を通じてＤＡ変換器１１の出力側
に、スイッチ２９を通じて接地に接続する。
スイッチ２４゜１６がオンされる時スイッチ２８がオン
されるようにする。
されるようにする。
このようｌこするとスイッチ２４がオンの時コンデンサ
１５に補償用コンデンサ２７が並列に接続されて上記寄
生容量を補償する。
１５に補償用コンデンサ２７が並列に接続されて上記寄
生容量を補償する。
またスイッチ２４を通じて光電した時は第２のタイミン
グでスイッチ１７，１４．２９をオンにする。
グでスイッチ１７，１４．２９をオンにする。
この方法により正負の出力の対称曲の劣化をのぞくこと
ができる。
ができる。
このようにわずかの容量とスイッチをスイッチドキャパ
シタフィルタ２３の入力部に追加するのみでＤＡ変換器
１１の符号ビットを省略できる。
シタフィルタ２３の入力部に追加するのみでＤＡ変換器
１１の符号ビットを省略できる。
このことＬＪＤＡ変換器１１の基準電圧は単極性でよく
なり動作電圧範囲は半減し、従ってＤＡ変換器１１内の
スイッチが簡単化されＬＳＩ化が容易ｌこなる。
なり動作電圧範囲は半減し、従ってＤＡ変換器１１内の
スイッチが簡単化されＬＳＩ化が容易ｌこなる。
第４図はこの発明の他の実施例である。
第２図及び第３図の実施例との違いは極性の切換えを積
分回路とサンプリングコンデンサとの接続時ｌこ行って
いることである。
分回路とサンプリングコンデンサとの接続時ｌこ行って
いることである。
つまり符号ビットにより積分極性を切換える。
即ちスイッチ１３．１４ｆオンにしてコンデンサ１５に
光電し、その後スイッチ１４．１７をオンにしてコンデ
ンサ１５の電荷を積分回路２１に転送する。
光電し、その後スイッチ１４．１７をオンにしてコンデ
ンサ１５の電荷を積分回路２１に転送する。
これに対し積分極性を切換えるにはスイッチ１３，１４
をオンｌこすると共にスイッチ３１をもオンにして補償
用コンデンサ２７にも充電しその後スイッチ３２，３３
゜３４をオンにしてコンデンサ１５の電荷を積分回路２
１に転送する。
をオンｌこすると共にスイッチ３１をもオンにして補償
用コンデンサ２７にも充電しその後スイッチ３２，３３
゜３４をオンにしてコンデンサ１５の電荷を積分回路２
１に転送する。
以上説明したようにこの発明によればＤＡ変換器を簡易
化できるためＬＳＩ化が容易であり、また基準電（Ｅを
単極酸化できるため電源をＬＳＩに内蔵する場合も外付
にする場合も有利である。
化できるためＬＳＩ化が容易であり、また基準電（Ｅを
単極酸化できるため電源をＬＳＩに内蔵する場合も外付
にする場合も有利である。
特にこの回路はＭＯＳ−ＬＳＩ化ＰＣＭシングルチャン
ネルＣ０ＤＥＣに有効である。
ネルＣ０ＤＥＣに有効である。
第１図は従来の復号化回路を示す接続図、第２図はこの
発明による復号化回路の実施例を示す接続図、第３図及
び第４図はそれぞれこの発明による復号化回路の他の実
施例を示す接続図である。 １１・・・・・・ＤＡ変換器、１５・・・・・・サンプ
リングコンデンサ、２１・・・・・・積分回路、２２−
・・・・・出力端子、２３・・・・・・スイッチドキャ
パシタフィルタ、２６・・・・・・スイッチ制御回路、
２７・・・・・・補償用コンデンサ、ｔ１〜ｔｎ・・・
・・・ディジクル信号入力端子、１．・・・・・・符号
ビット入力端子。
発明による復号化回路の実施例を示す接続図、第３図及
び第４図はそれぞれこの発明による復号化回路の他の実
施例を示す接続図である。 １１・・・・・・ＤＡ変換器、１５・・・・・・サンプ
リングコンデンサ、２１・・・・・・積分回路、２２−
・・・・・出力端子、２３・・・・・・スイッチドキャ
パシタフィルタ、２６・・・・・・スイッチ制御回路、
２７・・・・・・補償用コンデンサ、ｔ１〜ｔｎ・・・
・・・ディジクル信号入力端子、１．・・・・・・符号
ビット入力端子。
Claims (1)
- 【特許請求の範囲】 １ 人力ディジタル信号が入力され、ディジタル符号を
アナログ信号に変換するＤＡ変換器と、そのＤＡ変換器
の出力がサンプリングされて光電されるサンプリングコ
ンデンサ、そのサンプリングコンデンサの充電電圧を積
分する積分回路よりなり、補間戸波を行うスイツナドキ
ャパシタフィルタとを具備する復号化回路において、上
記ＤＡ変換器は上記入力ディジタル信号中の符号ビット
を除いたものを片極性のアナログ信号に変換するように
構成され、上記サンプリングコンデンサの一方の端子に
上記ＤＡ変換器の出力側との間に第１のスイッチが接続
され、上記サンプリングコンデンサの上記一方の端子と
接地及び上記積分回路の入力側との間ｌこそれぞれ第２
のスイッチ及び第３のスイッチがそれぞれ接続され、上
記サンプリングコンデンサの他方の端子と上記ＤＡ変換
器の出力側との間に第４のスイッチが接続され、上記サ
ンプリングコンデンサの上記他方の端子と接地との間ｌ
こ第５のスイッチが接続され、上記入力ディジクル信号
中の符号ビットが入力され、上記ＤＡ変換器の出力をサ
ンプリングするタイミング時に上記符号ビットが１及び
０の一方で上記第１及び第５のスイッチをオンとし、上
記符号ビットが１及び０の他方で上記第２及び第３のス
イッチをオンとし、ｋ、配サンプリングコンデンサの電
荷を積分するタイミング時に上記第３及び第５のスイッ
チをオンさせるスイツナ制御回路が設けられ、上記積分
回路の出力側より両極酸復号化出力を得ることを特徴と
する復号化回路。 ２ 人力ディジタル信号が入力され、ディジクル符号を
アナログ信号に変換するＤＡ変換器と、そのＤＡ変換器
の出力かサンプリングされて光電されるサンプリングコ
ンデンサ、そのサンプリングコンデンサの充電電圧を積
分する積分回路よりなり、補間ｐ波を行うスイッチドキ
ャパシタフィルタとを具備する復号化回路において、上
記ＤＡ変換器は上記入力ディジタル信号中の符号ビット
を除いたものを片極性のアナログ信号に変換するように
構成され、上記サンプリングコンデンサの一方の端子と
上記ＤＡ変換器の出力側との間第１のスイッチが接続さ
れ、そのサンプリングコンデンサの一方の端子と接地及
び上記積分回路の入力側との間にそれぞれ第２のスイッ
チ及び第３のスイッチが接続され、上記サンプリングコ
ンデンサの他方の端子と接地との間ｌこ第４のスイッチ
が接続され、そのサンプリングコンデンサの他方の端子
と上記積分回路の入力側との間に第５のスイッチが接続
され、上記入力ディジクル信号中の符号ビ７５６５人力
され、上記ＤＡ変換器の出力をサンプリングするタイミ
ング時ｌこ上記第１及び第４のスイッチをオンにし、上
記サンプリングコンデンサの電荷を積分するタイミング
時に、上記符号ビットが１及び０の一方で上記第３及び
第４のスイッチをオンにし、上記符号ビットが１及び０
の他方で上記第２及び第５のスイッチをオンにするスイ
ッチ制御回路が設けられ、上記積分回路の出力側より両
極曲復号化出力を復ることを特徴とする復号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9653679A JPS5938768B2 (ja) | 1979-07-27 | 1979-07-27 | 復号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9653679A JPS5938768B2 (ja) | 1979-07-27 | 1979-07-27 | 復号化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5620329A JPS5620329A (en) | 1981-02-25 |
| JPS5938768B2 true JPS5938768B2 (ja) | 1984-09-19 |
Family
ID=14167832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9653679A Expired JPS5938768B2 (ja) | 1979-07-27 | 1979-07-27 | 復号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5938768B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5721127A (en) * | 1980-07-15 | 1982-02-03 | Sanyo Electric Co Ltd | Digital-to-analog converter |
| JPS57202126A (en) * | 1981-06-05 | 1982-12-10 | Toko Inc | Digital-to-analog converter |
| JPS61256826A (ja) * | 1985-05-09 | 1986-11-14 | Sony Corp | Ｄ／ａコンバ−タ |
| GB0407010D0 (en) * | 2004-03-27 | 2004-04-28 | Koninkl Philips Electronics Nv | Digital to analogue converters |
-
1979
- 1979-07-27 JP JP9653679A patent/JPS5938768B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5620329A (en) | 1981-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4053223B2 (ja) | ディジタル−アナログ電流変換器 | |
| US6437720B1 (en) | Code independent charge transfer scheme for switched-capacitor digital-to-analog converter | |
| US6271784B1 (en) | Capacitor-based digital-to-analog converter with continuous time output | |
| US5479130A (en) | Auto-zero switched-capacitor integrator | |
| US5563597A (en) | Switched-capacitor one-bit digital-to-analog converter with low sensitivity to op-amp offset voltage | |
| US6693574B2 (en) | D/A converter and delta-sigma D/A converter | |
| US5351050A (en) | Detent switching of summing node capacitors of a delta-sigma modulator | |
| JP2008160843A (ja) | オフセットエラー修正およびそれに同一のものを使用するシステムを用いるサンプル＆ホールド回路および方法 | |
| JP2762868B2 (ja) | 電圧比較回路 | |
| JP2916505B2 (ja) | 比較回路 | |
| US5872469A (en) | Switched capacitor circuit adapted to store charge on a sampling capacitor related to a sample for an analog signal voltage and to subsequently transfer such stored charge | |
| JP2002124878A (ja) | 加重平均値演算回路 | |
| JPH0434239B2 (ja) | ||
| JPS5938768B2 (ja) | 復号化回路 | |
| JP4171222B2 (ja) | 多入力δς変調回路 | |
| JPH09186594A (ja) | コンパレータ、アナログ−デジタルコンバータ、半導体装置及び電圧比較方法 | |
| WO2005107079A1 (en) | An analog-to-digital converter | |
| EP1510008A2 (en) | Digital to analog conversion | |
| US5905397A (en) | Switching circuit and switched capacitor circuit including the switching circuit | |
| JPS6318769B2 (ja) | ||
| JP2533109B2 (ja) | 波形合成回路 | |
| JPH0422479Y2 (ja) | ||
| JPH03119829A (ja) | Ｄａ変換器 | |
| JPS63294132A (ja) | Ａ／ｄ変換器 | |
| JPH03204231A (ja) | Ｄ／ａ変換回路 |