JPH0499967A - 実効値直流変換装置 - Google Patents
実効値直流変換装置Info
- Publication number
- JPH0499967A JPH0499967A JP21847890A JP21847890A JPH0499967A JP H0499967 A JPH0499967 A JP H0499967A JP 21847890 A JP21847890 A JP 21847890A JP 21847890 A JP21847890 A JP 21847890A JP H0499967 A JPH0499967 A JP H0499967A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- integrator
- effective value
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 13
- 230000010354 integration Effects 0.000 abstract description 3
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 abstract 1
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、実効値直流変換装置に関するものであり、詳
しくは、低周波数領域での出力安定性の改善に関するも
のである。
しくは、低周波数領域での出力安定性の改善に関するも
のである。
〈従来の技術〉
実効値直流変換装置として、絶対値回路とログ・アンチ
ログ回路を用いた２乗・除算回路と積分器とで構成され
たものがある。
ログ回路を用いた２乗・除算回路と積分器とで構成され
たものがある。
第６図はこのような従来の装置の一例を示すブロック図
である。図において、入力端子１に加えられる交流入力
信号は絶対値回路２で絶対値化されてログ・アンチログ
回路を用いた２乗・除算回路３に加えられる。この２乗
・除算回路３の出力信号は積分器４に加えられて積分さ
れる。積分器４の出力信号は実効値信号として出力端子
５に出力されるとともに、２乗・除算回路３に除算入力
として帰還される。
である。図において、入力端子１に加えられる交流入力
信号は絶対値回路２で絶対値化されてログ・アンチログ
回路を用いた２乗・除算回路３に加えられる。この２乗
・除算回路３の出力信号は積分器４に加えられて積分さ
れる。積分器４の出力信号は実効値信号として出力端子
５に出力されるとともに、２乗・除算回路３に除算入力
として帰還される。
ところで、従来のこのような装置における積分器４の時
定数は、応答性を高めるために比較的小さい一定の値に
固定されていた。
定数は、応答性を高めるために比較的小さい一定の値に
固定されていた。
〈発明が解決しようとする課題〉
このために、入力信号の周波数が時定数に対して小さく
なると積分器４の出力信号かふらついてしまい、安定し
た実効値信号か得られないという問題がある。
なると積分器４の出力信号かふらついてしまい、安定し
た実効値信号か得られないという問題がある。
本発明は、このような点に着目したものであり、その目
的は、低周波領域でも安定した実効値信号か得られる実
効値直流変換装置を提供することにある。
的は、低周波領域でも安定した実効値信号か得られる実
効値直流変換装置を提供することにある。
く課題を解決するための手段〉
本発明の実効値直流変換装置は、
入力信号を絶対値化する絶対値回路と、この絶対値回路
の出力信号を２乗して除算するログ・アンチログ回路と
、 このログ・アンチログ回路の出力信号を積分して実効値
出力を得るとともにログ・アンチログ回路に除算信号と
して入力する積分器と、前記入力信号のゼロクロスを検
出し、このゼロクロス検出信号に従って積分器をリセッ
トするゼロクロス検出回路、 とで構成されたことを特徴とする。
の出力信号を２乗して除算するログ・アンチログ回路と
、 このログ・アンチログ回路の出力信号を積分して実効値
出力を得るとともにログ・アンチログ回路に除算信号と
して入力する積分器と、前記入力信号のゼロクロスを検
出し、このゼロクロス検出信号に従って積分器をリセッ
トするゼロクロス検出回路、 とで構成されたことを特徴とする。
く作用〉
積分器はゼロクロス検出回路のゼロクロス検出信号に従
って入力信号の半周期毎にリセットされる。
って入力信号の半周期毎にリセットされる。
これにより、入力信号の周波数か低い場合にも安定した
実効値出力か得られる。
実効値出力か得られる。
〈実施例〉
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は本発明の原理ブロック図であり、第６図と同一
部分には同一符号を付けている。図において、ゼロクロ
ス検出回路６は入力信月のゼロクロスを検出し、そのゼ
ロクロス検出信号を積分回路４にリセッＩ〜信号として
入力する。
部分には同一符号を付けている。図において、ゼロクロ
ス検出回路６は入力信月のゼロクロスを検出し、そのゼ
ロクロス検出信号を積分回路４にリセッＩ〜信号として
入力する。
このような構成において、積分器４はゼロクロス検出回
路６のセロクロス検出信号に従って入力信号の半周期毎
にリセットされる。
路６のセロクロス検出信号に従って入力信号の半周期毎
にリセットされる。
これにより、積分器４がら出力される実効値信号は、入
力信号の周波数が低い場合にも安定したものになる。
力信号の周波数が低い場合にも安定したものになる。
第２図は第１図の具体例を示す回路図である。
第２図において、積分器４は並列接続されて相補的に駆
動される同−構成の２系統の積分回路で構成されている
。すなわち、一方の積分回路は、非反転入力端子か共通
電位点に接続された演算増幅器Ａ、と、演算増幅器Ａ１
の反転入力端子と出力端子間に並列接続されたコンデン
サＣ１およびスイッチング素子Ｑ１と、演算増幅器Ａ１
の反転入力端子とログ・アンチログ回路３の出力端子の
間に抵抗を介して接続されたスイッチング素子Ｑ２と、
演算増幅器Ａ１の出力端子と共通電位点の間に接続され
たスイッチング素子Ｑ１と、演算増幅器Ａ１の出力端子
と実効値信号の出力端子５間に接続されたスイッチング
素子Ｑ２とで構成されている。他方の積分回路は、非反
転入力端子が共通電位点に接続された演算増幅器Ａ２と
、演算増幅器Ａ２の反転入力端子と出力端子間に並列接
続されたコンデンサＣ２およびスイッチング素子Ｑ２と
、演算増幅器Ａ２の反転入力端子とログ・アンチログ回
路３の出力端子の間に抵抗を介して接続されたスイッチ
ング素子Ｑ１と、演算増幅器Ａ２の出力端子と共通電位
点の間に接続されたスイッチング素子Ｑ２と、演算増幅
器Ａ２の出力端子と実効値信号の出力端子５間に接続さ
れたスイッチング素子Ｑ、とで構成されている。
動される同−構成の２系統の積分回路で構成されている
。すなわち、一方の積分回路は、非反転入力端子か共通
電位点に接続された演算増幅器Ａ、と、演算増幅器Ａ１
の反転入力端子と出力端子間に並列接続されたコンデン
サＣ１およびスイッチング素子Ｑ１と、演算増幅器Ａ１
の反転入力端子とログ・アンチログ回路３の出力端子の
間に抵抗を介して接続されたスイッチング素子Ｑ２と、
演算増幅器Ａ１の出力端子と共通電位点の間に接続され
たスイッチング素子Ｑ１と、演算増幅器Ａ１の出力端子
と実効値信号の出力端子５間に接続されたスイッチング
素子Ｑ２とで構成されている。他方の積分回路は、非反
転入力端子が共通電位点に接続された演算増幅器Ａ２と
、演算増幅器Ａ２の反転入力端子と出力端子間に並列接
続されたコンデンサＣ２およびスイッチング素子Ｑ２と
、演算増幅器Ａ２の反転入力端子とログ・アンチログ回
路３の出力端子の間に抵抗を介して接続されたスイッチ
ング素子Ｑ１と、演算増幅器Ａ２の出力端子と共通電位
点の間に接続されたスイッチング素子Ｑ２と、演算増幅
器Ａ２の出力端子と実効値信号の出力端子５間に接続さ
れたスイッチング素子Ｑ、とで構成されている。
ゼロクロス検出回路６は、並列接続された２個のコンパ
レータＣＭ Ｐ ＋ 、 ＣＭ Ｐ ２で構成されてい
る。すなわち、一方のコンパレータＣＭＰ、を構成する
演算増幅器Ａ３の反転入力端子は共通電位点に接続され
て非反転入力端子は絶対値回路２に接続され、出力端子
は積分器４を構成するスイッチング素子Ｑ１のオンオフ
制御端子に接続されている。他方のコンパレータＣＭＰ
２を構成する演算増幅器Ａ４の非反転入力端子は共通電
位点に接続されて反転入力端子は絶対値回路２に接続さ
れ、出力端子は積分器４を構成するスイッチング素子Ｑ
２のオンオフ制御端子に接続されている。
レータＣＭ Ｐ ＋ 、 ＣＭ Ｐ ２で構成されてい
る。すなわち、一方のコンパレータＣＭＰ、を構成する
演算増幅器Ａ３の反転入力端子は共通電位点に接続され
て非反転入力端子は絶対値回路２に接続され、出力端子
は積分器４を構成するスイッチング素子Ｑ１のオンオフ
制御端子に接続されている。他方のコンパレータＣＭＰ
２を構成する演算増幅器Ａ４の非反転入力端子は共通電
位点に接続されて反転入力端子は絶対値回路２に接続さ
れ、出力端子は積分器４を構成するスイッチング素子Ｑ
２のオンオフ制御端子に接続されている。
このように構成された回路の動作を第３図を用いて説明
する。
する。
（ａ）のような入力信号Ｖ ｉｌｌが入力されることに
より、ログ・アンチログ回路３のログ回路には（ｄ）の
ような電流■が流れる。コンパレータＣＭＰ＋ 、ＣＭ
Ｐ２の出力信号は入力信号Ｖ ｒｌの極性に従って（ｂ
）、（ｃ）に示すように相補的に反転する。これにより
、時間０〜Ｔ／２の間は積分器４を構成するスイッチン
グ素子Ｑ１はオンになってスイッチング素子Ｑ２はオフ
になり、演算増幅器Ａ１で構成される積分回路は入出力
端子かオフになってコンデンサＣ１は放電され、演算増
幅器Ａ２で構成される積分回路は入出力端子がオンにな
ってコンデンサＣ２は充電されることになる。時間１゛
／２〜Ｔの間は積分器４を構成するスイッチング素子Ｑ
、はオフになってスイッチング素子Ｑ２はオンになり、
演算増幅器Ａ、で構成される積分回路は入出力端子がオ
ンになってコンデンサＣ１は充電され、演算増幅器Ａ２
で構成される積分回路は入出力端子かオフになってコン
デンサＣ２は放電されることになる。この結果、演算増
幅器Ａ、で構成される積分回路の出力電圧■。
より、ログ・アンチログ回路３のログ回路には（ｄ）の
ような電流■が流れる。コンパレータＣＭＰ＋ 、ＣＭ
Ｐ２の出力信号は入力信号Ｖ ｒｌの極性に従って（ｂ
）、（ｃ）に示すように相補的に反転する。これにより
、時間０〜Ｔ／２の間は積分器４を構成するスイッチン
グ素子Ｑ１はオンになってスイッチング素子Ｑ２はオフ
になり、演算増幅器Ａ１で構成される積分回路は入出力
端子かオフになってコンデンサＣ１は放電され、演算増
幅器Ａ２で構成される積分回路は入出力端子がオンにな
ってコンデンサＣ２は充電されることになる。時間１゛
／２〜Ｔの間は積分器４を構成するスイッチング素子Ｑ
、はオフになってスイッチング素子Ｑ２はオンになり、
演算増幅器Ａ、で構成される積分回路は入出力端子がオ
ンになってコンデンサＣ１は充電され、演算増幅器Ａ２
で構成される積分回路は入出力端子かオフになってコン
デンサＣ２は放電されることになる。この結果、演算増
幅器Ａ、で構成される積分回路の出力電圧■。
は（ｅ）のようになって演算増幅器Ａ２で構成される積
分回路の出力電圧■２は（ｆ）のようになり、出力端子
５にはこれら出力電圧Ｖ、と■２が加算された（ｇ）の
ような実効値信号Ｖｏｕｔが出力されることになる。
分回路の出力電圧■２は（ｆ）のようになり、出力端子
５にはこれら出力電圧Ｖ、と■２が加算された（ｇ）の
ような実効値信号Ｖｏｕｔが出力されることになる。
第４図は第１図の他の具体例を示す回路図である。第４
図において、積分器４は、非反転入力端子が共通電位点
に接続された演算増幅器Ａ５と、相補的に充電と放電を
行うように演算増幅器Ａ５の反転入力端子と出力端子間
に両端が連動駆動されるａ〜ｄの４個の切換スイッチＳ
ＷＩを介して並列接続された２個のコンデンサＣ３，Ｃ
，とで構成されている。すなわち、コンデンサＣ３の一
端は切換スイッチａの可動接点ａｏに接続されて他端は
切換スイッチＣの可動接点Ｃｏに接続され、コンデンサ
Ｃ４の一端は切換スイッチｂの可動接点す。に接続され
て他端は切換スイッチｂの可動接点ｄＯに接続され、切
換スイッチａ、ｂの一方の固定接点ａ１．ｂ１は演算増
幅器Ａ５の反転入力端子に接続され、切換スイッチｃ、
ｄの一方の固定接点ＣＩ＋ｄｌは演算増幅器Ａ５の出力
端子に接続され、各切換スイッチａ〜ｄの他方の固定接
点ａ２〜ｄ２は共通電位点に接続されている。
図において、積分器４は、非反転入力端子が共通電位点
に接続された演算増幅器Ａ５と、相補的に充電と放電を
行うように演算増幅器Ａ５の反転入力端子と出力端子間
に両端が連動駆動されるａ〜ｄの４個の切換スイッチＳ
ＷＩを介して並列接続された２個のコンデンサＣ３，Ｃ
，とで構成されている。すなわち、コンデンサＣ３の一
端は切換スイッチａの可動接点ａｏに接続されて他端は
切換スイッチＣの可動接点Ｃｏに接続され、コンデンサ
Ｃ４の一端は切換スイッチｂの可動接点す。に接続され
て他端は切換スイッチｂの可動接点ｄＯに接続され、切
換スイッチａ、ｂの一方の固定接点ａ１．ｂ１は演算増
幅器Ａ５の反転入力端子に接続され、切換スイッチｃ、
ｄの一方の固定接点ＣＩ＋ｄｌは演算増幅器Ａ５の出力
端子に接続され、各切換スイッチａ〜ｄの他方の固定接
点ａ２〜ｄ２は共通電位点に接続されている。
ゼロクロス検出回路６は、コンパレータＣＭＰ３とワン
ショットモノマルチバイブレータＯＭＭとフリップフロ
ップＦＦとで構成されている。コンパレータＣＭＰ３を
構成する演算増幅器Ａ６の非反転入力端子は共通電位点
に接続されて反転入力端子は絶対値回路２に接続され、
出力端子はワンショットモノマルチバイブレータＯＭＭ
に接続されている。ワンショットモノマルチバイプレタ
ＯＭＭの出力端子はフリップフロップＦＦに接続されて
いる。また、フリップフロップＦＦの出力信号は切換ス
イッチＳＷ、（ａ〜ｄ）を連動して切換駆動する駆動信
号として加えられ、ワンショットモノマルチバイブレー
タＯＭＭの出力信号は後述のスイッチＳＷ２を短時間オ
ン駆動する駆動信号として加えられる。
ショットモノマルチバイブレータＯＭＭとフリップフロ
ップＦＦとで構成されている。コンパレータＣＭＰ３を
構成する演算増幅器Ａ６の非反転入力端子は共通電位点
に接続されて反転入力端子は絶対値回路２に接続され、
出力端子はワンショットモノマルチバイブレータＯＭＭ
に接続されている。ワンショットモノマルチバイプレタ
ＯＭＭの出力端子はフリップフロップＦＦに接続されて
いる。また、フリップフロップＦＦの出力信号は切換ス
イッチＳＷ、（ａ〜ｄ）を連動して切換駆動する駆動信
号として加えられ、ワンショットモノマルチバイブレー
タＯＭＭの出力信号は後述のスイッチＳＷ２を短時間オ
ン駆動する駆動信号として加えられる。
積分器４を構成する演算増幅器Ａ５の出力端子はバッフ
ァアンプＢＡおよびスイッチＳＷ２の直列回路を介して
サンプルホールド回路７を構成する演算増幅器Ａ７の非
反転入力端子に接続されている。演算増幅器Ａ７の非反
転入力端子と共通電位点間にはコンデンサＣ５か接続さ
れ、反転入力端子は出力端子５に接続されている。
ァアンプＢＡおよびスイッチＳＷ２の直列回路を介して
サンプルホールド回路７を構成する演算増幅器Ａ７の非
反転入力端子に接続されている。演算増幅器Ａ７の非反
転入力端子と共通電位点間にはコンデンサＣ５か接続さ
れ、反転入力端子は出力端子５に接続されている。
このように構成された回路の動作を第５図を用いて説明
する。
する。
（ａ）のような入力信号Ｖ ｉｌｌが入力される場合に
おいて、コンパレータＣＭＰ３の出力信号は入力信号Ｖ
屯がゼロを横切ることにより（ｂ）に示すように反転す
る。このようなコンパレータＣＭＰ３の出力信号はワン
ショットモノマルチバイブレータＯＭＭを介してフリッ
プフロップＦＦに加えられる。そして、ワンショットモ
ノマルチバイブレータＯＭＭの出力信号によりスイッチ
ｓｗ２をオンオフ駆動し、フリップフロップＦＦの出力
信号により切換スイッチＳＷ１を切換駆動する。
おいて、コンパレータＣＭＰ３の出力信号は入力信号Ｖ
屯がゼロを横切ることにより（ｂ）に示すように反転す
る。このようなコンパレータＣＭＰ３の出力信号はワン
ショットモノマルチバイブレータＯＭＭを介してフリッ
プフロップＦＦに加えられる。そして、ワンショットモ
ノマルチバイブレータＯＭＭの出力信号によりスイッチ
ｓｗ２をオンオフ駆動し、フリップフロップＦＦの出力
信号により切換スイッチＳＷ１を切換駆動する。
具体的には、ワンショットモノマルチバイブレータＯＭ
Ｍの出力信号によりスイッチＳＷ２は短時間オンになり
、その時点での積分器４の出力信号はバッファアンプＢ
Ａを介してコンデンサｃ３を充電する。その後、スイッ
チＳＷ２がオフになると同時にフリップフロップＦＦの
出力信号に従って切換スイッチＳＷ１が切換駆動される
。この切換スイッヂＳＷ１の切換駆動により、コンデン
サＣ３，Ｃ，の一方は共通電位点に接続されて放電する
とともに他方は積分回路に接続されて次の切換まで充電
される。（ｃ）、（ｄ）はこれらコンデンサＣ３，Ｃ４
の出力波形を示している。このようにして、サンプルホ
ールド回路７から（ｅ）に示すような入力信号ｖＬｒＬ
の１／２周期毎の実効値信号ｖｏｕｔが出力されること
になる。なお、第５図の出力信号ＶＯ１ｌｔには若干の
リップルがあるが、実際にはゼロクロス付近で積分され
るので、リップルはほとんど現れないことになる。
Ｍの出力信号によりスイッチＳＷ２は短時間オンになり
、その時点での積分器４の出力信号はバッファアンプＢ
Ａを介してコンデンサｃ３を充電する。その後、スイッ
チＳＷ２がオフになると同時にフリップフロップＦＦの
出力信号に従って切換スイッチＳＷ１が切換駆動される
。この切換スイッヂＳＷ１の切換駆動により、コンデン
サＣ３，Ｃ，の一方は共通電位点に接続されて放電する
とともに他方は積分回路に接続されて次の切換まで充電
される。（ｃ）、（ｄ）はこれらコンデンサＣ３，Ｃ４
の出力波形を示している。このようにして、サンプルホ
ールド回路７から（ｅ）に示すような入力信号ｖＬｒＬ
の１／２周期毎の実効値信号ｖｏｕｔが出力されること
になる。なお、第５図の出力信号ＶＯ１ｌｔには若干の
リップルがあるが、実際にはゼロクロス付近で積分され
るので、リップルはほとんど現れないことになる。
〈発明の効果〉
以上説明したように、本発明によれは、低周波領域でも
安定した実効値信号が得られる実効値直流変換装置が実
現できる。
安定した実効値信号が得られる実効値直流変換装置が実
現できる。
第１図は本発明の原理ブロック図、第２図は本発明の一
実施例を示す回路図、第３図は第２図の動作説明図、第
４図は本発明の他の実施例を示す回路図、第５図は第４
図の動作説明図、第６図は従来の装置のブロック図であ
る。 １・・・入力端子、２・・・絶対値回路、３・・・２乗
・除算回路、４・・・積分器、５・・・出力端子、６・
・・七ログＪ
実施例を示す回路図、第３図は第２図の動作説明図、第
４図は本発明の他の実施例を示す回路図、第５図は第４
図の動作説明図、第６図は従来の装置のブロック図であ
る。 １・・・入力端子、２・・・絶対値回路、３・・・２乗
・除算回路、４・・・積分器、５・・・出力端子、６・
・・七ログＪ
Claims (1)
- 【特許請求の範囲】 入力信号を絶対値化する絶対値回路と、 この絶対値回路の出力信号を２乗して除算するログ・ア
ンチログ回路と、 このログ・アンチログ回路の出力信号を積分して実効値
出力を得るとともにログ・アンチログ回路に除算信号と
して入力する積分器と、 前記入力信号のゼロクロスを検出し、このゼロクロス検
出信号に従って積分器をリセットするゼロクロス検出回
路、 とで構成されたことを特徴とする実効値直流変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21847890A JPH0499967A (ja) | 1990-08-20 | 1990-08-20 | 実効値直流変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21847890A JPH0499967A (ja) | 1990-08-20 | 1990-08-20 | 実効値直流変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0499967A true JPH0499967A (ja) | 1992-03-31 |
Family
ID=16720562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21847890A Pending JPH0499967A (ja) | 1990-08-20 | 1990-08-20 | 実効値直流変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0499967A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6045967A (en) * | 1997-01-10 | 2000-04-04 | Hyundai Electronics Industries Co., Ltd. | Method and device using ArF photoresist |
| US6265130B1 (en) | 1998-04-30 | 2001-07-24 | Hyundai Electronics Industries Co., Ltd. | Photoresist polymers of carboxyl-containing alicyclic compounds |
| US6291131B1 (en) | 1998-08-26 | 2001-09-18 | Hyundai Electronics Industries Co., Ltd. | Monomers for photoresist, polymers thereof, and photoresist compositions using the same |
| US6316162B1 (en) | 1998-04-30 | 2001-11-13 | Hyundai Electronics Industries Co., Ltd. | Polymer and a forming method of a micro pattern using the same |
-
1990
- 1990-08-20 JP JP21847890A patent/JPH0499967A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6045967A (en) * | 1997-01-10 | 2000-04-04 | Hyundai Electronics Industries Co., Ltd. | Method and device using ArF photoresist |
| US6265130B1 (en) | 1998-04-30 | 2001-07-24 | Hyundai Electronics Industries Co., Ltd. | Photoresist polymers of carboxyl-containing alicyclic compounds |
| US6316162B1 (en) | 1998-04-30 | 2001-11-13 | Hyundai Electronics Industries Co., Ltd. | Polymer and a forming method of a micro pattern using the same |
| US6291131B1 (en) | 1998-08-26 | 2001-09-18 | Hyundai Electronics Industries Co., Ltd. | Monomers for photoresist, polymers thereof, and photoresist compositions using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6412420B2 (ja) | ||
| JPH0431157B2 (ja) | ||
| JPH0499967A (ja) | 実効値直流変換装置 | |
| US6172630B1 (en) | Extended common mode input range for a delta-sigma converter | |
| JPH04345321A (ja) | ジュアルスロープインテグレーティングａ／ｄコンバーター | |
| US5200752A (en) | Integrating analog to digital converter run-up method and system | |
| JP2003234638A (ja) | 多入力積分回路及び多入力δς変調回路 | |
| JPH05259899A (ja) | 積分効果を有する位相判別整流器構成及びそれを利用した電圧制御発振器を有するｐｌｌ | |
| JPS6319096B2 (ja) | ||
| JP3189077B2 (ja) | Σδａｄ変換器 | |
| JPH067367Y2 (ja) | 電圧・電流発生装置 | |
| JPS63262921A (ja) | Ａ／ｄ変換回路 | |
| JPH0310420A (ja) | アナログ・ディジタル変換器 | |
| JPH0583135A (ja) | ２重積分型ａ／ｄコンバータ | |
| JP2548207B2 (ja) | Ａ／ｄ変換器 | |
| JPS6241464Y2 (ja) | ||
| JPS6217899B2 (ja) | ||
| JP2978527B6 (ja) | アナログ集積回路 | |
| JPS61116423A (ja) | アナログ・デイジタル変換回路 | |
| JPH04156722A (ja) | Ｄ／ａ変換器 | |
| JPS589970B2 (ja) | アナログ演算装置 | |
| JPS6412125B2 (ja) | ||
| CN114448243A (zh) | 谐振切换式电源转换器 | |
| JPH0666640B2 (ja) | スイツチ制御回路 | |
| JPH04250314A (ja) | 測定装置 |