JPS6217899B2 - - Google Patents
Info
- Publication number
- JPS6217899B2 JPS6217899B2 JP55001164A JP116480A JPS6217899B2 JP S6217899 B2 JPS6217899 B2 JP S6217899B2 JP 55001164 A JP55001164 A JP 55001164A JP 116480 A JP116480 A JP 116480A JP S6217899 B2 JPS6217899 B2 JP S6217899B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- voltage
- digital
- analog
- voltage comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明はアナログ・デジタル変換器（以下、
AD変換器と略記する）に関する。
AD変換器と略記する）に関する。
近年、デジタル技術の長足の進歩に伴ない、従
来アナログ量として情報処理された分野において
も、AD変換器を用いてアナログ量をデジタル量
に変換した後、情報処理する傾向が強まつてい
る。例えば、従来電圧測定においては、電磁誘導
の原理を用いたアナログ電圧計等が用いられてい
たが、このかわりにデジタル電圧計を使用するこ
とが普及している。これは、ある電圧（アナログ
量）をデジタル電圧計内に収納したAD変換器で
量子化しこれをデジタル信号に変換して、このデ
ジタル信号により表示部を駆動し、十進数表示す
ることにより測定を容易にしている一例である。
来アナログ量として情報処理された分野において
も、AD変換器を用いてアナログ量をデジタル量
に変換した後、情報処理する傾向が強まつてい
る。例えば、従来電圧測定においては、電磁誘導
の原理を用いたアナログ電圧計等が用いられてい
たが、このかわりにデジタル電圧計を使用するこ
とが普及している。これは、ある電圧（アナログ
量）をデジタル電圧計内に収納したAD変換器で
量子化しこれをデジタル信号に変換して、このデ
ジタル信号により表示部を駆動し、十進数表示す
ることにより測定を容易にしている一例である。
また、通信網においても、デジタル通信網（例
えば24回線PCM方式等）の発展に伴ない、音声
信号をデジタル信号（例えばPCM符号化等）に
変換し、デジタル回線を用いた交換網等が考えら
れる。更に、各種アナログ信号をAD変換し、デ
ジタルコンピユータを用いたデジタル信号処理に
より各種制御を行う方式等、AD変換器の応用分
野は急速に拡大している。
えば24回線PCM方式等）の発展に伴ない、音声
信号をデジタル信号（例えばPCM符号化等）に
変換し、デジタル回線を用いた交換網等が考えら
れる。更に、各種アナログ信号をAD変換し、デ
ジタルコンピユータを用いたデジタル信号処理に
より各種制御を行う方式等、AD変換器の応用分
野は急速に拡大している。
AD変換器の変換方式としては、一般に積分
形、逐次近似形、並列形、縦続形等が実用化され
ている。どの変換方式を用いるかの選択は、AD
変換器に必要とされる速度および精度等で大別さ
れる。通常、高精度・低速形には積分形が多く用
いられ、高速形には並列形縦続形等が用いられて
いる。
形、逐次近似形、並列形、縦続形等が実用化され
ている。どの変換方式を用いるかの選択は、AD
変換器に必要とされる速度および精度等で大別さ
れる。通常、高精度・低速形には積分形が多く用
いられ、高速形には並列形縦続形等が用いられて
いる。
逐次近似形は比較的中精度・中速形に用いられ
ている。
ている。
従来、逐次近似形AD変換器は第１図の構成と
なるのが一般的である。第１図はアナログ入力端
子１と、アナログ入力信号をサンプル・ホールド
するためのサンプル・ホールド回路（以下、SH
回路と略記する）２と、サンプル・ホールドされ
たアナログ入力信号を、その電気的極性により反
転するための極性切替回路３、電圧比較器４、単
極性DA変換器６を制御するためのデジタル制御
回路５より構成されたAD変換器の一例である。
なるのが一般的である。第１図はアナログ入力端
子１と、アナログ入力信号をサンプル・ホールド
するためのサンプル・ホールド回路（以下、SH
回路と略記する）２と、サンプル・ホールドされ
たアナログ入力信号を、その電気的極性により反
転するための極性切替回路３、電圧比較器４、単
極性DA変換器６を制御するためのデジタル制御
回路５より構成されたAD変換器の一例である。
逐次近似形AD変換器は単極性DA変換器の出力
と、サンプル・ホールドされたアナログ信号を電
圧比較器で判定し、判定結果によりデジタル制御
回路５より単極性DA変換器６を制御することに
より、アナログ量をデジタル信号に変換するもの
である。
と、サンプル・ホールドされたアナログ信号を電
圧比較器で判定し、判定結果によりデジタル制御
回路５より単極性DA変換器６を制御することに
より、アナログ量をデジタル信号に変換するもの
である。
一例として、第１図に示したAD変換器は以下
のように動作させるのが一般的である。アナログ
入力端子１に印加されたアナログ量はSH回路２
によりサンプル・ホールドされ保持される。この
保持された電圧は極性切替回路３を通り電圧比較
器４に入力される。このときの電圧比較器４の判
定結果により、極性切替回路３で極性切替される
か、そのまま電圧比較器４に入力される。
のように動作させるのが一般的である。アナログ
入力端子１に印加されたアナログ量はSH回路２
によりサンプル・ホールドされ保持される。この
保持された電圧は極性切替回路３を通り電圧比較
器４に入力される。このときの電圧比較器４の判
定結果により、極性切替回路３で極性切替される
か、そのまま電圧比較器４に入力される。
次に、DA変換器６の出力をフルスケールの1/2
にデジタル制御回路５より制御し、前記DA変換
器６の出力電圧と保持されたアナログ量を電圧比
較器４で再び判定し、その判定結果をデジタル制
御回路５に再び入力する。デジタル制御回路５は
電圧比較器４の判定結果によりDA変換器６を制
御し、その出力と保持されたアナログ量が一致す
るまで前記説明の動作をくり返す。
にデジタル制御回路５より制御し、前記DA変換
器６の出力電圧と保持されたアナログ量を電圧比
較器４で再び判定し、その判定結果をデジタル制
御回路５に再び入力する。デジタル制御回路５は
電圧比較器４の判定結果によりDA変換器６を制
御し、その出力と保持されたアナログ量が一致す
るまで前記説明の動作をくり返す。
第１図の構成方式の具体例を第２図に示す。第
２図は第１図におけるSH回路２をスイツチ２
３、および保持キヤパシタ２１で実現し、極性切
替回路３をスイツチ２４，２５，２６，２７，２
８および２９と極性切替キヤパシタ２２で実現し
た一例である。なお、第２図において第１図と同
じ個所は同じ番号をつけてある。第２図は以下の
ように動作させるのが一般的である。
２図は第１図におけるSH回路２をスイツチ２
３、および保持キヤパシタ２１で実現し、極性切
替回路３をスイツチ２４，２５，２６，２７，２
８および２９と極性切替キヤパシタ２２で実現し
た一例である。なお、第２図において第１図と同
じ個所は同じ番号をつけてある。第２図は以下の
ように動作させるのが一般的である。
第３図にスイツチ２３，２４，２５，２６，２
７，２８および２９に動作タイミング図を示す。
時刻T1でスイツチ２３が導通し、アナログ入力
端子１に印加されたアナログ量を保持キヤパシタ
２１に充電する。時刻T2でスイツチ２３は非導
通となり、スイツチ２４および２５が導通する。
次に、時刻T3にスイツチ２４および２５が非導
通となり、スイツチ２６および２８が導通する。
このときデジタル制御回路５より単極性DA変換
器６の出力が零電位となるように制御する。この
とき極性反転キヤパシタ２２の電圧と前記単極性
DA変換器６の出力電圧を電圧比較器４で比較す
る。単極性DA変換器６の出力電圧が正側出力で
あり、極性反転キヤパシタ２２の電圧が正側であ
るとき、時刻T4で第３図で破線で示してあるよ
うにスイツチ２６および２８は導通し続ける。一
方、極性反転キヤパシタ２２の電圧が負側のとき
は、デジタル制御回路５により時刻T4でスイツ
チ２６および２８を非導通とし、スイツチ２７お
よび２９を導通する（第３図において実線で示
す）。スイツチ２７および２９が導通するため電
圧比較器４の入力端子には入力アナログ量が反転
され正側の電圧が印加され、この電圧と単極性
DA変換器の出力電圧が一致するまで動作するこ
とになる。
７，２８および２９に動作タイミング図を示す。
時刻T1でスイツチ２３が導通し、アナログ入力
端子１に印加されたアナログ量を保持キヤパシタ
２１に充電する。時刻T2でスイツチ２３は非導
通となり、スイツチ２４および２５が導通する。
次に、時刻T3にスイツチ２４および２５が非導
通となり、スイツチ２６および２８が導通する。
このときデジタル制御回路５より単極性DA変換
器６の出力が零電位となるように制御する。この
とき極性反転キヤパシタ２２の電圧と前記単極性
DA変換器６の出力電圧を電圧比較器４で比較す
る。単極性DA変換器６の出力電圧が正側出力で
あり、極性反転キヤパシタ２２の電圧が正側であ
るとき、時刻T4で第３図で破線で示してあるよ
うにスイツチ２６および２８は導通し続ける。一
方、極性反転キヤパシタ２２の電圧が負側のとき
は、デジタル制御回路５により時刻T4でスイツ
チ２６および２８を非導通とし、スイツチ２７お
よび２９を導通する（第３図において実線で示
す）。スイツチ２７および２９が導通するため電
圧比較器４の入力端子には入力アナログ量が反転
され正側の電圧が印加され、この電圧と単極性
DA変換器の出力電圧が一致するまで動作するこ
とになる。
以上説明したAD変換方法には、以下の欠点を
有していた。
有していた。
(1) スイツチの数が多く、スイツチの動作が複雑
であり、制御するためのデジタル回路規模が大
きくなる。
であり、制御するためのデジタル回路規模が大
きくなる。
(2) 容量が２個必要である。
(3) 電圧比較器に同相信号が入力されるため、速
度劣化、精度劣化の原因となりやすい。
度劣化、精度劣化の原因となりやすい。
本発明は単極性DA変換器を用いた逐次近似形
AD変換器に関わるものであり、本発明を用いれ
ば簡単な構成により精度の優れた逐次近似形AD
変換器を提供できる。
AD変換器に関わるものであり、本発明を用いれ
ば簡単な構成により精度の優れた逐次近似形AD
変換器を提供できる。
以下に実施例を用いて本発明を詳細に説明す
る。
る。
第４図は本発明の実施例の説明図である。第４
図において、第１図と同じ個所は同じ番号を用い
ている。第４図は第１図におけるSH回路２をス
イツチ４２および４３と、保持キヤパシタ４１で
実現し、極性切替回路３をスイツチ４４，４５，
４６および４７で実現したものである。第４図と
第１図の相異点は電圧比較器４の片側の入力端子
が零電位に接続されている点と、単極性DA変換
器６の出力が極性切替回路３に接続されているこ
とである。
図において、第１図と同じ個所は同じ番号を用い
ている。第４図は第１図におけるSH回路２をス
イツチ４２および４３と、保持キヤパシタ４１で
実現し、極性切替回路３をスイツチ４４，４５，
４６および４７で実現したものである。第４図と
第１図の相異点は電圧比較器４の片側の入力端子
が零電位に接続されている点と、単極性DA変換
器６の出力が極性切替回路３に接続されているこ
とである。
第４図および動作タイミング図である第５図を
用いて本発明の動作を説明する。
用いて本発明の動作を説明する。
アナログ入力端子１に印加されたアナログ量
Viは、時刻T1で導通したスイツチ４２および４
３を通して保持キヤパシタ４１に充電される。時
刻T2でスイツチ４２および４３は非導通とな
り、アナログ量Viは保持キヤパシタ４１の端子
間に電圧Viを保持する。次に、デジタル制御回
路５により単極性DA変換器６の出力電圧が零に
なるように制御する。スイツチ４４および４６が
導通すると、電圧比較器４の入力端子に電圧Vi
が印加される。このときの電圧比較器４の判定結
果により、デジタル制御回路５からスイツチ４
４，４５，４６および４７の導通、非導通を制御
する。
Viは、時刻T1で導通したスイツチ４２および４
３を通して保持キヤパシタ４１に充電される。時
刻T2でスイツチ４２および４３は非導通とな
り、アナログ量Viは保持キヤパシタ４１の端子
間に電圧Viを保持する。次に、デジタル制御回
路５により単極性DA変換器６の出力電圧が零に
なるように制御する。スイツチ４４および４６が
導通すると、電圧比較器４の入力端子に電圧Vi
が印加される。このときの電圧比較器４の判定結
果により、デジタル制御回路５からスイツチ４
４，４５，４６および４７の導通、非導通を制御
する。
いま、単極性DA変換器６が正側出力を有する
場合を考える。保持された電圧Viが正のときは
デジタル制御回路５から、時刻T3でスイツチ４
４および４６を非導通とし、スイツチ４５および
４７を導通させる（第５図において破線で示
す）。保持された電圧Viが負のときはデジタル制
御回路５よりスイツチ４４，４５，４６および４
７には制御信号がいかず、時刻T2の状態が時刻
T3以降も続く（第５図において実線で示す）。
場合を考える。保持された電圧Viが正のときは
デジタル制御回路５から、時刻T3でスイツチ４
４および４６を非導通とし、スイツチ４５および
４７を導通させる（第５図において破線で示
す）。保持された電圧Viが負のときはデジタル制
御回路５よりスイツチ４４，４５，４６および４
７には制御信号がいかず、時刻T2の状態が時刻
T3以降も続く（第５図において実線で示す）。
このとき、電圧比較器４の入力電圧ＶCは
Vi＞０ ＶC＝−Vi−ＶD ……(1)
Vi＜０ ＶC＝Vi−ＶD ……(2)
式(1)および(2)でそれぞれ表わせる。ここで、単極
性DA変換器６の出力電圧ＶDはデジタル制御回路
５により零としているから、式(1)および(2)はそれ
ぞれ式(3)および(4)となる。
性DA変換器６の出力電圧ＶDはデジタル制御回路
５により零としているから、式(1)および(2)はそれ
ぞれ式(3)および(4)となる。
Vi＞０ ＶC＝−Vi ……(3)
Vi＜０ ＶC＝Vi ……(4)
式(3)および(4)から容易に理解されるように、保
持された電圧Viは極性が正のときは極性切替回
路２により極性が反転され、ＶCに印加される電
圧は単極性DA変換器６の出力電圧ＶDが零のとき
に極性が負になる。極性判定後、単極性DA変換
器６の出力電圧ＶDが正側に動作することを考え
れば、この極性反転の意味は明らかである。すな
わち、逐次近似で単極性DA変換器６をデジタル
制御回路５で制御して、アナログ電圧ViをAD変
換するうえで、終了となる点は電圧比較器の入力
電圧ＶCが零となる点であるのは前記説明より理
解されよう。このため、電圧比較器４の入力同相
電圧はAD変換する際の一番最小ビツト（以下、
LSBと略記する）の判定を行うときにはLSB程度
と考えられる。
持された電圧Viは極性が正のときは極性切替回
路２により極性が反転され、ＶCに印加される電
圧は単極性DA変換器６の出力電圧ＶDが零のとき
に極性が負になる。極性判定後、単極性DA変換
器６の出力電圧ＶDが正側に動作することを考え
れば、この極性反転の意味は明らかである。すな
わち、逐次近似で単極性DA変換器６をデジタル
制御回路５で制御して、アナログ電圧ViをAD変
換するうえで、終了となる点は電圧比較器の入力
電圧ＶCが零となる点であるのは前記説明より理
解されよう。このため、電圧比較器４の入力同相
電圧はAD変換する際の一番最小ビツト（以下、
LSBと略記する）の判定を行うときにはLSB程度
と考えられる。
この理由により、電圧比較器として精度の必要
とされるLSB近くの判定で、零電位付近の精度の
良い条件で電圧比較器が動作できるため、電圧比
較器は簡単な構成で精度の良い判定を得ることが
できる。
とされるLSB近くの判定で、零電位付近の精度の
良い条件で電圧比較器が動作できるため、電圧比
較器は簡単な構成で精度の良い判定を得ることが
できる。
以上、図を用いて詳細に説明した如く、本発明
による逐次近似形AD変換方式を用いれば、簡単
な構成で精度の優れたAD変換器が実現でき、応
用分野の拡大に非常に有効である。
による逐次近似形AD変換方式を用いれば、簡単
な構成で精度の優れたAD変換器が実現でき、応
用分野の拡大に非常に有効である。
なお、本実施例においては単極性DA変換器と
して正側出力を有するもので説明したが、これは
正側出力に限定されることはなく、負側出力の単
極性DA変換器を用いても、スイツチの制御を逆
にするだけで実現できるのはいうまでもない。
して正側出力を有するもので説明したが、これは
正側出力に限定されることはなく、負側出力の単
極性DA変換器を用いても、スイツチの制御を逆
にするだけで実現できるのはいうまでもない。
第１図は逐次近似形AD変換器の一般的構成
図、第２図は第１図の具体的構成図、第３図は第
２図の動作タイミング図、第４図は本発明の実施
例の説明図、第５図は第４図の動作タイミング図
をそれぞれ示す。 １…アナログ入力端子、２…SH回路、３…極
性切替回路、４…電圧比較器、５…デジタル制御
回路、６…単極性DA変換器、２３，２４，２
５，２６，２７，２８，２９，４２，４３，４
４，４５，４６，４７…スイツチ、２１，４１…
保持キヤパシタ、２２…極性切替キヤパシタ。
図、第２図は第１図の具体的構成図、第３図は第
２図の動作タイミング図、第４図は本発明の実施
例の説明図、第５図は第４図の動作タイミング図
をそれぞれ示す。 １…アナログ入力端子、２…SH回路、３…極
性切替回路、４…電圧比較器、５…デジタル制御
回路、６…単極性DA変換器、２３，２４，２
５，２６，２７，２８，２９，４２，４３，４
４，４５，４６，４７…スイツチ、２１，４１…
保持キヤパシタ、２２…極性切替キヤパシタ。
Claims (1)
- １ 遂次近似形のアナログ・デジタル変換器にお
いて、単極性デジタルアナログ変換器の出力を極
性切替回路内の第１のスイツチ手段を介してサン
プル・ホールド・キヤパシタの一方の端子に接続
し、該キヤパシタの他方の端子を前記極性切替回
路内の第２のスイツチ手段を介して、電圧比較器
の第１の入力端子に接続し、前記電圧比較器の第
２の入力端子を基準電位に接続し、電圧比較器の
出力をデジタル制御回路に入力し、該デジタル制
御回路によつて前記単極性デジタルアナログ変換
器の出力を、前記サンプル・ホールド・キヤパシ
タの一端に接続するか他端に接続するかを制御す
るようにしたことを特徴とするアナログ・デジタ
ル変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP116480A JPS5698935A (en) | 1980-01-09 | 1980-01-09 | Analog-digital converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP116480A JPS5698935A (en) | 1980-01-09 | 1980-01-09 | Analog-digital converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5698935A JPS5698935A (en) | 1981-08-08 |
| JPS6217899B2 true JPS6217899B2 (ja) | 1987-04-20 |
Family
ID=11493791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP116480A Granted JPS5698935A (en) | 1980-01-09 | 1980-01-09 | Analog-digital converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5698935A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE899174A (nl) * | 1984-03-16 | 1984-09-17 | Bell Telephone Mfg | Besturingsketen met terugkoppeling en met geschakelde schakelaars en sigma-delta modulator waarin deze wordt toegepast. |
| IN164819B (ja) * | 1985-08-13 | 1989-06-10 | Babcock & Wilcox Co |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4974868A (ja) * | 1972-11-20 | 1974-07-19 |
-
1980
- 1980-01-09 JP JP116480A patent/JPS5698935A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4974868A (ja) * | 1972-11-20 | 1974-07-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5698935A (en) | 1981-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4195282A (en) | Charge redistribution circuits | |
| JPS63215223A (ja) | アナログ−デイジタル変換器 | |
| JP2003060505A (ja) | アナログ／デジタルコンバータにおける入力信号のオフセットエラー補償 | |
| EP0251758A2 (en) | Digital-to-analog conversion system | |
| JPS6217899B2 (ja) | ||
| Blauschild | An 8b 50ns monolithic A/D converter with internal S/H | |
| JPH07193507A (ja) | 直流信号測定用ａ／ｄ変換器 | |
| JPS643374B2 (ja) | ||
| JPS6029028A (ja) | 高速アナログ・デジタル変換回路 | |
| US4791405A (en) | Data converter for directly providing outputs in two's complement code | |
| JPS6231529B2 (ja) | ||
| SU924721A1 (ru) | Интегрирующее устройство | |
| SU1092721A1 (ru) | Способ автоматического выбора диапазона аналого-цифрового преобразовани и устройство дл его осуществлени | |
| JPH0422369B2 (ja) | ||
| RU2060586C1 (ru) | Преобразователь напряжения в интервал времени | |
| JPS6058611B2 (ja) | Ａｄ・ｄａ変換器 | |
| JPS6335018A (ja) | アナログデイジタル変換器 | |
| JPS61261928A (ja) | Ａ／ｄ変換回路 | |
| SU1364999A1 (ru) | Устройство дл измерени параметров R @ С @ двухполюсников,вход щих в состав трехполюсной замкнутой электрической цепи | |
| CN118282406A (zh) | 逐次逼近型模数转换器、电压检测电路及开关电源 | |
| JPH0149056B2 (ja) | ||
| SU1582355A1 (ru) | След щий аналого-цифровой преобразователь | |
| JPH0523650B2 (ja) | ||
| JPS6033739A (ja) | デルタ・シグマ変調器 | |
| SU1242991A1 (ru) | Устройство дл перемножени электрических сигналов |