JPH06326608A - ホールド回路 - Google Patents
ホールド回路Info
- Publication number
- JPH06326608A JPH06326608A JP11340393A JP11340393A JPH06326608A JP H06326608 A JPH06326608 A JP H06326608A JP 11340393 A JP11340393 A JP 11340393A JP 11340393 A JP11340393 A JP 11340393A JP H06326608 A JPH06326608 A JP H06326608A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- hold
- time
- circuit
- analog signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】入力されるアナログ信号の値とホールドされて
出力されるディジタル信号の値とが正確に一致するホー
ルド回路を提供する。 【構成】アナログ信号入力は、サンプルホールド回路１
を介してＡＤコンバータ２に入力され、ＡＤ変換してデ
ィジタル信号として出力される。ホールド回路４が受け
る第１のホールド命令は、サンプルホールド回路１とタ
イマ回路３に送られる。第１のホールド命令によりサン
プルホールド回路１はアナログ信号出力をホールドす
る。一方タイマ回路３は、第１のホールド命令を受けて
からＡＤコンバータ２の変換周期Ｔの２倍の一定時間Ｔ
1 をカウント後ＡＤコンバータ２に第２のホールド命令
を送る。タイマ回路３によってＡＤコンバータ２の出力
がホールドされるのを遅延させ、ホールドされるディジ
タル信号出力の値と、第１のホールド命令を受けた時点
でのアナログ信号入力の値とを一致させる。
出力されるディジタル信号の値とが正確に一致するホー
ルド回路を提供する。 【構成】アナログ信号入力は、サンプルホールド回路１
を介してＡＤコンバータ２に入力され、ＡＤ変換してデ
ィジタル信号として出力される。ホールド回路４が受け
る第１のホールド命令は、サンプルホールド回路１とタ
イマ回路３に送られる。第１のホールド命令によりサン
プルホールド回路１はアナログ信号出力をホールドす
る。一方タイマ回路３は、第１のホールド命令を受けて
からＡＤコンバータ２の変換周期Ｔの２倍の一定時間Ｔ
1 をカウント後ＡＤコンバータ２に第２のホールド命令
を送る。タイマ回路３によってＡＤコンバータ２の出力
がホールドされるのを遅延させ、ホールドされるディジ
タル信号出力の値と、第１のホールド命令を受けた時点
でのアナログ信号入力の値とを一致させる。
Description
【０００１】
【産業上の利用分野】本発明は、入力されるアナログ信
号をＡＤ変換してディジタル信号出力としてホールドす
るホールド回路に関するものである。
号をＡＤ変換してディジタル信号出力としてホールドす
るホールド回路に関するものである。
【０００２】
【従来の技術】上記のようなホールド回路として、従
来、図４に示すようなものがあった。図４に示すホール
ド回路は、アナログ信号をＡＤコンバータ２に入力して
ディジタル信号に変換し、ＡＤコンバータ２がホールド
命令を受けた時点でのアナログ信号入力をディジタル値
でホールドして出力するものである。
来、図４に示すようなものがあった。図４に示すホール
ド回路は、アナログ信号をＡＤコンバータ２に入力して
ディジタル信号に変換し、ＡＤコンバータ２がホールド
命令を受けた時点でのアナログ信号入力をディジタル値
でホールドして出力するものである。
【０００３】
【発明が解決しようとする課題】ところが、一般にＡＤ
コンバータは、その変換方式及び精度により異なるが、
数ナノ秒〜数百ミリ秒の変換周期でＡＤ変換を行ってお
り、このうち積分型のＡＤコンバータは、高精度ではあ
るが変換周期が数ミリ秒以上と長いの普通である。すな
わち、図５に示すように、ＡＤコンバータ２は変換周期
Ｔのサンプリング期間（例えばサンプリング期間ａ）に
入力されるアナログ信号をサンプリングしてＡＤ変換を
行い、次のサンプリング期間（サンプリング期間ｂ）に
１つ前の上記サンプリング期間ａにおけるＡＤ変換値を
ディジタル信号として出力するのである。
コンバータは、その変換方式及び精度により異なるが、
数ナノ秒〜数百ミリ秒の変換周期でＡＤ変換を行ってお
り、このうち積分型のＡＤコンバータは、高精度ではあ
るが変換周期が数ミリ秒以上と長いの普通である。すな
わち、図５に示すように、ＡＤコンバータ２は変換周期
Ｔのサンプリング期間（例えばサンプリング期間ａ）に
入力されるアナログ信号をサンプリングしてＡＤ変換を
行い、次のサンプリング期間（サンプリング期間ｂ）に
１つ前の上記サンプリング期間ａにおけるＡＤ変換値を
ディジタル信号として出力するのである。
【０００４】いま、図５に示すように、ＡＤコンバータ
２がサンプリング期間ｂの時刻ｔ＝ｔ0 でホールド命令
を受けたとすると、このサンプリング期間ｂにおけるＡ
Ｄコンバータ２のディジタル信号出力はサンプリング期
間ａのＡＤ変換値であるから、結局上記のサンプリング
期間ａのＡＤ変換値がＡＤコンバータ２のディジタル信
号出力としてホールドされることになる。
２がサンプリング期間ｂの時刻ｔ＝ｔ0 でホールド命令
を受けたとすると、このサンプリング期間ｂにおけるＡ
Ｄコンバータ２のディジタル信号出力はサンプリング期
間ａのＡＤ変換値であるから、結局上記のサンプリング
期間ａのＡＤ変換値がＡＤコンバータ２のディジタル信
号出力としてホールドされることになる。
【０００５】したがって、上記の従来構成では、上述の
ようにＡＤコンバータ２の変換周期Ｔを考慮していない
ために、積分型のＡＤコンバータのように変換周期Ｔの
比較的長いＡＤコンバータを使用すると、ＡＤコンバー
タ２がホールド命令を受けた時刻ｔ＝ｔ0 の時点におけ
る実際のアナログ入力信号の値と、ホールドされたＡＤ
コンバータ２のディジタル信号出力の値（この場合はサ
ンプリング期間ａのＡＤ変換値）とが一致せず、例え
ば、ＡＤコンバータ２のディジタル信号出力を表示回路
（図示せず）に入力してディジタル値として表示するよ
うな場合に、表示回路のホールドされたディジタル値の
表示とＡＤコンバータ２がホールド命令を受けた時点で
のアナログ信号入力の値とに誤差が生じるという問題が
ある。
ようにＡＤコンバータ２の変換周期Ｔを考慮していない
ために、積分型のＡＤコンバータのように変換周期Ｔの
比較的長いＡＤコンバータを使用すると、ＡＤコンバー
タ２がホールド命令を受けた時刻ｔ＝ｔ0 の時点におけ
る実際のアナログ入力信号の値と、ホールドされたＡＤ
コンバータ２のディジタル信号出力の値（この場合はサ
ンプリング期間ａのＡＤ変換値）とが一致せず、例え
ば、ＡＤコンバータ２のディジタル信号出力を表示回路
（図示せず）に入力してディジタル値として表示するよ
うな場合に、表示回路のホールドされたディジタル値の
表示とＡＤコンバータ２がホールド命令を受けた時点で
のアナログ信号入力の値とに誤差が生じるという問題が
ある。
【０００６】本発明は上記問題点の解決を目的とするも
のであり、ＡＤコンバータの変換周期に起因する誤差を
除去して、入力されるアナログ信号の値とホールドされ
て出力されるディジタル信号の値とが正確に一致するホ
ールド回路を提供しようとするものである。
のであり、ＡＤコンバータの変換周期に起因する誤差を
除去して、入力されるアナログ信号の値とホールドされ
て出力されるディジタル信号の値とが正確に一致するホ
ールド回路を提供しようとするものである。
【０００７】
【課題を解決するための手段】本発明では、上記目的を
達成するために、通常は入力されるアナログ信号をその
まま出力し第１のホールド命令を受けた時には第１のホ
ールド命令を受けた時点からアナログ信号出力をホール
ドするサンプルホールド回路と、サンプルホールド回路
から入力されるアナログ信号を一定の変換周期でディジ
タル信号に変換して出力するとともに第２のホールド命
令を受けた時点からディジタル信号出力をホールドする
ＡＤコンバータと、第１のホールド命令を受けた時点か
らタイムカウントを開始しＡＤコンバータの変換周期の
少なくとも２倍より長い時間をカウントした後ＡＤコン
バータに第２のホールド命令を送るタイマ回路とを備え
たことを特徴とする。
達成するために、通常は入力されるアナログ信号をその
まま出力し第１のホールド命令を受けた時には第１のホ
ールド命令を受けた時点からアナログ信号出力をホール
ドするサンプルホールド回路と、サンプルホールド回路
から入力されるアナログ信号を一定の変換周期でディジ
タル信号に変換して出力するとともに第２のホールド命
令を受けた時点からディジタル信号出力をホールドする
ＡＤコンバータと、第１のホールド命令を受けた時点か
らタイムカウントを開始しＡＤコンバータの変換周期の
少なくとも２倍より長い時間をカウントした後ＡＤコン
バータに第２のホールド命令を送るタイマ回路とを備え
たことを特徴とする。
【０００８】
【作用】本発明の構成では、通常は入力されるアナログ
信号をそのまま出力し第１のホールド命令を受けた時に
は第１のホールド命令を受けた時点からアナログ信号出
力をホールドするサンプルホールド回路と、サンプルホ
ールド回路から入力されるアナログ信号を一定の変換周
期でディジタル信号に変換して出力するとともに第２の
ホールド命令を受けた時点からディジタル信号出力をホ
ールドするＡＤコンバータと、第１のホールド命令を受
けた時点からタイムカウントを開始しＡＤコンバータの
変換周期の少なくとも２倍より長い時間をカウントした
後ＡＤコンバータに第２のホールド命令を送るタイマ回
路とを備えたので、タイマ回路によってＡＤコンバータ
の出力がホールドされるのを遅延させ、ＡＤコンバータ
のディジタル信号出力の値と、サンプルホールド回路が
第１のホールド命令を受けた時点でのアナログ信号入力
の値とを一致させることができるのである。
信号をそのまま出力し第１のホールド命令を受けた時に
は第１のホールド命令を受けた時点からアナログ信号出
力をホールドするサンプルホールド回路と、サンプルホ
ールド回路から入力されるアナログ信号を一定の変換周
期でディジタル信号に変換して出力するとともに第２の
ホールド命令を受けた時点からディジタル信号出力をホ
ールドするＡＤコンバータと、第１のホールド命令を受
けた時点からタイムカウントを開始しＡＤコンバータの
変換周期の少なくとも２倍より長い時間をカウントした
後ＡＤコンバータに第２のホールド命令を送るタイマ回
路とを備えたので、タイマ回路によってＡＤコンバータ
の出力がホールドされるのを遅延させ、ＡＤコンバータ
のディジタル信号出力の値と、サンプルホールド回路が
第１のホールド命令を受けた時点でのアナログ信号入力
の値とを一致させることができるのである。
【０００９】
【実施例】以下、本発明の一実施例を図１〜図３を参照
して説明する。図１に本実施例におけるホールド回路４
の概略ブロック図を示す。ホールド回路４は、サンプル
ホールド回路１とＡＤコンバータ２とタイマ回路３とで
構成されており、図１に示すように、アナログ信号入力
はサンプルホールド回路１に入力される。通常サンプル
ホールド回路１は、入力されたアナログ信号をそのまま
アナログ信号として出力するサンプル状態で動作してお
り、サンプルホールド回路１から出力されるアナログ信
号をＡＤコンバータ２に入力している。なお、ＡＤコン
バータ２のＡＤ変換動作は従来例と共通であるので説明
は省略する。さらに、ＡＤコンバータ２にはタイマ回路
３が接続されており、ＡＤコンバータ２はこのタイマ回
路３を経由してホールド命令を受けるようにしている。
して説明する。図１に本実施例におけるホールド回路４
の概略ブロック図を示す。ホールド回路４は、サンプル
ホールド回路１とＡＤコンバータ２とタイマ回路３とで
構成されており、図１に示すように、アナログ信号入力
はサンプルホールド回路１に入力される。通常サンプル
ホールド回路１は、入力されたアナログ信号をそのまま
アナログ信号として出力するサンプル状態で動作してお
り、サンプルホールド回路１から出力されるアナログ信
号をＡＤコンバータ２に入力している。なお、ＡＤコン
バータ２のＡＤ変換動作は従来例と共通であるので説明
は省略する。さらに、ＡＤコンバータ２にはタイマ回路
３が接続されており、ＡＤコンバータ２はこのタイマ回
路３を経由してホールド命令を受けるようにしている。
【００１０】上記構成のホールド回路４では、通常はア
ナログ信号入力を変換周期Ｔで随時サンプリングしてＡ
Ｄ変換を行い、ディジタル信号として出力している。そ
して、図２に示すように、ＡＤコンバータ２のサンプリ
ング期間ｂの時刻ｔ＝ｔ1 でホールド回路４に第１のホ
ールド命令を送ると、サンプルホールド回路１とタイマ
回路３とはこの第１のホールド命令を同時に受けるよう
にしている。第１のホールド命令を受けたサンプルホー
ルド回路１は、アナログ信号出力を時刻ｔ＝ｔ 1 におけ
るアナログ信号入力の値にホールドする。一方、タイマ
回路３は、第１のホールド命令を受けた時点からタイム
カウントを開始し、一定時間Ｔ1 をカウントした後、Ａ
Ｄコンバータ２に第２のホールド命令を送る。
ナログ信号入力を変換周期Ｔで随時サンプリングしてＡ
Ｄ変換を行い、ディジタル信号として出力している。そ
して、図２に示すように、ＡＤコンバータ２のサンプリ
ング期間ｂの時刻ｔ＝ｔ1 でホールド回路４に第１のホ
ールド命令を送ると、サンプルホールド回路１とタイマ
回路３とはこの第１のホールド命令を同時に受けるよう
にしている。第１のホールド命令を受けたサンプルホー
ルド回路１は、アナログ信号出力を時刻ｔ＝ｔ 1 におけ
るアナログ信号入力の値にホールドする。一方、タイマ
回路３は、第１のホールド命令を受けた時点からタイム
カウントを開始し、一定時間Ｔ1 をカウントした後、Ａ
Ｄコンバータ２に第２のホールド命令を送る。
【００１１】ここで、ＡＤコンバータ２は、サンプルホ
ールド回路１及びタイマ回路３が第１のホールド命令を
受けた時点ではまだホールド命令（第２のホールド命
令）を受けていないので、サンプルホールド回路１のア
ナログ信号出力を随時ＡＤ変換してディジタル信号を出
力している。ところが、時刻ｔ＝ｔ1 でサンプルホール
ド回路１が第１のホールド命令を受けるとその時点から
アナログ信号出力はホールドされるので、ＡＤコンバー
タ２にてＡＤ変換されるアナログ信号は一定の値とな
る。よって、時刻ｔ＝ｔ1 はサンプリング期間ｂに含ま
れるから、時刻ｔ＝ｔ1 から次のサンプリング期間ｃの
開始時点までは、図２に示すように、ＡＤコンバータ２
のディジタル信号出力はサンプリング期間ａのＡＤ変換
値となる。そして、次のサンプリング期間ｃでは１つ前
のサンプリング期間ｂのＡＤ変換値が出力されるのであ
るが、このディジタル信号出力の値すなわちサンプリン
グ期間ｂのＡＤ変換値は、サンプルホールド回路１が第
１のホールド命令を受けた時点のアナログ信号入力の値
とは一致しない。しかし、サンプリング期間ｃにおける
アナログ信号入力はホールドさせたい時刻ｔ＝ｔ1 での
アナログ信号入力の値にホールドされているので、その
次のサンプリング期間ｄでＡＤ変換されて出力されるデ
ィジタル信号は上記時刻ｔ＝ｔ1 でのアナログ信号入力
の値と一致することになる。
ールド回路１及びタイマ回路３が第１のホールド命令を
受けた時点ではまだホールド命令（第２のホールド命
令）を受けていないので、サンプルホールド回路１のア
ナログ信号出力を随時ＡＤ変換してディジタル信号を出
力している。ところが、時刻ｔ＝ｔ1 でサンプルホール
ド回路１が第１のホールド命令を受けるとその時点から
アナログ信号出力はホールドされるので、ＡＤコンバー
タ２にてＡＤ変換されるアナログ信号は一定の値とな
る。よって、時刻ｔ＝ｔ1 はサンプリング期間ｂに含ま
れるから、時刻ｔ＝ｔ1 から次のサンプリング期間ｃの
開始時点までは、図２に示すように、ＡＤコンバータ２
のディジタル信号出力はサンプリング期間ａのＡＤ変換
値となる。そして、次のサンプリング期間ｃでは１つ前
のサンプリング期間ｂのＡＤ変換値が出力されるのであ
るが、このディジタル信号出力の値すなわちサンプリン
グ期間ｂのＡＤ変換値は、サンプルホールド回路１が第
１のホールド命令を受けた時点のアナログ信号入力の値
とは一致しない。しかし、サンプリング期間ｃにおける
アナログ信号入力はホールドさせたい時刻ｔ＝ｔ1 での
アナログ信号入力の値にホールドされているので、その
次のサンプリング期間ｄでＡＤ変換されて出力されるデ
ィジタル信号は上記時刻ｔ＝ｔ1 でのアナログ信号入力
の値と一致することになる。
【００１２】したがって、サンプルホールド回路１及び
タイマ回路３が第１のホールド命令を受けた時点（時刻
ｔ＝ｔ1 ）でのＡＤコンバータ２のサンプリング期間ｂ
の次のサンプリング期間ｃが経過した後、すなわち時刻
ｔ＝ｔ2 の時点でタイマ回路３からＡＤコンバータ２に
第２のホールド命令を送れば、第２のホールド命令によ
ってＡＤコンバータ２でホールドされるディジタル信号
出力の値と、ホールド回路４が第１のホールド命令を受
けた時点（時刻ｔ＝ｔ1 ）でのアナログ信号入力の値と
を一致させることができる。よって、タイマ回路３がタ
イムカウントする一定時間Ｔ1 はＴ1 ＝ｔ2 −ｔ1 とす
ればよく、一定時間Ｔ1 の値は第１のホールド命令を受
ける時刻ｔ＝ｔ1 がその含まれるサンプリング期間（図
２の場合はサンプリング期間ｂ）の開始直後の場合に最
も大きな値（変換周期Ｔの２倍）を取るので、一定時間
Ｔ1 をこの変換周期Ｔの少なくとも２倍（Ｔ1 ＝２Ｔ）
よりも長くすれば、上述のようにホールドさせたい時点
でのアナログ信号入力の値と、ホールド回路４のディジ
タル信号出力の値とを正確に一致させることができる。
タイマ回路３が第１のホールド命令を受けた時点（時刻
ｔ＝ｔ1 ）でのＡＤコンバータ２のサンプリング期間ｂ
の次のサンプリング期間ｃが経過した後、すなわち時刻
ｔ＝ｔ2 の時点でタイマ回路３からＡＤコンバータ２に
第２のホールド命令を送れば、第２のホールド命令によ
ってＡＤコンバータ２でホールドされるディジタル信号
出力の値と、ホールド回路４が第１のホールド命令を受
けた時点（時刻ｔ＝ｔ1 ）でのアナログ信号入力の値と
を一致させることができる。よって、タイマ回路３がタ
イムカウントする一定時間Ｔ1 はＴ1 ＝ｔ2 −ｔ1 とす
ればよく、一定時間Ｔ1 の値は第１のホールド命令を受
ける時刻ｔ＝ｔ1 がその含まれるサンプリング期間（図
２の場合はサンプリング期間ｂ）の開始直後の場合に最
も大きな値（変換周期Ｔの２倍）を取るので、一定時間
Ｔ1 をこの変換周期Ｔの少なくとも２倍（Ｔ1 ＝２Ｔ）
よりも長くすれば、上述のようにホールドさせたい時点
でのアナログ信号入力の値と、ホールド回路４のディジ
タル信号出力の値とを正確に一致させることができる。
【００１３】上述したホールド回路４を使用した例とし
て、図３に示すように、ホールド回路４を表示回路５に
接続したものがある。図３において、表示回路５は、Ａ
Ｄコンバータ２からのディジタル信号出力を表示用信号
に変換して表示するものであり、ホールド回路４を使用
することによって、ＡＤコンバータ２での変換周期Ｔに
よる誤差を除去して、ホールド回路４が第１のホールド
命令を受けた時点でのアナログ入力信号の値と表示回路
５で表示される値とを一致させることができるのであ
る。
て、図３に示すように、ホールド回路４を表示回路５に
接続したものがある。図３において、表示回路５は、Ａ
Ｄコンバータ２からのディジタル信号出力を表示用信号
に変換して表示するものであり、ホールド回路４を使用
することによって、ＡＤコンバータ２での変換周期Ｔに
よる誤差を除去して、ホールド回路４が第１のホールド
命令を受けた時点でのアナログ入力信号の値と表示回路
５で表示される値とを一致させることができるのであ
る。
【００１４】
【発明の効果】本発明は上述のように、通常は入力され
るアナログ信号をそのまま出力し第１のホールド命令を
受けた時には第１のホールド命令を受けた時点からアナ
ログ信号出力をホールドするサンプルホールド回路と、
サンプルホールド回路から入力されるアナログ信号を一
定の変換周期でディジタル信号に変換して出力するとと
もに第２のホールド命令を受けた時点からディジタル信
号出力をホールドするＡＤコンバータと、第１のホール
ド命令を受けた時点からタイムカウントを開始しＡＤコ
ンバータの変換周期の少なくとも２倍より長い時間をカ
ウントした後ＡＤコンバータに第２のホールド命令を送
るタイマ回路とを備えたので、タイマ回路によってＡＤ
コンバータの出力がホールドされるのを遅延させること
ができる。その結果、ＡＤコンバータの変換周期に起因
する誤差を除去して、第１のホールド命令によってホー
ルドされるホールド回路のアナログ信号入力の値と、第
２のホールド命令によってホールドされるホールド回路
のディジタル信号出力の値とを正確に一致させることが
できるという効果がある。
るアナログ信号をそのまま出力し第１のホールド命令を
受けた時には第１のホールド命令を受けた時点からアナ
ログ信号出力をホールドするサンプルホールド回路と、
サンプルホールド回路から入力されるアナログ信号を一
定の変換周期でディジタル信号に変換して出力するとと
もに第２のホールド命令を受けた時点からディジタル信
号出力をホールドするＡＤコンバータと、第１のホール
ド命令を受けた時点からタイムカウントを開始しＡＤコ
ンバータの変換周期の少なくとも２倍より長い時間をカ
ウントした後ＡＤコンバータに第２のホールド命令を送
るタイマ回路とを備えたので、タイマ回路によってＡＤ
コンバータの出力がホールドされるのを遅延させること
ができる。その結果、ＡＤコンバータの変換周期に起因
する誤差を除去して、第１のホールド命令によってホー
ルドされるホールド回路のアナログ信号入力の値と、第
２のホールド命令によってホールドされるホールド回路
のディジタル信号出力の値とを正確に一致させることが
できるという効果がある。
【図１】本発明の一実施例を示す概略ブロック図であ
る。
る。
【図２】同上の動作を説明するための図であり、横軸に
時間、縦軸に信号レベルを取ったアナログ信号の入出力
波形図である。
時間、縦軸に信号レベルを取ったアナログ信号の入出力
波形図である。
【図３】同上の応用例を示す概略ブロック図である。
【図４】従来例を示す概略ブロック図である。
【図５】同上の動作を説明するための図であり、横軸に
時間、縦軸に信号レベルを取ったアナログ信号の入出力
波形図である。
時間、縦軸に信号レベルを取ったアナログ信号の入出力
波形図である。
１ サンプルホールド回路 ２ ＡＤコンバータ ３ タイマ回路 ４ ホールド回路
Claims (1)
- 【請求項１】 通常は入力されるアナログ信号をそのま
ま出力し第１のホールド命令を受けた時には第１のホー
ルド命令を受けた時点からアナログ信号出力をホールド
するサンプルホールド回路と、サンプルホールド回路か
ら入力されるアナログ信号を一定の変換周期でディジタ
ル信号に変換して出力するとともに第２のホールド命令
を受けた時点からディジタル信号出力をホールドするＡ
Ｄコンバータと、第１のホールド命令を受けた時点から
タイムカウントを開始しＡＤコンバータの変換周期の少
なくとも２倍より長い時間をカウントした後ＡＤコンバ
ータに第２のホールド命令を送るタイマ回路とを備えた
ことを特徴とするホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11340393A JPH06326608A (ja) | 1993-05-14 | 1993-05-14 | ホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11340393A JPH06326608A (ja) | 1993-05-14 | 1993-05-14 | ホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326608A true JPH06326608A (ja) | 1994-11-25 |
Family
ID=14611415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11340393A Withdrawn JPH06326608A (ja) | 1993-05-14 | 1993-05-14 | ホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06326608A (ja) |
-
1993
- 1993-05-14 JP JP11340393A patent/JPH06326608A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60198466A (ja) | デジタル波形記憶装置 | |
| JPH02115774A (ja) | ジッタ・タイミング測定方法 | |
| JP3220029B2 (ja) | 入力信号読み取り回路 | |
| JPH06326608A (ja) | ホールド回路 | |
| JP2971307B2 (ja) | 波形記録装置 | |
| JP2000241459A (ja) | 波形記録装置 | |
| JPH04346077A (ja) | ジッタ検出回路 | |
| JP3945389B2 (ja) | 時間電圧変換器及び方法 | |
| EP1322969B1 (en) | Rf power measurement | |
| JP3279010B2 (ja) | 表示データ補間装置 | |
| SU1254430A1 (ru) | Устройство дл измерени амплитуды колебаний баланса механических часов | |
| JPH0621026Y2 (ja) | 信号波形表示装置 | |
| JPH06331658A (ja) | デジタルオシロスコープ | |
| JPH06103293B2 (ja) | 超音波測定装置のａ／ｄ変換処理方式 | |
| JP2001153897A (ja) | ピークホールド回路及びこれを用いた信号測定装置 | |
| JPH04294281A (ja) | ピークサンプル出力回路 | |
| SU1169183A1 (ru) | "уctpoйctbo для abtomatичeckoгo kohtpoля уpobhя зbуkoboгo beщateльhoгo cигhaлa" | |
| JP3102651B2 (ja) | スペクトラムアナライザと波形表示器の兼用器 | |
| JPH1041804A (ja) | レジスタ・リード・リセット回路 | |
| JPH0983363A (ja) | Ａ／ｄ変換回路 | |
| SU1168865A1 (ru) | Стробоскопический осциллографический регистратор однократных электрических сигналов | |
| JPH01270470A (ja) | サンプリング回路 | |
| JPH05312835A (ja) | ディジタルオシロスコープのトリガ装置 | |
| JPH036424A (ja) | 波形信号記憶装置 | |
| CN101194425A (zh) | 具有干扰补偿的信号处理 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |