JPH04294281A - ピークサンプル出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばスペクトルア
ナライザにおいて、出力信号のサンプリングとサンプリ
ングとの間に存在するパルス信号を漏れなく表示するた
めに利用され、入力信号を一定周期ごとにそのピーク値
をサンプルホールド出力するピークサンプル出力回路に
関する。

【０００２】

【従来の技術】図３にピークサンプル出力回路の一般的
構成を示す。入力端子１１から入力信号は正ピーク検出
回路１２および負ピーク検出回路１３へ供給され、それ
ぞれ入力信号の正のピークおよび負のピークが検出され
る。正ピーク検出回路１２および負ピーク検出回路１３
の各出力の一方が切替スイッチ１４で選択されてサンプ
ルホールド回路１５へ供給され、クロック発生器１６か
らのサンプリングクロックごとにサンプルホールドされ
る。そのサンプルホールド出力は必要に応じてＡＤ変換
器１７でデジタル信号に変換されて出力される。例えば
入力端子１１の入力信号がスペクトルアナライザの検波
出力の場合、ＡＤ変換器１７の出力が一度メモリに記憶
された後、表示器に表示される。

【０００３】サンプルホールド回路１５でサンプルホー
ルドするごとに少なくともその時、サンプルホールド回
路１５に取り込んだ方のピーク検出回路はリセットされ
る。上記スペクトルアナライザに利用する場合は、サン
プルホールドごとに両ピーク検出回路１２，１３を通常
はリセットするが、負ピーク検出回路１３側をサンプル
ホールドしている時に、正パルスが検出されると、その
時は正ピーク検出回路１２のリセットを阻止する。

【０００４】正ピーク検出回路１２の出力はパルス検出
回路１８にも供給され、パルス検出回路１８において、
入力信号中の正のパルス信号の検出が行われる。またサ
ンプルホールド回路１５の出力と入力端子１１の入力信
号とがコンパレータ１９で比較され、その比較結果は入
力信号に対する傾斜極性判定信号としてスイッチ制御回
路２１へ供給される。スイッチ制御回路２１にはクロッ
ク発生器１６からのサンプリングクロックおよびパルス
検出回路１８の出力も供給され、スイッチ制御回路２１
により、ピーク検出回路１２，１３中の、傾斜極性判定
信号が示す傾斜極性と対応する方に切替スイッチ１４を
接続するように制御する。ただし、傾斜極性判定信号が
、入力信号が負傾斜であることを示していても、パルス
検出回路１８で入力信号中に正パルスを検出した場合は
、正ピーク検出回路１２をサンプルホールド回路１５へ
接続する。

【０００５】スイッチ制御回路２１は従来においては図
４に示すように構成されていた。つまり、クロック発生
器１６のサンプリングクロックによりコンパレータ１９
の出力がＤ形フリップフロップ２２に取り込まれ、フリ
ップフロップ２２のＱ出力はゲート２３へ禁止信号とし
て供給されると共に、オアゲート２０を通じてＳＲフリ
ップフロップ２４のリセット端子と供給され、更にノア
ゲート２５へも供給される。ゲート２３にはパルス検出
回路１８の出力が供給され、ゲート２３の出力はフリッ
プフロップ２４のセット端子へ供給される。フリップフ
ロップ２４のＱ出力はサンプリングクロックでＤ形フリ
ップフロップ２６に取り込まれ、フリップフロップ２６
のＱ出力はノアゲート２５へ供給され、ノアゲート２５
の出力がスイッチ制御回路２１の出力となる。オアゲー
ト２０にサンプリングクロックよりわずか遅れたリセッ
ト信号が供給されている。

【０００６】

【発明が解決しようとする課題】入力端子１１に図５Ａ
に示すようなパルス信号が入力され、これに対し、サン
プリングクロックが図５Ｂに示す関係状態にあり、リセ
ット信号が図５Ｂ′に示す状態であるとする。入力パル
ス信号の立上り部分ではサンプルホールド回路１５の出
力よりも入力信号の瞬時値の方が大となり、コンパレー
タ１９の出力（傾斜極性判定信号）は図５Ｃに示すよう
に高レベルであり、入力信号が正傾斜であることを示し
ている。パルス検出回路１８から入力信号としてパルス
信号が入力されたことを検出したパルス２７が図５Ｄに
示すように発生する。

【０００７】入力パルス信号の立上り部分で発生したク
ロックＣ１　，Ｃ２　によりコンパレータ１９の出力Ｃ
がフリップフロップ２２に取り込まれ、その出力Ｅは図
５Ｅに示すように高レベルとなっており、これがノアゲ
ート２５から出力されるため、スイッチ１４は図５Ｉに
示すように正ピーク検出回路１２がサンプルホールド回
路１５に接続される。次のクロックＣ３　では入力パル
ス信号が立下り始めた状態にあるから、コンパレータ１
９の出力は低レベルとなっており、フリップフロップ２
２の出力Ｅが低レベルになる。この立下りでフリップフ
ロップ２４がリセットされる。また、このためゲート２
３に対する禁止が解除され、ゲート２３から図５Ｆに示
すように出力が生じ、この出力によりフリップフロップ
２４がセットされ、フリップフロップ２４のＱ出力は、
図５Ｇに示すように高レベルになるが、これはクロック
Ｃ３　ではフリップフロップ２６に取り込まれないため
、クロックＣ３　からの１周期はノアゲート２５の両入
力は共に低レベルとなり、ノアゲート２５の出力が高レ
ベルとなり、図５Ｉに示すように負ピーク検出回路１３
がサンプルホールド回路１５へ接続される。

【０００８】クロックＣ３　からゲート２３の出力が高
レベルとなり、フリップフロップ２４に図５Ｆに示すセ
ット信号が与えられているため、フリップフロップ２４
の出力は図５Ｇに示すようになる。よって次のクロック
Ｃ４でフリップフロップ２６の出力が図５Ｈに示すよう
に高レベルとなり、図５Ｉに示すように正ピーク検出回
路１２がサンプルホールド回路１５に接続される。次の
クロックＣ５　の前にパルス検出出力（図５Ｄ）が低レ
ベルとなるため、クロックＣ５　の直後のリセット信号
Ｒ１　でフリップフロップ２４がリセットされる。よっ
て次のクロックＣ６　でフリップフロップ２６の出力が
低レベルになり、図５Ｉに示すように負ピーク検出回路
１３がサンプルホールド回路１５に接続される。

【０００９】図５Ａに示すようなパルス信号が入力され
ると、正ピーク検出回路１２の出力がサンプルホールド
されている状態から、１クロック周期の間負ピーク検出
回路１３の出力がサンプルホールドされ、その後、再び
正ピーク検出回路１２の出力が２クロック周期の間サン
プルホールドされ、再び負ピーク検出回路１３の出力が
サンプルホールドされるようになり、サンプルホールド
回路１５の出力を波形表示すると図５Ａ中の矢印で示す
ようになり、一つの入力パルス信号が２つのピークを持
つ信号となってしまう問題があった。

【００１０】

【課題を解決するための手段】この発明によれば、コン
パレータの出力と、パルス検出回路の出力との論理和を
オア回路でとり、このオア回路の出力を傾斜極性判定信
号としてスイッチ制御回路へ供給する。

【００１１】

【実施例】図１にこの発明の実施例の要部を図３，４と
対応する部分に同一符号を付けて示す。この発明では、
コンパレータ１９の出力をスイッチ制御回路２１へ直接
供給することなく、パルス検出回路１８の出力とコンパ
レータ１９の出力とをオア回路２８へ供給し、このオア
回路２８の出力を傾斜極性判定信号としてスイッチ制御
回路２１，つまりこの場合はＤ形フリップフロップ２２
へ供給する。

【００１２】この構成によれば、図５の場合と同様に、
図２Ａに示すような入力パルス信号が入力され、サンプ
リングクロックが図２Ｂに、リセット信号が図２Ｂ′に
それぞれ示す関係状態であると、コンパレータ１９，パ
ルス検出回路１８の各出力は図２Ｃ，Ｄにそれぞれ示す
ように、図５と同様な出力が得られるが、これら両出力
がオア回路２８へ供給されているため、オア回路２８の
出力は図２Ｃ´に示すようになり、これが傾斜極性判定
信号としてフリップフロップ２２へ供給される。この傾
斜極性判定信号Ｃ′は検出パルス２７の終りまで正傾斜
と判定した状態（高レベル）が延長され、図５の場合は
クロックＣ２　の周期期間中に負傾斜判定状態（低レベ
ル）になったが、この例ではクロックＣ４　の周期期間
で負傾斜判定状態になる。従って図２Ｆに示すようにゲ
ート２３から高レベルが発生しないため、フリップフロ
ップ２４はセットされず、その出力は図２Ｇに示すよう
に低レベルのまゝであり、またフリップフロップ２６の
出力も図２Ｈに示すように低レベルのまゝである。クロ
ックＣ５　でフリップフロップ２２の出力が低レベルに
なり、ノアゲート２５の両入力が低レベルとなり、これ
よりは図２Ｉに示すように負ピーク検出回路１３がサン
プルホールド回路１５へ接続されたまゝとなる。このた
め正ピーク検出回路１２からサンプルホールドしていた
状態から負ピーク検出回路１３からサンプルホールドし
、再び正ピーク検出回路１２からのサンプルホールドに
一旦戻った後、負ピーク検出回路１３からのサンプルホ
ールドになるというようなことはなく、サンプルホール
ド回路１５の出力波形は図２Ａの矢印で示すように一つ
のピークを持つ信号として表示され、入力パルス信号と
対応する。

【００１３】

【発明の効果】以上述べたように、この発明によればパ
ルス検出回路１８の出力と、コンパレータ１９の出力と
の論理和を傾斜極性判定信号としてスイッチ制御回路２
１へ供給しているため、サンプリングクロックが発生し
た時に、コンパレータ１９の出力またはパルス検出回路
１８の出力のいずれかが高レベルであればフリップフロ
ップ２２に高レベルが取り込まれるため、パルス入力に
対し、２つのピークを持つ出力となることなく、一つの
ピーク（パルス）として出力が得られる。

【図面の簡単な説明】

【図１】この発明の実施例の要部を示す論理回路図。

【図２】図１の動作時の各部の波形例を示すタイムチャ
ート。

【図３】ピークサンプル出力回路の一般的構成を示すブ
ロック図。

【図４】従来のスイッチ制御回路２１の具体的構成を示
す論理回路図。

【図５】図４の動作時の各部の波形を示すタイムチャー
ト。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　入力信号を正ピーク検出回路および負
   ピーク検出回路へ供給し、これらピーク検出回路の一方
   を切替スイッチにより選択して、その出力をサンプルホ
   ールド回路へ供給し、そのサンプルホールド回路におけ
   るサンプルホールド動作ごとに少なくとも取り出した方
   のピーク検出回路をリセットし、上記正ピーク検出回路
   の出力からパルス信号をパルス検出回路で検出し、上記
   サンプルホールド回路の出力と上記入力信号とをコンパ
   レータで比較し、そのコンパレータの出力を上記入力信
   号に対する傾斜極性判定信号としてスイッチ制御回路へ
   供給すると共に、そのスイッチ制御回路へ上記パルス検
   出回路の出力と上記サンプルホールド回路のサンプリン
   グクロックとを供給し、そのスイッチ制御回路の出力に
   より上記切替スイッチを、上記両ピーク検出回路中の上
   記傾斜極性判定信号が示す傾斜極性と対応する方に切替
   え接続するピークサンプル出力回路において、上記コン
   パレータの出力と、上記パルス検出回路の出力との論理
   和をとって上記傾斜極性判定信号として上記スイッチ制
   御回路へ供給するオア回路を設けたことを特徴とするピ
   ークサンプル出力回路。