JPH05175839A - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JPH05175839A JPH05175839A JP33729691A JP33729691A JPH05175839A JP H05175839 A JPH05175839 A JP H05175839A JP 33729691 A JP33729691 A JP 33729691A JP 33729691 A JP33729691 A JP 33729691A JP H05175839 A JPH05175839 A JP H05175839A
- Authority
- JP
- Japan
- Prior art keywords
- register
- analog input
- converter
- value
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 アナログ入力値が所定の範囲内に入っている
か否かを、従来のＡ／Ｄ変換器より高速に検出すること
が可能なＡ／Ｄ変換器を提供する。 【構成】 第１のレジスタ９にアナログ入力値Ｖanに対
する所定の範囲の上限を設定し、第２のレジスタ１０に
アナログ入力値Ｖanに対する所定の範囲の下限を設定す
る。アナログ入力値Ｖanとそれら第１のレジスタ９及び
第２のレジスタ１０の値をコンパレータ３で比較するこ
とにより、アナログ入力値Ｖanが所定の範囲以内の値で
あるか否かを検出部４において検出する。
か否かを、従来のＡ／Ｄ変換器より高速に検出すること
が可能なＡ／Ｄ変換器を提供する。 【構成】 第１のレジスタ９にアナログ入力値Ｖanに対
する所定の範囲の上限を設定し、第２のレジスタ１０に
アナログ入力値Ｖanに対する所定の範囲の下限を設定す
る。アナログ入力値Ｖanとそれら第１のレジスタ９及び
第２のレジスタ１０の値をコンパレータ３で比較するこ
とにより、アナログ入力値Ｖanが所定の範囲以内の値で
あるか否かを検出部４において検出する。
Description
【０００１】
【産業上の利用分野】本発明は、Ａ／Ｄ変換器に関し、
特にアナログ入力値が所定の範囲内か否かを検出できる
Ａ／Ｄ変換器に関する。
特にアナログ入力値が所定の範囲内か否かを検出できる
Ａ／Ｄ変換器に関する。
【０００２】
【従来の技術】図３は、従来のＡ／Ｄ変換器の一例を示
すブロック図である。従来のＡ／Ｄ変換器は、図３に示
すようにアナログ入力ポート１から入力されたアナログ
入力値ＶanをＡ／Ｄ変換器１２によってデジタル値に変
換し、変換結果をＡ／Ｄ変換結果レジスタ１３に格納す
る。このようなＡ／Ｄ変換器を搭載しているマイクロコ
ンピュータは、アナログ入力値が所定の範囲内に入って
いるか否かを判断するために、プログラムによってアナ
ログ入力値の変換結果と範囲を示すデジタル値との差異
を演算し、その演算結果からアナログ入力値が所定の範
囲内か否かを判断している。
すブロック図である。従来のＡ／Ｄ変換器は、図３に示
すようにアナログ入力ポート１から入力されたアナログ
入力値ＶanをＡ／Ｄ変換器１２によってデジタル値に変
換し、変換結果をＡ／Ｄ変換結果レジスタ１３に格納す
る。このようなＡ／Ｄ変換器を搭載しているマイクロコ
ンピュータは、アナログ入力値が所定の範囲内に入って
いるか否かを判断するために、プログラムによってアナ
ログ入力値の変換結果と範囲を示すデジタル値との差異
を演算し、その演算結果からアナログ入力値が所定の範
囲内か否かを判断している。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来のＡ／Ｄ変換器では、アナログ入力値が所定の範囲内
に入っているか否かを判断するために、Ａ／Ｄ変換結果
を演算して判断する必要がある。従って、アナログ入力
値が所定の範囲内に入っているか否かを判断するための
所要時間は、そのアナログ入力値のＡ／Ｄ変換時間に加
えて演算時間も必要であるため、アナログ入力値が所定
の範囲内に入っているか否かを高速に判断できないとい
う問題点がある。
来のＡ／Ｄ変換器では、アナログ入力値が所定の範囲内
に入っているか否かを判断するために、Ａ／Ｄ変換結果
を演算して判断する必要がある。従って、アナログ入力
値が所定の範囲内に入っているか否かを判断するための
所要時間は、そのアナログ入力値のＡ／Ｄ変換時間に加
えて演算時間も必要であるため、アナログ入力値が所定
の範囲内に入っているか否かを高速に判断できないとい
う問題点がある。
【０００４】本発明はかかる問題点に鑑みてなされたも
のであって、アナログ入力値が所定の範囲内に入ってい
るか否かを従来のＡ／Ｄ変換器より高速に判断すること
ができるＡ／Ｄ変換器を提供することを目的とする。
のであって、アナログ入力値が所定の範囲内に入ってい
るか否かを従来のＡ／Ｄ変換器より高速に判断すること
ができるＡ／Ｄ変換器を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明に係るＡ／Ｄ変換
器は、アナログ値を入力するアナログ入力ポートを有す
るＡ／Ｄ変換器において、任意のデジタル値を保持する
第１のレジスタ及び第２のレジスタと、前記第１のレジ
スタ及び第２のレジスタのいずれか一方のデジタル値を
選択して入力しその選択したデジタル値を出力する選択
部と、この選択部によって出力されたデジタル値をアナ
ログ値に変換して出力する基準電圧発生部と、この基準
電圧発生部から出力されたアナログ値と前記アナログ入
力ポートより入力したアナログ値とを比較するコンパレ
ータと、このコンパレータの比較結果を前記選択部での
前記第１のレジスタ又は第２のレジスタの選択結果に基
づいて反転又は非反転して出力する検出部とを有するこ
とを特徴とする。
器は、アナログ値を入力するアナログ入力ポートを有す
るＡ／Ｄ変換器において、任意のデジタル値を保持する
第１のレジスタ及び第２のレジスタと、前記第１のレジ
スタ及び第２のレジスタのいずれか一方のデジタル値を
選択して入力しその選択したデジタル値を出力する選択
部と、この選択部によって出力されたデジタル値をアナ
ログ値に変換して出力する基準電圧発生部と、この基準
電圧発生部から出力されたアナログ値と前記アナログ入
力ポートより入力したアナログ値とを比較するコンパレ
ータと、このコンパレータの比較結果を前記選択部での
前記第１のレジスタ又は第２のレジスタの選択結果に基
づいて反転又は非反転して出力する検出部とを有するこ
とを特徴とする。
【０００６】
【作用】本発明に係るＡ／Ｄ変換器においては、第１の
レジスタにアナログ入力値に対する所定の範囲の上限を
設定し、第２のレジスタにアナログ入力値に対する所定
の範囲の下限を設定する。選択部により、第１のレジス
タ及び第２のレジスタのいずれか一方のデジタル値を取
り出す。基準電圧発生部は、選択部で取り出したデジタ
ル値をアナログ電圧に変換して出力する。コンパレータ
は、アナログ入力値と基準電圧発生部から入力された第
１のレジスタ及び第２のレジスタの値に相当するアナロ
グ値とを比較する。検出部は、コンパレータの比較結果
と選択部での第１のレジスタ又は第２のレジスタの選択
結果とを入力することにより、アナログ入力値が所定の
範囲内の値であるか否かを検出する。これにより、アナ
ログ入力値が所定の範囲内の値であるか否かを従来のＡ
／Ｄ変換器より高速に検出することが可能となる。
レジスタにアナログ入力値に対する所定の範囲の上限を
設定し、第２のレジスタにアナログ入力値に対する所定
の範囲の下限を設定する。選択部により、第１のレジス
タ及び第２のレジスタのいずれか一方のデジタル値を取
り出す。基準電圧発生部は、選択部で取り出したデジタ
ル値をアナログ電圧に変換して出力する。コンパレータ
は、アナログ入力値と基準電圧発生部から入力された第
１のレジスタ及び第２のレジスタの値に相当するアナロ
グ値とを比較する。検出部は、コンパレータの比較結果
と選択部での第１のレジスタ又は第２のレジスタの選択
結果とを入力することにより、アナログ入力値が所定の
範囲内の値であるか否かを検出する。これにより、アナ
ログ入力値が所定の範囲内の値であるか否かを従来のＡ
／Ｄ変換器より高速に検出することが可能となる。
【０００７】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【０００８】図１は、本発明の第１の実施例に係るＡ／
Ｄ変換器を示すブロック図である。図１において、アナ
ログ入力ポート１は、Ａ／Ｄ変換するアナログ値を入力
するための入力ポートである。第１のレジスタ９及び第
２のレジスタ１０は、任意のデジタル値を保持するレジ
スタであり、任意のデジタル値を設定することができ
る。選択部８は、第１のレジスタ又は第２のレジスタの
いづれか一方に保持されているデジタル値を選択して入
力し、その入力したデジタル値を出力する。基準電圧発
生部２は、選択部８より出力されたデジタル値を入力し
てアナログ値に変換し、その変換したアナログ値を基準
電圧として出力する。コンパレータ３は、基準電圧発生
部２より出力された基準電圧とアナログ入力ポート１よ
り入力されたアナログ入力値とを比較するコンパレータ
である。検出部４は、コンパレータ３の出力と選択部８
での第１のレジスタ及び第２のレジスタの選択状態とに
基づいて検出信号５を出力する。制御部７は、検出部
４，選択部８及び本Ａ／Ｄ変換器全体を制御する。
Ｄ変換器を示すブロック図である。図１において、アナ
ログ入力ポート１は、Ａ／Ｄ変換するアナログ値を入力
するための入力ポートである。第１のレジスタ９及び第
２のレジスタ１０は、任意のデジタル値を保持するレジ
スタであり、任意のデジタル値を設定することができ
る。選択部８は、第１のレジスタ又は第２のレジスタの
いづれか一方に保持されているデジタル値を選択して入
力し、その入力したデジタル値を出力する。基準電圧発
生部２は、選択部８より出力されたデジタル値を入力し
てアナログ値に変換し、その変換したアナログ値を基準
電圧として出力する。コンパレータ３は、基準電圧発生
部２より出力された基準電圧とアナログ入力ポート１よ
り入力されたアナログ入力値とを比較するコンパレータ
である。検出部４は、コンパレータ３の出力と選択部８
での第１のレジスタ及び第２のレジスタの選択状態とに
基づいて検出信号５を出力する。制御部７は、検出部
４，選択部８及び本Ａ／Ｄ変換器全体を制御する。
【０００９】次に、上述の如く構成された本発明の第１
の実施例に係るＡ／Ｄ変換器の動作について説明する。
先ず、第１のレジスタ９にアナログ入力値に対する所定
の範囲の上限の値を示すデジタル値を設定し、第２のレ
ジスタ１０にアナログ入力値に対する所定の範囲の下限
の値を示すデジタル値を設定する。制御部７は、期間Ｔ
s，Ｔ1，Ｔ2において、各期間に対応させて制御信号６
を発生する。期間Ｔsでは、アナログ入力ポート１にお
いてアナログ入力値Ｖanをサンプリングして保持する。
期間Ｔ1では、制御信号６により選択部８は第１のレジ
スタ９を選択するので、第１のレジスタ９に保持されて
いるデジタル値に相当するアナログ電圧Ｖdachが基準電
圧発生部２から出力する。コンパレータ３は、アナログ
電圧Ｖdachとアナログ入力値Ｖanを比較してこの比較結
果を検出部４に出力する。検出部４では、前記比較結果
がＶdach＜Ｖanのとき検出信号５を発生する。この検出
信号５は、アナログ入力値Ｖanが第１のレジスタ９にお
いて設定した所定の範囲の上限より大きい値であること
を示している。
の実施例に係るＡ／Ｄ変換器の動作について説明する。
先ず、第１のレジスタ９にアナログ入力値に対する所定
の範囲の上限の値を示すデジタル値を設定し、第２のレ
ジスタ１０にアナログ入力値に対する所定の範囲の下限
の値を示すデジタル値を設定する。制御部７は、期間Ｔ
s，Ｔ1，Ｔ2において、各期間に対応させて制御信号６
を発生する。期間Ｔsでは、アナログ入力ポート１にお
いてアナログ入力値Ｖanをサンプリングして保持する。
期間Ｔ1では、制御信号６により選択部８は第１のレジ
スタ９を選択するので、第１のレジスタ９に保持されて
いるデジタル値に相当するアナログ電圧Ｖdachが基準電
圧発生部２から出力する。コンパレータ３は、アナログ
電圧Ｖdachとアナログ入力値Ｖanを比較してこの比較結
果を検出部４に出力する。検出部４では、前記比較結果
がＶdach＜Ｖanのとき検出信号５を発生する。この検出
信号５は、アナログ入力値Ｖanが第１のレジスタ９にお
いて設定した所定の範囲の上限より大きい値であること
を示している。
【００１０】同様に、期間Ｔ2においては、制御信号６
により選択部８は第２のレジスタ１０を選択するので、
第２のレジスタ１０に保持されているデジタル値に相当
するアナログ電圧Ｖdaclが基準電圧発生部２から出力す
る。コンパレータ３は、アナログ電圧Ｖdaclとアナログ
入力値Ｖanを比較してこの比較結果を検出部４に出力す
る。検出部４では、前記比較結果がＶdacl＞Ｖanのとき
検出信号５を発生する。この検出信号５は、アナログ入
力値Ｖanが第２のレジスタ１０において設定した所定の
範囲の下限より小さい値であることを示している。
により選択部８は第２のレジスタ１０を選択するので、
第２のレジスタ１０に保持されているデジタル値に相当
するアナログ電圧Ｖdaclが基準電圧発生部２から出力す
る。コンパレータ３は、アナログ電圧Ｖdaclとアナログ
入力値Ｖanを比較してこの比較結果を検出部４に出力す
る。検出部４では、前記比較結果がＶdacl＞Ｖanのとき
検出信号５を発生する。この検出信号５は、アナログ入
力値Ｖanが第２のレジスタ１０において設定した所定の
範囲の下限より小さい値であることを示している。
【００１１】以上により、本発明の第１の実施例に係る
Ａ／Ｄ変換器は、第１のレジスタ９により所定の範囲の
上限を設定し、第２のレジスタ１０により所定の範囲の
下限を設定して、アナログ入力値と第１のレジスタ９及
び第２のレジスタ１０の値を比較することにより、アナ
ログ入力値が所定の範囲内の値であるか否かを従来のＡ
／Ｄ変換器より高速に検出することができる。
Ａ／Ｄ変換器は、第１のレジスタ９により所定の範囲の
上限を設定し、第２のレジスタ１０により所定の範囲の
下限を設定して、アナログ入力値と第１のレジスタ９及
び第２のレジスタ１０の値を比較することにより、アナ
ログ入力値が所定の範囲内の値であるか否かを従来のＡ
／Ｄ変換器より高速に検出することができる。
【００１２】図２は、本発明の第２の実施例に係るＡ／
Ｄ変換器を示すブロック図である。図２において、Ａ／
Ｄ変換制御部１１は、検出部４の検出信号５に同期して
Ａ／Ｄ変換を開始させるための信号であるＡ／Ｄ変換ス
タート信号１４を出力する。その他の構成は、図１に示
す本発明の第１の実施例に係るＡ／Ｄ変換器と等価であ
る。
Ｄ変換器を示すブロック図である。図２において、Ａ／
Ｄ変換制御部１１は、検出部４の検出信号５に同期して
Ａ／Ｄ変換を開始させるための信号であるＡ／Ｄ変換ス
タート信号１４を出力する。その他の構成は、図１に示
す本発明の第１の実施例に係るＡ／Ｄ変換器と等価であ
る。
【００１３】次に上述の如く構成された本発明の第２の
実施例に係るＡ／Ｄ変換器の動作について説明する。例
えば、マイクロコンピュータに搭載された本発明の第２
の実施例に係るＡ／Ｄ変換器は、本発明の第１の実施例
に係るＡ／Ｄ変換器と同様に、第１のレジスタ９と第２
のレジスタ１０とに保持されているデジタル値に相当す
るアナログ電圧Ｖdach及びアナログ電圧Ｖdaclとアナロ
グ入力ポート１より入力するアナログ入力値Ｖanとをコ
ンパレータ３において比較し、Ｖdach＜Ｖanであるか、
或いはＶdacl＞Ｖanのとき検出部４において検出信号５
を発生する。Ａ／Ｄ変換制御部１１は、検出信号５を入
力し、検出信号５に同期してＡ／Ｄ変換を開始させるた
めの信号であるＡ／Ｄ変換スタート信号１４を発生し、
マイクロコンピュータをＡ／Ｄ変換動作に移行させる。
実施例に係るＡ／Ｄ変換器の動作について説明する。例
えば、マイクロコンピュータに搭載された本発明の第２
の実施例に係るＡ／Ｄ変換器は、本発明の第１の実施例
に係るＡ／Ｄ変換器と同様に、第１のレジスタ９と第２
のレジスタ１０とに保持されているデジタル値に相当す
るアナログ電圧Ｖdach及びアナログ電圧Ｖdaclとアナロ
グ入力ポート１より入力するアナログ入力値Ｖanとをコ
ンパレータ３において比較し、Ｖdach＜Ｖanであるか、
或いはＶdacl＞Ｖanのとき検出部４において検出信号５
を発生する。Ａ／Ｄ変換制御部１１は、検出信号５を入
力し、検出信号５に同期してＡ／Ｄ変換を開始させるた
めの信号であるＡ／Ｄ変換スタート信号１４を発生し、
マイクロコンピュータをＡ／Ｄ変換動作に移行させる。
【００１４】従って、本発明の第２の実施例に係るＡ／
Ｄ変換器は、第１のレジスタ９により所定の範囲の上限
を設定し、第２のレジスタ１０により所定の範囲の下限
を設定して、アナログ入力値と第１のレジスタ９及び第
２のレジスタ１０の値を比較することにより、アナログ
入力値が所定の範囲以内の値であるか否かを従来のＡ／
Ｄ変換器より高速に検出できるので、所定の範囲外であ
ることを検出したときは従来のＡ／Ｄ変換器より高速に
Ａ／Ｄ変換動作を開始することができる。
Ｄ変換器は、第１のレジスタ９により所定の範囲の上限
を設定し、第２のレジスタ１０により所定の範囲の下限
を設定して、アナログ入力値と第１のレジスタ９及び第
２のレジスタ１０の値を比較することにより、アナログ
入力値が所定の範囲以内の値であるか否かを従来のＡ／
Ｄ変換器より高速に検出できるので、所定の範囲外であ
ることを検出したときは従来のＡ／Ｄ変換器より高速に
Ａ／Ｄ変換動作を開始することができる。
【００１５】
【発明の効果】以上説明したように本発明に係るＡ／Ｄ
変換器によれば、アナログ入力値に対する所定の範囲を
指定するための２つのレジスタに保持されている値とア
ナログ入力値とを比較することにより、小規模な回路構
成にてＡ／Ｄ変換時間及び演算時間を必要とせずにアナ
ログ入力値が所定の範囲以内か否かを判断することがで
きるので、アナログ入力値が所定の範囲内か否かを従来
のＡ／Ｄ変換器より高速に判断することが可能となり、
従来のＡ／Ｄ変換器より高速にＡ／Ｄ変換動作を開始す
ることができる。
変換器によれば、アナログ入力値に対する所定の範囲を
指定するための２つのレジスタに保持されている値とア
ナログ入力値とを比較することにより、小規模な回路構
成にてＡ／Ｄ変換時間及び演算時間を必要とせずにアナ
ログ入力値が所定の範囲以内か否かを判断することがで
きるので、アナログ入力値が所定の範囲内か否かを従来
のＡ／Ｄ変換器より高速に判断することが可能となり、
従来のＡ／Ｄ変換器より高速にＡ／Ｄ変換動作を開始す
ることができる。
【図１】本発明の第１の実施例に係るＡ／Ｄ変換器を示
すブロック図である。
すブロック図である。
【図２】本発明の第２の実施例に係るＡ／Ｄ変換器を示
すブロック図である。
すブロック図である。
【図３】従来のＡ／Ｄ変換器の一例を示すブロック図で
ある。
ある。
１；アナログ入力ポート ２；基準電圧発生部 ３；コンパレータ ４；検出部 ７；制御部 ８；選択部 ９；第１のレジスタ １０；第２のレジスタ １１；Ａ／Ｄ変換制御部 １２；Ａ／Ｄ変換器
Claims (2)
- 【請求項１】 アナログ値を入力するアナログ入力ポー
トを有するＡ／Ｄ変換器において、任意のデジタル値を
保持する第１のレジスタ及び第２のレジスタと、前記第
１のレジスタ及び第２のレジスタのいずれか一方のデジ
タル値を選択して入力しその選択したデジタル値を出力
する選択部と、この選択部によって出力されたデジタル
値をアナログ値に変換して出力する基準電圧発生部と、
この基準電圧発生部から出力されたアナログ値と前記ア
ナログ入力ポートより入力したアナログ値とを比較する
コンパレータと、このコンパレータの比較結果を前記選
択部での前記第１のレジスタ又は第２のレジスタの選択
結果に基づいて反転又は非反転して出力する検出部とを
有することを特徴とするＡ／Ｄ変換器。 - 【請求項２】 前記検出部の出力信号に同期してＡ／Ｄ
変換を開始させるＡ／Ｄ変換制御部を有することを特徴
とする請求項１に記載のＡ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33729691A JPH05175839A (ja) | 1991-12-19 | 1991-12-19 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33729691A JPH05175839A (ja) | 1991-12-19 | 1991-12-19 | Ａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175839A true JPH05175839A (ja) | 1993-07-13 |
Family
ID=18307291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33729691A Pending JPH05175839A (ja) | 1991-12-19 | 1991-12-19 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05175839A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10117383B4 (de) * | 2001-04-06 | 2012-02-16 | Infineon Technologies Ag | Schaltungsanordnung |
| JP2014090362A (ja) * | 2012-10-31 | 2014-05-15 | Renesas Electronics Corp | アナログ／デジタル変換器及びアナログ／デジタル変換器の自己診断方法 |
-
1991
- 1991-12-19 JP JP33729691A patent/JPH05175839A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10117383B4 (de) * | 2001-04-06 | 2012-02-16 | Infineon Technologies Ag | Schaltungsanordnung |
| JP2014090362A (ja) * | 2012-10-31 | 2014-05-15 | Renesas Electronics Corp | アナログ／デジタル変換器及びアナログ／デジタル変換器の自己診断方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960005555A (ko) | 위상비교회로 및 피엘엘(pll)회로 | |
| KR100265710B1 (ko) | 자동 트랙킹 조정 기능을 갖는 평판 디스플레이장치 | |
| JPH05175839A (ja) | Ａ／ｄ変換器 | |
| JP2944600B2 (ja) | 冷却温度制御回路 | |
| JPH04262272A (ja) | 三相入力状態判定装置 | |
| JPS601573A (ja) | センサの異常検出回路 | |
| JP2888264B2 (ja) | ピークサンプル出力回路 | |
| KR100273246B1 (ko) | 스테이트머신에러수정장치 | |
| JP2692135B2 (ja) | 負荷制御装置 | |
| KR900006393B1 (ko) | 메카니컬 엔키 롤오버 키보드의 스캔방법 | |
| JPH0894076A (ja) | 火炎診断装置 | |
| JP2001285028A (ja) | 同期終端回路 | |
| KR920008905B1 (ko) | 외부 동기 회로를 부가한 crt콘트롤러 | |
| JPH0643213A (ja) | Ｌｓｉテスタ | |
| JPH05282100A (ja) | マイクロコンピュータ | |
| JPH05256879A (ja) | ピーク検出回路 | |
| JPH10288648A (ja) | 論理回路テスト方法及び装置 | |
| JPH06334499A (ja) | トリガ回路 | |
| JPH08265599A (ja) | 信号極性統一回路 | |
| JPH0918741A (ja) | 表示制御方法及び表示制御回路 | |
| JPS5829469B2 (ja) | ヘンカリツソクテイソウチ | |
| JP2003287471A (ja) | 検出器 | |
| JPH03268575A (ja) | 画像読取装置 | |
| KR970050784A (ko) | 칼라 위상 오차 검출장치의 위상차 검출회로 | |
| JPH02183321A (ja) | クロック発生回路 |