JPH02183321A - クロック発生回路 - Google Patents
クロック発生回路Info
- Publication number
- JPH02183321A JPH02183321A JP1002052A JP205289A JPH02183321A JP H02183321 A JPH02183321 A JP H02183321A JP 1002052 A JP1002052 A JP 1002052A JP 205289 A JP205289 A JP 205289A JP H02183321 A JPH02183321 A JP H02183321A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- temperature
- generation circuit
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、マイクロプロセッサ応用回路に使用するクロ
ック発生回路に関し、特に、温度に応じて異なる周波数
のクロック信号を出力するクロック発生回路に関する。
ック発生回路に関し、特に、温度に応じて異なる周波数
のクロック信号を出力するクロック発生回路に関する。
［従来の技術］
一般に、ＭＯ５型論理集積回路は、高温になるに従って
動作温度が遅くなるという欠点がある。
動作温度が遅くなるという欠点がある。
一方、従来のマイクロプロセッサ応用回路におけるクロ
ック発生回路は、単一周波数のクロックしか出力しない
構成となっていた。従って、その周波数は、自ずから、
・装置が動作するとして保証されている最高温度でのマ
イクロプロセッサ動作保証速度を越えない範囲に定めら
れていた。
ック発生回路は、単一周波数のクロックしか出力しない
構成となっていた。従って、その周波数は、自ずから、
・装置が動作するとして保証されている最高温度でのマ
イクロプロセッサ動作保証速度を越えない範囲に定めら
れていた。
［解決すべき課題］
上述した従来のクロック発生回路は、単一周波数のクロ
ックしか出力しなかったため、最高温度でもマイクロプ
ロセッサを動作させることが可能な周波数のクロックで
作動させねばならず、低温におけるマイクロプロセッサ
の最大性能を引き出すことができないという課題があっ
た。
ックしか出力しなかったため、最高温度でもマイクロプ
ロセッサを動作させることが可能な周波数のクロックで
作動させねばならず、低温におけるマイクロプロセッサ
の最大性能を引き出すことができないという課題があっ
た。
本発明は、上記課題にかんがみてなされたものて、温度
に応じて周波数を変え、マイクロプロセッサの最大性能
を引き出しめることが可能なりロック発生回路の提供を
目的とする。
に応じて周波数を変え、マイクロプロセッサの最大性能
を引き出しめることが可能なりロック発生回路の提供を
目的とする。
［課題の解決手段］
上記目的を達成するため、本発明のクロック発生回路は
、あらかじめ設定した温度となったか否かを検知する基
準温度検知手段と、複数の周期のクロック信号を出力す
るクロック信号出力手段と、このクロック信号出力手段
が出力する複数の周期のクロック信号を入力し、上記基
準温度検知手段による検知結果にもとづいて、設定温度
に応じた周期のクロック信号を出力するクロック信号切
換手段とを備えた構成としである。
、あらかじめ設定した温度となったか否かを検知する基
準温度検知手段と、複数の周期のクロック信号を出力す
るクロック信号出力手段と、このクロック信号出力手段
が出力する複数の周期のクロック信号を入力し、上記基
準温度検知手段による検知結果にもとづいて、設定温度
に応じた周期のクロック信号を出力するクロック信号切
換手段とを備えた構成としである。
［実施例］
以下、図面にもとづいて本発明の詳細な説明する。
第１図は、本発明の一実施例に係るクロック発生回路の
ブロック図である。
ブロック図である。
同図において、１はサーミスタであり、周囲温度に比例
した電圧をサーミスタ出力電圧信号１０１として出力す
る。また、２は基準電圧発生回路であり、サーミスタ出
力電圧信号１０１に準して所定の温度を示す基準電圧を
発生する。そして、３はコンパレータであり、基準電圧
発生回路２が出力する基準電圧信号１０２とサーミスタ
出力電圧信号１０１とを比較する。その結果、サーミス
タ出力電圧信号１０１の方が低い電圧の場合は論理”０
″となり、一方、高い電圧の場合は論理“１”となるク
ロック選択信号１０３を出力する。
した電圧をサーミスタ出力電圧信号１０１として出力す
る。また、２は基準電圧発生回路であり、サーミスタ出
力電圧信号１０１に準して所定の温度を示す基準電圧を
発生する。そして、３はコンパレータであり、基準電圧
発生回路２が出力する基準電圧信号１０２とサーミスタ
出力電圧信号１０１とを比較する。その結果、サーミス
タ出力電圧信号１０１の方が低い電圧の場合は論理”０
″となり、一方、高い電圧の場合は論理“１”となるク
ロック選択信号１０３を出力する。
次に、４，５はクロック八発生回路とクロックＢ発生回
路であり、それぞれクロックＡ信号とクロックＢ信号を
出力する。なお、クロックＡ信号は、クロックＢ信号よ
りも高い周波数のクロック信号である。また、６はクロ
ック切換回路であり、クロック選択信号１０３が論理”
０″の場合、すなわち周囲温度が基準より低い場合には
高い周波数のクロックＡ信号を選択し、また論理パ１”
の場合、すなわち周囲温度が基準より高い場合には低い
周波数のクロックＢ信号を選択する。そして、７はマイ
クロプロセッサであり、選択されたクロック信号１０６
が入力されている。
路であり、それぞれクロックＡ信号とクロックＢ信号を
出力する。なお、クロックＡ信号は、クロックＢ信号よ
りも高い周波数のクロック信号である。また、６はクロ
ック切換回路であり、クロック選択信号１０３が論理”
０″の場合、すなわち周囲温度が基準より低い場合には
高い周波数のクロックＡ信号を選択し、また論理パ１”
の場合、すなわち周囲温度が基準より高い場合には低い
周波数のクロックＢ信号を選択する。そして、７はマイ
クロプロセッサであり、選択されたクロック信号１０６
が入力されている。
上記構成において、サーミスタ１は周囲温度に応じたサ
ーミスタ出力信号１０１を出力する。これに対し、基準
電圧発生回路２は、マイクロプロセッサ７の動作速度を
考慮し、クロックの切換温度に応じた基準電圧信号１０
２を出力している。
ーミスタ出力信号１０１を出力する。これに対し、基準
電圧発生回路２は、マイクロプロセッサ７の動作速度を
考慮し、クロックの切換温度に応じた基準電圧信号１０
２を出力している。
そして、コンパレータ３でサーミスタ出力信号１０１と
基準電圧信号１０２を比較する。すなわち、周囲温度が
マイクロプロセッサ７に対するクロックを切り換えねば
ならない温度まで上がっているかを判断している。そし
て、その判断結果をクロック選択信号１０３として出力
する。
基準電圧信号１０２を比較する。すなわち、周囲温度が
マイクロプロセッサ７に対するクロックを切り換えねば
ならない温度まで上がっているかを判断している。そし
て、その判断結果をクロック選択信号１０３として出力
する。
一方、クロック切換回路６には、常に二つの周波数のク
ロックＡとクロックＢが入力されている。
ロックＡとクロックＢが入力されている。
そして、そのいずれを出力すべきかがクロック選択信号
１０３によって決定されている。すなわち、サーミスタ
３で検知された温度が基準温度より低いことを示す論理
′”０”のクロック選択信号１０３が入力されれば、高
い周波数のクロックＡを選択する。そして、その逆にサ
ーミスタ１で検知された温度が基準温度より低いことを
示す論理″１”のクロック選択信号１０３が入力されれ
ば、低い周波数のクロックＢを選択する。
１０３によって決定されている。すなわち、サーミスタ
３で検知された温度が基準温度より低いことを示す論理
′”０”のクロック選択信号１０３が入力されれば、高
い周波数のクロックＡを選択する。そして、その逆にサ
ーミスタ１で検知された温度が基準温度より低いことを
示す論理″１”のクロック選択信号１０３が入力されれ
ば、低い周波数のクロックＢを選択する。
このように本実施例のクロック発生回路は、温度によっ
て発生電圧を変化させるサーミスタと、基準電圧発生回
路と、両者の電圧を比較するコンパレータと、クロック
八発生回路と、クロックＢ発生回路と、二本のクロック
のうち、−本を選択して出力するクロック切換回路とか
ら構成されている。
て発生電圧を変化させるサーミスタと、基準電圧発生回
路と、両者の電圧を比較するコンパレータと、クロック
八発生回路と、クロックＢ発生回路と、二本のクロック
のうち、−本を選択して出力するクロック切換回路とか
ら構成されている。
なお、本発明は上記実施例に限定されるものでなく、要
旨の範囲内における種々変形例を含むものである。例え
は、上述の実施例では、二種類の周期のクロックから選
択しているが、さらにその種類を増やしてより効率的に
マイクロプロセッサの処理を行なわしめる構成とするこ
ともできる。
旨の範囲内における種々変形例を含むものである。例え
は、上述の実施例では、二種類の周期のクロックから選
択しているが、さらにその種類を増やしてより効率的に
マイクロプロセッサの処理を行なわしめる構成とするこ
ともできる。
［発明の効果コ
以上説明したように本発明は、高温時におけるマイクロ
プロセッサの動作を保証するだけでなく、低温時におけ
るマイクロプロセッサのより高い動作速度を引き出すこ
とが可能なりロック発生回路を提供できるという効果が
ある。
プロセッサの動作を保証するだけでなく、低温時におけ
るマイクロプロセッサのより高い動作速度を引き出すこ
とが可能なりロック発生回路を提供できるという効果が
ある。
第１図は本発明の一実施例に係るクロック発生回路のブ
ロック図である。 ４：クロツク八発生回路 ５：クロックＢ発生回路 ６：クロック切換回路
ロック図である。 ４：クロツク八発生回路 ５：クロックＢ発生回路 ６：クロック切換回路
Claims (1)
- あらかじめ設定した温度となったか否かを検知する基
準温度検知手段と、複数の周期のクロック信号を出力す
るクロック信号出力手段と、このクロック信号出力手段
が出力する複数の周期のクロック信号を入力し、上記基
準温度検知手段による検知結果にもとづいて、設定温度
に応じた周期のクロック信号を出力するクロック信号切
換手段とを具備することを特徴とするクロック発生回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002052A JPH02183321A (ja) | 1989-01-10 | 1989-01-10 | クロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002052A JPH02183321A (ja) | 1989-01-10 | 1989-01-10 | クロック発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02183321A true JPH02183321A (ja) | 1990-07-17 |
Family
ID=11518566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1002052A Pending JPH02183321A (ja) | 1989-01-10 | 1989-01-10 | クロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02183321A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04275610A (ja) * | 1991-03-01 | 1992-10-01 | Nec Corp | クロック発生回路 |
-
1989
- 1989-01-10 JP JP1002052A patent/JPH02183321A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04275610A (ja) * | 1991-03-01 | 1992-10-01 | Nec Corp | クロック発生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5361290A (en) | Clock generating circuit for use in single chip microcomputer | |
| KR960024806A (ko) | 다중클럭 선택권을 가지는 마이크로프로세서에서의 자기구성 속도경로 | |
| JP2008028854A (ja) | クロック生成装置 | |
| JP3338776B2 (ja) | 半導体装置 | |
| KR960005744B1 (ko) | 주파수 체배기 | |
| KR960032138A (ko) | 마이크로 컴퓨터 | |
| JPH02183321A (ja) | クロック発生回路 | |
| US20150145580A1 (en) | Apparatus for controlling semiconductor chip characteristics | |
| KR0176092B1 (ko) | 클럭 입력신호의 주파수 체배장치 | |
| KR100313945B1 (ko) | 다단 인터럽트 제어 장치 | |
| JPH0362611A (ja) | クロック発生回路 | |
| JPS61105629A (ja) | クロツク制御方式 | |
| KR940008248A (ko) | 리세트회로 | |
| US5241574A (en) | Pulse generating apparatus | |
| JP2004343291A (ja) | 位相調整回路 | |
| JPH0534409A (ja) | テストモード制御信号生成回路 | |
| KR0119736Y1 (ko) | 전원전압 선택회로 | |
| JPH02207312A (ja) | クロック発生回路 | |
| JP2007279933A (ja) | クロック信号発生回路 | |
| JPH04252314A (ja) | 情報処理装置の動作速度決定方式 | |
| JP2578359B2 (ja) | 発振回路 | |
| JPH02180428A (ja) | リセット回路 | |
| KR930002026Y1 (ko) | 주변장치의 프로그램을 위한 리세트회로 | |
| JPS5850060A (ja) | 電子式卓上計算機 | |
| JPH08335179A (ja) | ワンチップマイクロコンピュータ |