JPH036424A - 波形信号記憶装置 - Google Patents
波形信号記憶装置Info
- Publication number
- JPH036424A JPH036424A JP14236189A JP14236189A JPH036424A JP H036424 A JPH036424 A JP H036424A JP 14236189 A JP14236189 A JP 14236189A JP 14236189 A JP14236189 A JP 14236189A JP H036424 A JPH036424 A JP H036424A
- Authority
- JP
- Japan
- Prior art keywords
- trigger
- mask
- data
- counter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims description 14
- 230000000873 masking effect Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Recording Measured Values (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は入力波形信号なAD変換器でデジタルデータ
に変換し、そのデジタルデータな記憶開始指令でデータ
記憶装置に記憶することを開始し、デジタルデータがト
リガ設定値C二なるとこれをトリガ検出回路で検出し、
その検出から所定数のデジタルデータがデータ記憶装置
に記憶されると記憶を終了する波形信号記憶装置に関す
る。
に変換し、そのデジタルデータな記憶開始指令でデータ
記憶装置に記憶することを開始し、デジタルデータがト
リガ設定値C二なるとこれをトリガ検出回路で検出し、
その検出から所定数のデジタルデータがデータ記憶装置
に記憶されると記憶を終了する波形信号記憶装置に関す
る。
「従来の技術」
第4図に従来の波形信号記憶装置を示す。入力波形信号
はAD変換器11でサンプリングクロックによりサンプ
リングされ、その各サンプルはデジタルデータに変換さ
れる。そのデジタルデータはデータ記憶装置12へ供給
され、データ記憶装置12に記憶開始指令か与えられる
と、デジタルデータのデータ記憶装置12に対する記憶
が開始する。データ記憶装置12は循環形の記憶装置で
ある。
はAD変換器11でサンプリングクロックによりサンプ
リングされ、その各サンプルはデジタルデータに変換さ
れる。そのデジタルデータはデータ記憶装置12へ供給
され、データ記憶装置12に記憶開始指令か与えられる
と、デジタルデータのデータ記憶装置12に対する記憶
が開始する。データ記憶装置12は循環形の記憶装置で
ある。
一方デジタルデータはトリガ検出回路13へも供給され
、デジタルデータがトリガレベル設定値に連するとトリ
ガを発生し、そのトリガg二よりデータカウンタ14は
AD変換器11のサンプリングクロックの計数を開始し
、データカウンタ14は設定データ数だけ計数すると記
憶終了指令をデータ記憶装置12へ出し、データ記憶装
置12はデジタルデータの記憶を停止する。
、デジタルデータがトリガレベル設定値に連するとトリ
ガを発生し、そのトリガg二よりデータカウンタ14は
AD変換器11のサンプリングクロックの計数を開始し
、データカウンタ14は設定データ数だけ計数すると記
憶終了指令をデータ記憶装置12へ出し、データ記憶装
置12はデジタルデータの記憶を停止する。
第5図に示すように入力波形信号のデジタルデータは記
憶開始指令で記憶され始め、デジタルデータかトリガレ
ベル設定値になってからデジタルデータの記憶数が設定
データ数になると記憶が終了する。
憶開始指令で記憶され始め、デジタルデータかトリガレ
ベル設定値になってからデジタルデータの記憶数が設定
データ数になると記憶が終了する。
「発明が解決しようとする課題」
第4図に示した従来の波形信号記憶装置においてはトリ
ガシニ対して非同期の人力波形信号を記憶しようとする
場合、記憶開始指令直後にトリガ条件を満足してしまう
可能性があり、その場合はトリガ以前の波形を十分記憶
することができず、トリガ以前の状態を十分知ることが
できない。
ガシニ対して非同期の人力波形信号を記憶しようとする
場合、記憶開始指令直後にトリガ条件を満足してしまう
可能性があり、その場合はトリガ以前の波形を十分記憶
することができず、トリガ以前の状態を十分知ることが
できない。
この発明の目的は入力波形信号が非同期信号の場合でも
トリガ以前の波形も十分記憶することができる波形信号
記憶装置を提供することにある。
トリガ以前の波形も十分記憶することができる波形信号
記憶装置を提供することにある。
「課題を解決するための手段」
この発明によれば記憶開始指令からデジタルデータの数
をマスクカウンタで計数し、マスクカウンタが設定マス
クデータ数だけ計数するまでマスク信号を発生し、その
マスク信号でトリガ検出回路の発生トリガなマスクする
。
をマスクカウンタで計数し、マスクカウンタが設定マス
クデータ数だけ計数するまでマスク信号を発生し、その
マスク信号でトリガ検出回路の発生トリガなマスクする
。
「作 用」
記憶開始指令によりマスク信号が発生するため、記憶開
始指令かられずかしか経過していない状態でトリガ条件
がととのってもそのトリガはマスク信号でマスクされ、
データカウンタへは供給されない、マスク信号がなくな
ってから後に発生したトリガによってデータカウンタは
計数動作を行う。
始指令かられずかしか経過していない状態でトリガ条件
がととのってもそのトリガはマスク信号でマスクされ、
データカウンタへは供給されない、マスク信号がなくな
ってから後に発生したトリガによってデータカウンタは
計数動作を行う。
従ってマスク信号の長さを十分なデータ数に設定してお
けばマスク信号がなくなってから直ちにトリガが発生し
てもそのトリガ前のデジタルデータが十分な量だけデー
タ記憶装置に得られる。
けばマスク信号がなくなってから直ちにトリガが発生し
てもそのトリガ前のデジタルデータが十分な量だけデー
タ記憶装置に得られる。
「実施例」
第1図1二この発明の実施例を示し、第4図と対応する
部分には同一符号を付けである。この発明ではマスクカ
ウンタ21が設けられ、マスクカウンタ21は記憶開始
指令が与えられると、AD変換器11のサンプリングク
ロックの計数を開始すると共に マスク信号を出力し、
設定マスク・データ数だけ計数するとマスク信号の発生
を停止する。このマスク信号はマスク回路22へ供給さ
れる。マスク回路22はマスク信号の間トリガ検出回路
13からのトリガがデータカウンタ14へ供給されるの
を阻止する。
部分には同一符号を付けである。この発明ではマスクカ
ウンタ21が設けられ、マスクカウンタ21は記憶開始
指令が与えられると、AD変換器11のサンプリングク
ロックの計数を開始すると共に マスク信号を出力し、
設定マスク・データ数だけ計数するとマスク信号の発生
を停止する。このマスク信号はマスク回路22へ供給さ
れる。マスク回路22はマスク信号の間トリガ検出回路
13からのトリガがデータカウンタ14へ供給されるの
を阻止する。
従って例えば第2図に示すように記憶開始指令が発生す
ると、AD変換器11からのデジタルデータはデータ記
憶装置12に記憶され始め、またマスクカウンタ21か
らマスク信号が発生する。
ると、AD変換器11からのデジタルデータはデータ記
憶装置12に記憶され始め、またマスクカウンタ21か
らマスク信号が発生する。
このマスク信号が出力されている間において入力波形信
号がトリガレベルC二連し、トリガ検出回路13からト
リガか発生するがこのトリガはマスク回路22でマスク
されデータカウンタ14へは達しない。マスクカウンタ
21が設定マスク・ブタ数だけ計数するとマスク信号が
出力されなくなり、その後、最初に入力信号波形が計り
ガレベルに達した時にトリガ検出回路13がら発生した
トリカカマスク回路22を通過し、データカウンタ14
へ供給されてこれよリデータヵウンタ14は計数動作を
開始する。データカウンタ14が設定データ数だけ計数
すると記憶終了指令を発生し、データ記憶装置12の記
憶が停止する。
号がトリガレベルC二連し、トリガ検出回路13からト
リガか発生するがこのトリガはマスク回路22でマスク
されデータカウンタ14へは達しない。マスクカウンタ
21が設定マスク・ブタ数だけ計数するとマスク信号が
出力されなくなり、その後、最初に入力信号波形が計り
ガレベルに達した時にトリガ検出回路13がら発生した
トリカカマスク回路22を通過し、データカウンタ14
へ供給されてこれよリデータヵウンタ14は計数動作を
開始する。データカウンタ14が設定データ数だけ計数
すると記憶終了指令を発生し、データ記憶装置12の記
憶が停止する。
このように記憶開始指令の直後にトリガが発生しても、
これによりデータカウンタ14は動作を開始することは
なく、データカウンタ14が動作を開始する以前におけ
る少なくとも設定マスク・データ数の入力波形信号がデ
ータ記憶装置12に得られる。
これによりデータカウンタ14は動作を開始することは
なく、データカウンタ14が動作を開始する以前におけ
る少なくとも設定マスク・データ数の入力波形信号がデ
ータ記憶装置12に得られる。
マスク信号によるトリガのマスクは第3図に示すように
して行ってもよい。すなわちマスク用り型フリッププロ
ップ23が設けられ、このフリップフロップ23のデー
タ端子りにマスクカウンタ21の出力が供給される。こ
の場合はマスクカウンタ21は記憶開始指令から設定マ
スク・データ(5) (6) 数を計数するまではマスク信号として低レベル“0″を
出力し、設定マスク・データ数以上を計数すると高レベ
ル゛′l″を出力するようにされる。
して行ってもよい。すなわちマスク用り型フリッププロ
ップ23が設けられ、このフリップフロップ23のデー
タ端子りにマスクカウンタ21の出力が供給される。こ
の場合はマスクカウンタ21は記憶開始指令から設定マ
スク・データ(5) (6) 数を計数するまではマスク信号として低レベル“0″を
出力し、設定マスク・データ数以上を計数すると高レベ
ル゛′l″を出力するようにされる。
ソリツブフロップ23のクロック端子へトリガ検出回路
13の出力が供給される。フリッププロップ23のQ出
力はゲート24へ供給され、ゲート24にはAD変換器
11のサンプリングクロックが供給されている。ゲート
24の出力がデータカウンタ14で計数される。
13の出力が供給される。フリッププロップ23のQ出
力はゲート24へ供給され、ゲート24にはAD変換器
11のサンプリングクロックが供給されている。ゲート
24の出力がデータカウンタ14で計数される。
記憶開始指令が発生されると、マスクカウンタ21から
低レベル+10 IIのマスク信号が出力される。この
マスク信号が出力されている間はトリガ検出回路13で
トリガが検出されてもフリップフロップ231ニア)
Q出力は低レベル″OIIであり、つまりマスク信号に
よりトリガがマスクされるが、マスク信号がなくなりマ
スクカウンタ21の出力が高レベル゛’ l ” l二
なると、その後に発生したトリガ検出回路13のトリガ
によりフリップフロップ23のQ出力が高レベル1+
1 IIとなり、これによりゲート24が開らかれてデ
ータカウンタ14はサンプリングクロックの計数を開始
する。
低レベル+10 IIのマスク信号が出力される。この
マスク信号が出力されている間はトリガ検出回路13で
トリガが検出されてもフリップフロップ231ニア)
Q出力は低レベル″OIIであり、つまりマスク信号に
よりトリガがマスクされるが、マスク信号がなくなりマ
スクカウンタ21の出力が高レベル゛’ l ” l二
なると、その後に発生したトリガ検出回路13のトリガ
によりフリップフロップ23のQ出力が高レベル1+
1 IIとなり、これによりゲート24が開らかれてデ
ータカウンタ14はサンプリングクロックの計数を開始
する。
またトリガ検出回路13の入力側でマスク信号によりデ
ジタルデータなマスクしてもよい。
ジタルデータなマスクしてもよい。
「発明の効果」
以り述べたようにこの発明によれば記[意開始指令によ
り所定期間のマスク信号を発生させ、このマスク信号に
よりトリガ検出回路の発生トリガをマスクするようにし
ているから、非同期信号に対してもデータカウンタが動
作する前の波形を十分な量だけデータ記憶装置に取込む
ことができる。
り所定期間のマスク信号を発生させ、このマスク信号に
よりトリガ検出回路の発生トリガをマスクするようにし
ているから、非同期信号に対してもデータカウンタが動
作する前の波形を十分な量だけデータ記憶装置に取込む
ことができる。
第1図はこの発明の実施例を示すブロック図、第2図は
その動作例を示す波形図、第3図はマスク信号により発
生トリガをマスクする他の例を示すブロック図、第4図
は従来の波形信号記憶装置を示すブロック図、第5図は
その動作例を示す図である。
その動作例を示す波形図、第3図はマスク信号により発
生トリガをマスクする他の例を示すブロック図、第4図
は従来の波形信号記憶装置を示すブロック図、第5図は
その動作例を示す図である。
Claims (1)
- (1)入力波形信号をAD変換器でデジタルデータに変
換し、そのデジタルデータを記憶開始指令でデータ記憶
装置に記憶することを開始し、上記デジタルデータがト
リガレベル設定値になるとこれをトリガ検出回路で検出
し、その検出から所定数のデジタルデータが上記データ
記憶装置に記憶されると記憶を終了する波形信号記憶装
置において、 上記記憶開始指令から上記デジタルデータの数を計数し
、設定マスク・データ数だけ計数するまでマスク信号を
発生するマスクカウンタと、そのマスクカウンタからの
マスク信号で上記トリガ検出回路の発生トリガをマスク
する手段と、 を具備することを特徴とする波形信号記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14236189A JPH036424A (ja) | 1989-06-05 | 1989-06-05 | 波形信号記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14236189A JPH036424A (ja) | 1989-06-05 | 1989-06-05 | 波形信号記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH036424A true JPH036424A (ja) | 1991-01-11 |
Family
ID=15313596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14236189A Pending JPH036424A (ja) | 1989-06-05 | 1989-06-05 | 波形信号記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH036424A (ja) |
-
1989
- 1989-06-05 JP JP14236189A patent/JPH036424A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0326700Y2 (ja) | ||
JPH036424A (ja) | 波形信号記憶装置 | |
RU2029395C1 (ru) | Пиковый детектор | |
JP2888264B2 (ja) | ピークサンプル出力回路 | |
JPS58129156U (ja) | オシロスコ−プの掃引用トリガパルス発生回路 | |
SU855994A1 (ru) | Преобразователь напр жени в интервал времени | |
SU1365108A1 (ru) | Устройство дл приема информации | |
SU1279072A1 (ru) | Преобразователь код-временной интервал | |
JPS6037938U (ja) | A/d変換回路 | |
SU1083232A1 (ru) | Устройство дл приема импульсов | |
SU1265629A1 (ru) | Аналого-цифровой пиковый детектор | |
JPH06207971A (ja) | 半導体装置内蔵試験信号発生回路 | |
SU1125740A1 (ru) | Фазовый компаратор | |
JPS5951780B2 (ja) | 対数特性ad変換器 | |
JPH06326608A (ja) | ホールド回路 | |
JPS59152654U (ja) | 走査信号制御回路 | |
JPH04304713A (ja) | デジタル・アナログ変換回路 | |
JPS6430933U (ja) | ||
JPS5922426U (ja) | カメラ用シャッタ秒時制御回路 | |
JPS5927414U (ja) | 自動レベル調整装置 | |
JPH0393095A (ja) | サンプル・ホールド回路 | |
JPS5947236U (ja) | 自動同期検定装置 | |
JPH0537390A (ja) | データ処理信号生成回路 | |
JPH03109176U (ja) | ||
JPS58137325A (ja) | パルス遅延装置 |