SU1083232A1 - Устройство дл приема импульсов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ПРИЕМА ИМПУЛЬСОВ, содержащее триггеры и элемент ИЛИ, причем пр мой выход каждого из триггеров соединен с его R-входом и  вл етс  выходом устройства, D- и S-входы соединены соответственно с шиной готовности и с шиной сброса, инверсные выходы триггеров соединены с входами элемента ИЛИ, выход которого соединен с шиной готовности , а динамические С-входы триггеров  вл ютс  входами устройства, отличающеес  тем, что, с целью повышени  быстродействи  устройства , входы элемента ИЛИ соединены с входами устройства.

Description

(Л

с

00

о:

N5

ОО Ю Изобретение относитс  к импульсной технике и может быть использовано в преобразовател х номера датчика в цифровой код дл  приема импульсов, поступающих в произвольные моменты времени. В этом случае необходимо обеспечить высокое быстродействие и равноценность всех входов устройства. Известно устройство, содержащее триггеры , пр мые входы которых соединены с выходами устройства. Инверсные выходы триггеров соединены с входами элемента И-НЕ, выход которого через инвертор соединен с управл ющими входами ключей. Входы устройства соединены с входами ключей, выходы которых соединены с R-входами триггеров, S-входы которых объединены между собой и соединены с щиной сброса. Входной импульс, поступивший на один или несколько входов устройства, устанавливает соответствующие триггеры в единичное состо ние. При этом входные ключи закрываютс  и блокируют устройство, а информаци  с выходов триггеров поступает на его выходы. После считывани  информации внешним устройств-ом на шину сброса подаетс  импульс, устанавливающий триггеры и устройство в целом в исходное состо ние 1. Недостатком известного устройства  вл етс  низкое быстродействие, определ емое суммарным временем переключени  вход щих в него элементов и составл ющее 5Т; где Т :- среднее врем  переключени  логического элемента. Наиболее близким по технической сущности к предлагаемому  вл етс  устройство, содержащее триггеры, динамические С-входы которых соединены с входами устройства. Пр мой выход каждого из триггеров соединен с R-входом того же триггера и с выходом устройства. Выходы триггеров объединены по ИЛИ с помощью элемента И-НЕ, выход которого соединен с шиной готовности и с D-входами всех триггеров, S-входы которых соединены с щиной сброса. Перед началом работы на S-входы всех триггеров через шину сброса подаетс  импульс, устанавливающий на пр мых выходах всех триггеров логические «1. При этом на выходе элемента И-НЕ, входы которого подключены к инверсным выходам триггеров, устанавливаетс  логический «О, поступающий на D-входы всех триггеров. При поступлении входного импульса на динамический С-вход одного из триггеров на его выходе устанавливаетс  логический «О, поскольку D-триггер запоминает состо ние , большее на его D-входе непосредственно перед поступлением импульса на динамический С-вход. Сигнал с выхода триггера , поступает на его R-вход и фиксирует триггер в состо нии «О. После переключени  триггера измен етс  сигнал на одном из входов элемента И-НЕ и через врем , определ емое быстродействием этого элемента , на D-входы всех триггеров подаетс  сигнал логической «1, блокирующий их. Если в пределах временного разрешени , т.е. до установлени  логической «1 на D-BXOдах , на динамический другого триггера поступит входной импульс, то он будет также зарегистрирован. После считывани  информации с выходов триггеров во внешнее устройство на шину сброса подаетс  импульс, устанавливающий триггеры и устройство в целом в исходное состо ние 2. Недостатком известного устройства  вл етс  низкое,быстродействие (разрешающа  способность), определ емое суммарным временем переключени  триггера и элемента И-НЕ, выполн ющего функцию элемента ИЛИ дл  инверсных входных сигналов. Цель изобретени  - повышение быстродействи  устройства. Поставленна  цель достигаетс  тем, что в устройстве дл  приема импульсов, содержащем триггеры и элемент ИЛИ, причем пр мой выход каждого из триггеров соединен с его R-входом и  вл етс  выходом устройства , D- и S-входы соединены соответственно с шиной готовности и с шиной сброса , инверсные выходы триггеров соединены входами элемента ИЛИ, выход которого соединен с шиной готовности, а динамические С-входы триггеров  вл ютс  входами устройства, входы элемента ИЛИ соединены с входами устройства. На чертеже приведена структурна  схема предлагаемого устройства. Устройство содержит п триггеров 1, динамический С-вход 2 каждого из которых соединен с соответствуюшим входом 3 устройства и с одним из входов элемента ИЛИ 4. Пр мой выход 5 каждого из триггеров 1 соединен с R-входом 6 того же триггера и с соответствующим выходом 7 устройства. Инверсный выход 8 каждого из триггеров 1 соединен с другими входами элемента ИЛИ 4, выход .которого соединен с шиной 9 готовности и с D-входами 10 триггеров 1, S-входы 11 которых соединены с шиной 12 сброса. Устройство работает следующим образом. Импульс из внешнего устройства через шину 12 сброса поступает на S-входы II триггеров 1. При этом на инверсных выходах 8 триггеров 1 устанавливаетс  логический «О, поступающий на входы элемента ИЛИ 4, а на пр мом выходе 5 каждого из триггеров 1 устанавливаетс  логическа  «1, поступающа  на R-вход 6 того же триггера и на соответствующий выход 7 устройства. При отсутствии входных импульсов, на выходе элемента ИЛИ 4 устанавливаетс  уровень логического «О, поступающий на шину 9 готовности и на D-входы 10 триггеров 1. Входной импульс, поступивший на один из входов 3, например на вход 3 , поступает на динамический С-вход 2 и на один

из входов элемента ИЛИ 4, на выходе которого через врем , необходимое дл  его переключени , устанавливаетс  логическа  «1 поступающа  на D-входы 10 всех триггеров 1 и блокирующа  их. Однако на пр мом выходе 5 триггера 1 , поскольку D-триггер запоминает состо ние, бывщее на его D-BXOде непосредственно перед приходом импульса на его динамический С-вход, устанавливаетс  логический «О, поступающий на вь1ход I устройства и на R-вход б того же триггера 1. На инверсном выходе 8 триггера 1 устанавливаетс  логическа  «1,, поступающа  на вход элемента ИЛИ 4 и подтверждающа  логическую «.1 на его выходе , котора , в свою очередь, поступает на шину 9 готовности.

Входной; импульс, поступивший на другой вход устройства, например, на вход 3, поступает на динамический С-вход 2 триггера 1 и, поскольку на D-входе Ю -присутствует логическа  «1, подтверждает его состо ние.

Входной импульс, поступивший повторно на вход 3 устройства, не измен ет состо ни  триггера 1, так как, хот  на D-входе 10 присутствует логическа  «1, на R-входе б того же триггера присутствует логический «О, поддерживающий его в нулевом состо нии.

После считывани  информации с выходов 7 внешним устройством последнее через

шину 12 сброса подает импульс на S-входы 11 всех триггеров 1 и устанавливает устройство в исходное состо ние.

Использование в предлагаемом устройстве новых св зей выгодно отличает его от прототипа, так как позвол ет за счет ускорени  блокировки входов существенно повысить его быстродействие (разрешающую способность).

Например, 12-входовое устройство, триггеры которого выполнены на микросхемах К500ТМ131М, дл  которых ма симальн6е врем  переключени  от синхроимпульса 4,5 НС, максимальное значение минимальной задержки изменени  сигнала на D-входе от синхроимпульса 1,5 не, а элемент ИЛИ выполнен в виде двухъ русной сборки, в первом  русе которой содержитс  5 микросхем К500ЛМ-109М, врем  переключени  которых лежит в пределах 1-2,9 не, а во втором  русе - одна микросхема К500ЛМ109 имеет быстродействие 5,8 не, тогда как быстродействие известного устройства, выбpaHHOFO за прототип и выполненного на тех же элементах, составит 10,3 не.

Использование предлагаемого устройства в составе многоканального преобразовател  номера датчика в цифровой код позвол ет существенно повысить его временное разрешение и тем самым уменьшает величину коррел ционных искажений преобразований.

Claims (1)

1. УСТРОЙСТВО ДЛЯ ПРИЕМА ИМПУЛЬСОВ, содержащее триггеры и эле- мент ИЛИ, причем прямой выход каждого из триггеров соединен с его R-входом и является выходом устройства, D- и S-входы соединены соответственно с шиной готовности и с шиной сброса, инверсные выходы триггеров соединены с входами элемента ИЛИ, выход которого соединен с шиной готовности, а динамические С-входы триггеров являются входами устройства, отличающееся тем, что, с целью повышения быстродействия устройства, входы элемента ИЛИ соединены с входами устройства.