JPS59105714A - アナログ−デジタル変換装置 - Google Patents
アナログ−デジタル変換装置Info
- Publication number
- JPS59105714A JPS59105714A JP21500582A JP21500582A JPS59105714A JP S59105714 A JPS59105714 A JP S59105714A JP 21500582 A JP21500582 A JP 21500582A JP 21500582 A JP21500582 A JP 21500582A JP S59105714 A JPS59105714 A JP S59105714A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- analog
- converter
- time
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はアナログ−デジタル（Ａ／Ｄ）変換器１ｄに係
シ、特κデジタルスベクトラムアナライザのように高速
に連続してＡ／Ｄ変換する必要がある装置に使用される
アナログ−デジタル変換装置に関する。
シ、特κデジタルスベクトラムアナライザのように高速
に連続してＡ／Ｄ変換する必要がある装置に使用される
アナログ−デジタル変換装置に関する。
従来、１つのアナログ電圧入力を高速に連続してＡ／Ｄ
変換する必要がある場合には、１個の高速のＡ／Ｄ変換
器によりＡ／Ｄ変換動作を繰り返し行なっていた。しか
し、Ａ／Ｄ変換器はその変換動作時間として固有の所定
時間を必要とするので、高速動作のものでもその変換動
作時間によシ変換速度に限昇がある。
変換する必要がある場合には、１個の高速のＡ／Ｄ変換
器によりＡ／Ｄ変換動作を繰り返し行なっていた。しか
し、Ａ／Ｄ変換器はその変換動作時間として固有の所定
時間を必要とするので、高速動作のものでもその変換動
作時間によシ変換速度に限昇がある。
本発明は上記の事情に鑑みてなされたもので、使用する
Ａ／Ｄ変換器に固有の変換速度以上の高速で１つのアナ
ログ電圧入力を連続的にＡ／Ｄ変換し得るアナログ−デ
ジタル変換装置を提供するものである。
Ａ／Ｄ変換器に固有の変換速度以上の高速で１つのアナ
ログ電圧入力を連続的にＡ／Ｄ変換し得るアナログ−デ
ジタル変換装置を提供するものである。
即ち、本発明のアナログ−デジタル変換装置〜は、１つ
のアナログ電圧入力を複数個のＡ／Ｄ変換器に並列に入
力させ、全てのＡ／Ｄ変換器を同時に並行して動作させ
、各Ａ／Ｄ変換器のＡ／Ｄ変換動作を一定時間毎に互い
にずらして開始させ、順次得られる変換終了データを順
次出力させることを特徴とするものである。
のアナログ電圧入力を複数個のＡ／Ｄ変換器に並列に入
力させ、全てのＡ／Ｄ変換器を同時に並行して動作させ
、各Ａ／Ｄ変換器のＡ／Ｄ変換動作を一定時間毎に互い
にずらして開始させ、順次得られる変換終了データを順
次出力させることを特徴とするものである。
したがって、あるＡ／Ｄ変換器による変換動作が開始し
てからその変換動作が行なわれている間に残りのＡ／Ｄ
変換器による変換動作を開始させることによって、各Ａ
／Ｄ変換四の順次前１随仙作を繰り返し行なわせること
が可能になるので、各Ａ／Ｄ変換器固有の変換速度以上
の高速で１つのアナログ電圧入力を連続的にＡ／Ｄ変換
することが可能になる。
てからその変換動作が行なわれている間に残りのＡ／Ｄ
変換器による変換動作を開始させることによって、各Ａ
／Ｄ変換四の順次前１随仙作を繰り返し行なわせること
が可能になるので、各Ａ／Ｄ変換器固有の変換速度以上
の高速で１つのアナログ電圧入力を連続的にＡ／Ｄ変換
することが可能になる。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図において、１つのアナログ電圧入力は複数個（本
例では２個）のＡ ／ Ｄ変換器１，２に並列に導かれ
ている。このＡ／Ｄ変換器１，２は、並行に同時に動作
するものであって、その変換動作の開始はＡ／Ｄ変換制
御回路３からのＡ ／ Ｉ）変換開始信号Ａ、 ｌ Ａ
２によって制御され、それぞれのＡ／Ｄ変換出力Ｃ１，
Ｃ２およびＡ／Ｄｆ換終了信号Ｂ４． Ｂ２は上記Ａ／
Ｄ変換’＋ｔｆｌ］御回路３に人力する。この制御回路
３は、前ｉｔ： Ａ ／ Ｄ変換器１゜２に一定時間毎
に互いにずらしでＡ／Ｄ変換開始信号Ａ、 ｌ Ａ２を
供給し、Ａ／Ｄ変換器１，２からのＡ／Ｄ 変換終了信
号Ｂ、 、 Ｂ２が順次入力する毎に変換出力Ｃ１読込
信号および変換出力Ｃ２１Ｖ？、込信号により各対応す
るＡ／Ｄ変換出力Ｃ１，Ｃ２を順次読み込んで記憶して
おき、Ａ／Ｄ変換開始信号Ａ１Ｔ Ａ２を順次供給する
と同時にそれぞれ対応して記憶している前回のＡ／Ｄ変
換出力Ｃ１，Ｃ２を順次切シ換えて出力し、この各出力
切換後にＡ／Ｄ変換変換終了信号用力するようになって
いる。
例では２個）のＡ ／ Ｄ変換器１，２に並列に導かれ
ている。このＡ／Ｄ変換器１，２は、並行に同時に動作
するものであって、その変換動作の開始はＡ／Ｄ変換制
御回路３からのＡ ／ Ｉ）変換開始信号Ａ、 ｌ Ａ
２によって制御され、それぞれのＡ／Ｄ変換出力Ｃ１，
Ｃ２およびＡ／Ｄｆ換終了信号Ｂ４． Ｂ２は上記Ａ／
Ｄ変換’＋ｔｆｌ］御回路３に人力する。この制御回路
３は、前ｉｔ： Ａ ／ Ｄ変換器１゜２に一定時間毎
に互いにずらしでＡ／Ｄ変換開始信号Ａ、 ｌ Ａ２を
供給し、Ａ／Ｄ変換器１，２からのＡ／Ｄ 変換終了信
号Ｂ、 、 Ｂ２が順次入力する毎に変換出力Ｃ１読込
信号および変換出力Ｃ２１Ｖ？、込信号により各対応す
るＡ／Ｄ変換出力Ｃ１，Ｃ２を順次読み込んで記憶して
おき、Ａ／Ｄ変換開始信号Ａ１Ｔ Ａ２を順次供給する
と同時にそれぞれ対応して記憶している前回のＡ／Ｄ変
換出力Ｃ１，Ｃ２を順次切シ換えて出力し、この各出力
切換後にＡ／Ｄ変換変換終了信号用力するようになって
いる。
次に、上記構成における動作を第２図を参照して説明す
る。先ず、Ａ／Ｄ変換器１にＡ／Ｄ変換開始信号Ａ１が
与えられてそのＡ／Ｄ変換動作が開始し、そのＡ／Ｄ変
換終了後にそのＡ／Ｄｉ換出力Ｃ１が制御回路３に読み
込まれる。ここで、各Ａ／Ｄ変換器１，２のＡ／Ｄ変換
時間の最大値をＴ、ＩＴ２で表わし、たとえばＴ１とＴ
２とがほぼ等しいものとすれば、Ａ／Ｄ変換制御回路３
はＡ／Ｄ変換出力読み込み時間に上記最大値を加えた時
間ＴをＡ／Ｄ変換器数（本例では２）で分割した時間（
Ｔ／２ ）旬にＡ／Ｄ変換開始信号Ａ１． Ａ２を交互
に供給する。したかつで、上記Ａ ／ Ｄ変換器１の変
換動作開始からＴ／２時間後に他のＡ／Ｄ変換器２にＡ
、／Ｄ変換開始信号Ａ２が与えられてそのＡ／Ｄ変換動
作が開始し、その変換動作終了後にそのＡ／Ｄ変換出力
Ｃ２が制御回路３に読み込まれる。この間に、Ａ／Ｄ変
換器１に再びＡ／Ｄ変換開始信号Ａ１が供給されてＡ／
Ｄ変換動作が開始し、同時にＡ／Ｄ変換制御回路３から
既に読み込まれている上記Ａ／Ｄ変換器１の前回のＡ／
Ｄ変換動作によるＡ／Ｄ変換出力Ｃ４が出力すると共に
Ａ ／ Ｄ変換終了信号Ｂが出力する。同様に、Ａ／Ｄ
変換器２に再びＡ／Ｄ変換開始信号Ａ２が供給されると
、同時に上記Ａ／Ｄ変換器２の前回のＡ／Ｄ変換動作に
よるＡ／Ｄ変換出力Ｃ２およびＡ／Ｄ変換変換終了信号
用／Ｄ変換制御回路３から出力する。したがって、上記
のような動作の繰り返しにより、アナログ電圧入力が連
続的（１７２時間毎）にかつ各Ａ／Ｄ変換器の変換速度
以上の高速でＡ／Ｄ変換されることになる。
る。先ず、Ａ／Ｄ変換器１にＡ／Ｄ変換開始信号Ａ１が
与えられてそのＡ／Ｄ変換動作が開始し、そのＡ／Ｄ変
換終了後にそのＡ／Ｄｉ換出力Ｃ１が制御回路３に読み
込まれる。ここで、各Ａ／Ｄ変換器１，２のＡ／Ｄ変換
時間の最大値をＴ、ＩＴ２で表わし、たとえばＴ１とＴ
２とがほぼ等しいものとすれば、Ａ／Ｄ変換制御回路３
はＡ／Ｄ変換出力読み込み時間に上記最大値を加えた時
間ＴをＡ／Ｄ変換器数（本例では２）で分割した時間（
Ｔ／２ ）旬にＡ／Ｄ変換開始信号Ａ１． Ａ２を交互
に供給する。したかつで、上記Ａ ／ Ｄ変換器１の変
換動作開始からＴ／２時間後に他のＡ／Ｄ変換器２にＡ
、／Ｄ変換開始信号Ａ２が与えられてそのＡ／Ｄ変換動
作が開始し、その変換動作終了後にそのＡ／Ｄ変換出力
Ｃ２が制御回路３に読み込まれる。この間に、Ａ／Ｄ変
換器１に再びＡ／Ｄ変換開始信号Ａ１が供給されてＡ／
Ｄ変換動作が開始し、同時にＡ／Ｄ変換制御回路３から
既に読み込まれている上記Ａ／Ｄ変換器１の前回のＡ／
Ｄ変換動作によるＡ／Ｄ変換出力Ｃ４が出力すると共に
Ａ ／ Ｄ変換終了信号Ｂが出力する。同様に、Ａ／Ｄ
変換器２に再びＡ／Ｄ変換開始信号Ａ２が供給されると
、同時に上記Ａ／Ｄ変換器２の前回のＡ／Ｄ変換動作に
よるＡ／Ｄ変換出力Ｃ２およびＡ／Ｄ変換変換終了信号
用／Ｄ変換制御回路３から出力する。したがって、上記
のような動作の繰り返しにより、アナログ電圧入力が連
続的（１７２時間毎）にかつ各Ａ／Ｄ変換器の変換速度
以上の高速でＡ／Ｄ変換されることになる。
なお、上記実施例は、２個のＡ／Ｄ変換器を並行に動作
させたが、さらに多くのＡ／Ｄ変換器を並行に動作させ
て各Ａ／′Ｄ変換動作が順次開始する時間間隔を短縮す
ればアナログ電圧入力を一層短時間毎に時分割してＡ／
Ｄ変換出力を連続的に得ることができ、換言すれば一層
高速のＡ／Ｄ変換を行ならことができる。また、上記Ａ
／Ｄ変換装置からのＡ ／Ｄ変換出力を、データ記憶装
置に導いて記憶させたシ、あるいはデータ処理装置に導
いて解析、統計処理等を行なわせることによって幅広く
活用させることができる。まだ、前記実施例におけるａ
／Ｄ変換器１，２のＡ／ＤＫ換動作時間Ｔ、 、 Ｔ２
は必らずしも等しくなくてもよく、とのＴ１あるいはＴ
２の最大値とＡ／Ｄ変換出力わ°Ｃみ込み時間との和の
時間を前記時間Ｔとして使用するようにしても、１７２
時間毎のＡ／Ｄ変換動作開始によって前記実施例とほぼ
同様の効果が得られる。
させたが、さらに多くのＡ／Ｄ変換器を並行に動作させ
て各Ａ／′Ｄ変換動作が順次開始する時間間隔を短縮す
ればアナログ電圧入力を一層短時間毎に時分割してＡ／
Ｄ変換出力を連続的に得ることができ、換言すれば一層
高速のＡ／Ｄ変換を行ならことができる。また、上記Ａ
／Ｄ変換装置からのＡ ／Ｄ変換出力を、データ記憶装
置に導いて記憶させたシ、あるいはデータ処理装置に導
いて解析、統計処理等を行なわせることによって幅広く
活用させることができる。まだ、前記実施例におけるａ
／Ｄ変換器１，２のＡ／ＤＫ換動作時間Ｔ、 、 Ｔ２
は必らずしも等しくなくてもよく、とのＴ１あるいはＴ
２の最大値とＡ／Ｄ変換出力わ°Ｃみ込み時間との和の
時間を前記時間Ｔとして使用するようにしても、１７２
時間毎のＡ／Ｄ変換動作開始によって前記実施例とほぼ
同様の効果が得られる。
王
捩述したように本発明のアナログ−デジタル変換装置に
よれば、使用するＡ／Ｄ変換器に固有の変換速度以上の
高速で１つのアナログ電圧入力を連続的にＡ／Ｄ変換す
ることができ、デジタルスペクトラムアブライザ等に使
用して好適である。
よれば、使用するＡ／Ｄ変換器に固有の変換速度以上の
高速で１つのアナログ電圧入力を連続的にＡ／Ｄ変換す
ることができ、デジタルスペクトラムアブライザ等に使
用して好適である。
第１図は本発明に係るアナログ−デジタル変換装置の一
実施例を示すブロック図、第２図は第１図の動作説明の
ために示すタイミング図である。 １．２・・・Ａ／Ｄ変換器、３・・・Ａ／Ｄ変換制御回
路。
実施例を示すブロック図、第２図は第１図の動作説明の
ために示すタイミング図である。 １．２・・・Ａ／Ｄ変換器、３・・・Ａ／Ｄ変換制御回
路。
Claims (2)
- （１）１つのアナログ電圧入力がそれぞれ入力する複数
個のアナログ−デジタル変換器と、これらのアナログ−
デジタル変換器に一定時間毎に互いにずらして変換動作
開始信号を与え、これらのアナログ−デジタル変換器か
ら順次得られるＡ／Ｄ変換出力を順次読み込んだのち順
次切り換えて出力するアナログ−デジタル袈換制御回路
とを具備することを特徴とするアナログ−デジタル変換
装置。 - （２）前記複数個のアナログ−デジタル変換器は、それ
ぞれの変換動作時間の最大値がほぼ等しく、前記アナロ
グ−デジタル変換制御回路はＡ／Ｄ変換出力の読み込み
時間と上記最大値との和の時、間を前記アナログ−デジ
タル変換器の個数で割った時間毎に前記変換動作開始信
号を発生することを特徴とする特許 載のアナログ−デジタル変換器（ｉｑ− 。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21500582A JPS59105714A (ja) | 1982-12-08 | 1982-12-08 | アナログ−デジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21500582A JPS59105714A (ja) | 1982-12-08 | 1982-12-08 | アナログ−デジタル変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59105714A true JPS59105714A (ja) | 1984-06-19 |
Family
ID=16665126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21500582A Pending JPS59105714A (ja) | 1982-12-08 | 1982-12-08 | アナログ−デジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59105714A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148916A (ja) * | 1988-11-29 | 1990-06-07 | Yokogawa Electric Corp | Ａ／ｄ変換装置 |
| JP2008021758A (ja) * | 2006-07-12 | 2008-01-31 | Chugoku Electric Power Co Inc:The | ブッシングカバー |
| JP2008288380A (ja) * | 2007-05-17 | 2008-11-27 | Chugoku Electric Power Co Inc:The | 油入電気設備の絶縁体保護機構 |
-
1982
- 1982-12-08 JP JP21500582A patent/JPS59105714A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148916A (ja) * | 1988-11-29 | 1990-06-07 | Yokogawa Electric Corp | Ａ／ｄ変換装置 |
| JP2008021758A (ja) * | 2006-07-12 | 2008-01-31 | Chugoku Electric Power Co Inc:The | ブッシングカバー |
| JP2008288380A (ja) * | 2007-05-17 | 2008-11-27 | Chugoku Electric Power Co Inc:The | 油入電気設備の絶縁体保護機構 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59126319A (ja) | チヨツパ形コンパレ−タ | |
| JPS58164318A (ja) | アナログ／デイジタル変換装置 | |
| JPS59105714A (ja) | アナログ−デジタル変換装置 | |
| US4527117A (en) | Signal processing system employing charge transfer devices | |
| US4725748A (en) | High speed data acquisition utilizing multiple charge transfer delay lines | |
| US4285047A (en) | Digital adder circuit with a plurality of 1-bit adders and improved carry means | |
| JPH0645936A (ja) | アナログ・デジタル変換方式 | |
| JPS58159023A (ja) | アナログ・デジタル変換回路 | |
| US6766483B2 (en) | Semiconductor test apparatus | |
| JPH0927750A (ja) | アナログデジタル変換器 | |
| JPS62126714A (ja) | Ａ／ｄ変換方式 | |
| JP3144363B2 (ja) | 集積回路内蔵型ａ／ｄ・ｄ／ａ変換器の試験回路および試験方法 | |
| JPS60160222A (ja) | 信号変換装置 | |
| JPS61122741A (ja) | デ−タアクイジシヨンシステム | |
| JPS58121825A (ja) | アナログ−デイジタル変換器 | |
| GB1576439A (en) | Serial/parallel conversion device for a digital system | |
| JP3105988B2 (ja) | デジタルアベレージャ装置 | |
| JPH0682263B2 (ja) | マトリクス表示装置のデ−タドライバ | |
| JPS6266122A (ja) | 多入力波形記憶装置 | |
| JPH1164455A (ja) | デジタルコンパレータ | |
| JPH03238923A (ja) | Ａ／ｄ変換装置 | |
| JPS6190522A (ja) | Ａｄ変換器の高速化装置 | |
| KR930003447B1 (ko) | 메모리 제어회로 | |
| JPS5922440A (ja) | Ａ／ｄ変換器 | |
| JPS61179619A (ja) | 信号変換器 |