SU938383A1 - Способ и устройство дл задержки аналоговых сигналов - Google Patents
Способ и устройство дл задержки аналоговых сигналов Download PDFInfo
- Publication number
- SU938383A1 SU938383A1 SU802994421A SU2994421A SU938383A1 SU 938383 A1 SU938383 A1 SU 938383A1 SU 802994421 A SU802994421 A SU 802994421A SU 2994421 A SU2994421 A SU 2994421A SU 938383 A1 SU938383 A1 SU 938383A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- signal
- analog
- frequency
- delay
- analog signal
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
(54) СПОСОБ ДЛЯ ЗАДЕРЖКИ АНАЛОГОВЫХ СИГНАЛОВ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ
1
Изобретение относитс к радистах- никс.
Известен цифровой способ дл задержки аналоговых сигналов, основанный на преобразовании сигнала в Ш1фровой код с помощью гналого-цифрового преобразовател , задержке кода и обратном преобразовании кода в аналоговый сигнал с помощью цифро-аналогового преобразовател tl .
Хот этот способ отличаетс простотой , однако аналого- пгфровые и цифроаналоговые преобразователи 5шл ютс сложными и дорогосто щими узлами.
Известны способ и устройство дл задержки аналоговых электрическзак сигналов , реализующие тактированную задержку частотно-г.юдупированного (ЧМ) сигнала с пог.ющью цифрового регистра сд0ига. Этот способ отличаетс простотой , высокой точностью, возможностью выполнени устройства задержки только на интегральных микросхемах, экономичностью использовани энерг)есурса.
Согласно дгшному способу аналоговый сигнал подвергаетс обработке, содержа- щей следующие операции: преобразование аналогового сигаала в ЧМ сигнал, тактированна задержка ЧМ сигнала путем подачи каждого перогсода ЧМ сигнала на вход тактируемого запоминающего устройства , сдвиг каждого периода ЧМ снг нала в запоминающем устройстве, причем операци сдвига происходит в ответ на приход тактового импульса, преобразование задержа1О1ого ЧМ сигнала в / аналоговый ..2} ,
Устройство дн осуществлени данного способа содержит частотный модул тор , вкод которого образует вход устройства, а шлсод соединен с входом тактируемого аапоминаюшвго устройства, выход соединен с демодул тором , выход последнего образует выход устройства, прочем щина продвижешш запоминающего устройства подключена к генератору тактовых импульсов. Тактируемое запс иинаюшее устройство
представл ет собой цифровой регистр сдвига 22 ,
Известные способ и устройство не обладают достаточной точностью.
Цель изобретени - повьппение точности обработки сигнала без существенного увеличени емкости запоминающего устройства.
Цепь достигаетс тем, что согласно способу дан задержки аналоговых сигналов , основаннокту на преобразовании аналогчэвогю сигнала в частотно-модупированный с пр моугольной несущей, тактируемой задержке частоти:о-модулирован .кого сигнала, 1феобразованМ1 частотномодушфованного сигнала в аналоговый, тактируемую зйдержку частотно-модупированно1Х ) сигнала осуществл ют по двум параллельным каналам задержки, при этом производ т установку фазы тактовых импульсов в каждом канале с помощью двух синхронизирующих сигналов, первый из которых формируют- по фра Tav каждого несущей частотномодутшрованного сигнала, второй - по срезам каждого периода того же сзвгнала , п после задериоси каждый период выход юго частотно-модутакрованного сигнала фортуофуют по фронтам первого и срезам второго задержанных частотиомодугшрованных сигналов.
В устройство дл реаллгзашш указанного cnoco6aj содержевдее ппеобразовач ель аналогового сигнала в частотномодулирова5шый , вход которого подключен к входной клекаме устройства, а выход соединен с входом цифрового рс гистра сдвига, генератор тактовьиг импутпэ- сов, преобразователь частотно-модулированного сигнала в аналоговый, выход которого подключен к выходной ютемме устройства,, введен второй регистр , вход которого соединен е В1,тходом преобразовател аналогового сигнала в частотно модулированный, два управл емых делител , четыре дифференцирующие цепи, RS-триггер, причем генератор тактовьх импульсов подключен к щинам продвлжени репастров через улравл е «ыe делители частоты входы управлени которых через пертую и вторую днфференгр руюшле цепи подключены к входам регистров , выходы которых через третью и четвертую дифференцирующие цепи подключены к входам RS -триггера, гыход которого соединен с входом преобразовател частотно-модулированного сигнала в аналоговый.
На ф г. 1 представлена функциональ на схема устрюйства задержки; на фкг. 2 - временные диаграммы сигналов. Предлагаемый способ включает преобразование аналогового сигнала в iM сигнал, две операции тактированной задержки ЧМ сигнала путем подачи каждого периода ЧМ сигнала на вход тактируемых запоминающих устройств и сдвиг каждого перГжОда ЧМ сигнала с входа на выход заиоьшнающего устройства, причем операша; сдвига происход т в ответ на приход тактовых импутвьсон, установку такчовых импульсов в ) кана5 ле с пo.IOШЬЮ двух синхронизирующих сигналов, цервый из которых формируют по фронтам каждого периода несущей ЧМ сигнала, а второй - по срезам каждого периода того же сигнала, формирование вькодного ЧМ сигнала по фронтам первого и срезам второго задержанных ЧМ сигналов и преобразование ЧМ сигнала в аналоговый.
Практическа реализаци предлагаемо- , го способа может быть легко осуществлена с использованием известных и отработанных на практике узлов.
Claims (2)
1.Патеет США № 34899,96,
кл. 328-S5, Н ОЗ К 5/159, 1969.
2.Патент США № 376028О,
кл. 328-55, Н ОЗ К 5/159, 18.09.73 (1фотот п).
9
Г
4
||Д
Ф«г.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802994421A SU938383A1 (ru) | 1980-10-20 | 1980-10-20 | Способ и устройство дл задержки аналоговых сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802994421A SU938383A1 (ru) | 1980-10-20 | 1980-10-20 | Способ и устройство дл задержки аналоговых сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU938383A1 true SU938383A1 (ru) | 1982-06-23 |
Family
ID=20922416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802994421A SU938383A1 (ru) | 1980-10-20 | 1980-10-20 | Способ и устройство дл задержки аналоговых сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU938383A1 (ru) |
-
1980
- 1980-10-20 SU SU802994421A patent/SU938383A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1132805A3 (ru) | Цифроаналоговый преобразователь | |
JPS5793726A (en) | A/d converter | |
SE7609536L (sv) | Anordning for alstring av en fasmodulerad vag | |
SU938383A1 (ru) | Способ и устройство дл задержки аналоговых сигналов | |
GB1517199A (en) | Signal converters | |
GB2114840A (en) | Apparatus and method for high speed digital frequency shifting | |
SU1171964A1 (ru) | Устройство дл цифровой демодул ции сигналов с одной боковой полосой | |
SU1464296A2 (ru) | Формирователь фазоманипулированных сигналов | |
JPS57125557A (en) | Demodulator | |
SU902249A1 (ru) | Преобразователь интервала времени в цифровой код | |
SU581590A1 (ru) | Устройство дл преобразовани двоичного сигнала в модулированный псевдо-троичный сигнал | |
SU894848A1 (ru) | Способ задержки аналоговых электрических сигналов | |
SU1667038A1 (ru) | Генератор специальных сигналов | |
JPS61157029A (ja) | アナログ/デイジタル変換回路装置 | |
SU1048575A1 (ru) | Устройство преобразовани цифрового сигнала | |
SU1001497A1 (ru) | Частотный детектор | |
SU902297A1 (ru) | Устройство дл передачи частотно-манипулированных сигналов | |
SU457997A1 (ru) | Способ функционального преобразовани аналогового сигнала | |
SU430502A1 (ru) | Устройство для демодуляции многочастотных взаимно-ортогональных многопозиционных фазоманипулированных сигналов | |
SU1285556A2 (ru) | Синхронный детектор | |
SU1649663A1 (ru) | Преобразователь частоты в напр жение | |
SU575784A1 (ru) | Детектор частотно-модулированных сигналов | |
JPS55166333A (en) | Digital phase modulator | |
SU577673A1 (ru) | Преобразователь кода в частоту | |
JPS56140415A (en) | Accident analyzing device |