SU1171964A1 - Устройство дл цифровой демодул ции сигналов с одной боковой полосой - Google Patents

Abstract

УСТРОЙСТВО ДНЯ ЦИФРОВОЙ ДЕМОДУЛЯЦИИ СИГНАЛОВ С ОДНОЙ БОКОВОЙ ПОЛОСОЙ, содержащее аналого-цифровой преобразователь, сигнальньй вход которого  вл етс  вхрдом устройства, цифроаналоговый преобразователь, выход которого  вл етс  выходом устройства , последовательно соединенные первый и второй элементы задержки и тактовьЁ генератор, выход которого соединен с входами синхронизации aiia-i лого-цифрового и цифроаналогового преобразователей, первого и второго элементов задержки, отличающеес  тем, что, с целью повьшени  помехоустойчивости по отношению к селективным замирани м несущей, в него введены цифровой вычйтатель. первый и второй коммутаторы, первьй и второй цифровые сумматоры и последовательно соединенные первый и второй делители частоты на два, при этом выход аналого-цифрового преобразовател  соединен с первым входом цифрового вычитател  и первым входом первого коммутатора, второй вход которого соединен с выходом цифрового вычитател , выход первого коммутатора подключен к входу первого элемента задержки и к первому входу второго цифрового сумматора, второй вход которого подсоединен к выходу второго эле § мента задержки, первый и второй входы первого цифрового сумматора объедине (Л ны и подключены к выходу первого элемента задержки, выходы первого и второго цифровых сумматоров подсоединены соответственно к первому и второму входам второго коммутатора, выход которого соединен с входом цифроаналогового преобразовател , входы синхронизации первого и второго коммутаторов подключены соответственно к вы ходам второго и первого делителей Од частоты на два, вход первого делител  частоты на два соединен с выходом тактового генератора, а второй вход цифрового вычитател  - с общей шиной.

Description

11 Изобретение относитс  к радиотехнике , в частности к технике св зи, и может быть использовано в цифровых радиоприемных устройствах. Цель изобретени  - повьшение помехоустойчивости по отношению к селективным замирани м несущей. На чертеже представлена структурна  электрическа  схема предлагаемого устройства д.д  цифровой демодул ции сигналов с рдной боковой полосой Устройство содержит аналого-цифро вой преобразователь 1, цифроаналоговый преобразователь 2., последователь но соединенные первый 3 и второй 4 элементы задержки, тактовьй генератор 5, цифровой вычитатель 6, первьй 7 и второй 8 коммутаторы, первьй 9 и второй 10 цифровые сумматоры, первьй 11 и второй 12 делители частоты на два. Устройство работает следующим образом. Входной сигнал поступает на сигнальньй вход аналого-цифрового преоб разовател  1, в котором подвергаетс  дискретизации с периодом, равным нечетному числу четвертей периода несущей частоты. Последовательность выборок входного сигнала поступает на первый вход цифрового вычитател  6. Первьй вход цифрового вычитател  6  вл етс  входом вычитаемого. На второй вход цифрового вычитател  6, т.е. на вход уменьшаемого, подаетс  константа, равна  нулю, так как данньй вход соединен с общей шиной. В результате на выходе цифрового вычитател  6 получаетс  последовательность выборок входного сигнала, как на выходе аналого-цифрового преобразовател  1, но с измененными на противоположные знаками во всех позици х . Первьй коммутатор 7 осуществл ет переключение на свой выход обоих последовательностей вьШорок входного сигнала с периодом в 4 такта: в течение двух тактов беретс  отсчет с одного входа, в течение двух следующих - с другого. Такой режим работы коммутатора 7 обеспечиваетс  подачей на его вход синхронизации импульсов с выхода второго делител  12 частоты на два. Выходна  последовательность выборок первого коммутатора 7 задерживаетс  двум , последовательно соединенными элементами за42 держки 3 и 4. Каждьй элемент задержки 3 и 4 вносит задержку на один такт. На выходе первого цифрового сумматора 9 получаетс  последовательность выборок, аналогична  последовательности выборок на выходе первого элемента 3 задержки, но с удвоенными значени ми. На выходе второго сумматора 10 формируетс  последовательность выборок, отсчеты в которой равны удвоенным значени м, интерполируемым по формуле Х.(п) I X(n-i-l) + Х(п-1). (1) Выходы обоих цифровых сумматоров соединены с входами второго коммутатора 8, которьй осуществл ет выборку на свой выход отсчетов с двух входов попеременно. На четных тактах он передает на свой выход сигнал с выхода одного цифрового сумматора, на нечетных - с выхода другого. Такой режим работы второго коммутатора 8 обеспечиваетс  подачей на его вход синхронизации управл ющих импульсов с выхода первого делител .11 частоты на два. Выходна  функци  второго коммутатора 8 совпадает с модулирующим сигналом при любом такте. Выход второго коммутатора 8 соединен с входом цифроаналогового преобразовател  2. На выходе цифроаналогового преобразовател  2 получаетс  модулирующий сигнал в аналоговой форме. Работа аналого-цифрового преобразовател  1, цифроаналогового преобразовател  2 и последовательно соединенных элементов 3 и 4 задержки происходит в темпе , задаваемом управл ющими импульсами от тактового генератора 5. Б состав аналого-цифрового преобразовател  1 входит устройство выборки и хранени  и кодировщик. Кроме того, в зависимости от способа вьтолнени  аналого-цифрового преобразовател  в его состав может войти и более высокочастотньй генератор, обеспечивающий функционирование преобразовател . В качестве цифро-аналогового преобразовател  2 может использоватьс  преобразователь, в котором дл  сглаживани  выходной аналоговой функции используетс  прием аппроксимации линии, соедин ющей два соседних отсчета ступенчатой функцией с большим числом ступеней. Дл  работы такого преобразовател  осуществл етс  умножение

311

отсчетов входной функции преобразо вател  на функцию вида равнобедренного треугольника со сторонами в виде ступенчатой функции. Генерируетс  эталонна  функци  внутри цифро-аналогового преобразовател  из сигнала тактового генератора 5. После умножени  отсчетов на эталонную функцию выходные функции соседних тактов складьгеаютс .Может также быть использован и цифроаналоговый преобразователь со сглаживающим фильтром. При этом не потребуетс  управление этим преобразователем от тактового генератора.

Предлагаемое устройство дл  цифровой демодул ции сигналов с одной

644

боковой полосой нечувствительно к селективньм замирани м несущей. Оно может работать даже тогда, когда остатка несущей нет. Если же остаток несущей есть, то выходной сигнал устройства практически не зависит от величины остатка несущей. От величины остатка несущей зависит лишь уровень посто нной составл ющей выходного сигнала устройства, не содержащей информации. Поэтому предлагаемое устройство дл  цифровой демодул ции обладает повьппенной помехоустойчивостью по отношению

к селективным замирани м несущей .

i

toi

/2

П

I

ГО

Bbfxoff

8

Claims (1)

1. УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ДЕМОДУЛЯЦИИ СИГНАЛОВ С ОДНОЙ БОКОВОЙ ПОЛОСОЙ, содержащее аналого-цифровой преобразователь, сигнальный вход которого является входом устройства, цифроаналогдвый преобразователь, выход которого является выходом устройства, последовательно соединенные первый и второй элементы задержки и тактовый генератор, выход которого соединен с входами синхронизации aria-i лого-цифрового и цифроаналогового преобразователей, первого и второго элементов задержки, отличающееся тем, что, с целью повышения помехоустойчивости по отношению к селективным замираниям несущей, в него введены цифровой вычитатель, первый и второй коммутаторы, первый и второй цифровые сумматоры и последовательно соединенные первый и второй делители частоты на два, при этом выход аналого-цифрового преобразователя соединен с первым входом цифрового вычитателя и первым входом первого коммутатора, второй вход которого соединен с выходом цифрового вычитателя, выход первого коммутатора подключен к входу первого элемента задержки и к первому входу второго цифрового сумматора, второй вход которого подсоединен к выходу второго эле^с мента задержки, первый и второй входы 1S первого цифрового сумматора объединены и подключены к выходу первого элемента задержки, выходы первого и второго цифровых сумматоров подсоединены соответственно к первому и второму входам второго коммутатора, выход которого соединен с входом цифроаналогового преобразователя, входы синхронизации первого и второго коммутаторов подключены соответственно к выходам второго и первого делителей частоты на два, вход первого делителя частоты на два соединен с выходом тактового генератора, а второй вход цифрового вычитателя - с общей шиной.

   SU ...1171964 >

   1 1171964 2