SU1552397A1

SU1552397A1 - Устройство дл демодул ции цифровых сигналов с частотной модул цией

Info

Publication number: SU1552397A1
Application number: SU884422057A
Authority: SU
Inventors: Сергей Владимирович Васильев; Сергей Александрович Доронин; Николай Николаевич Дубовик; Леонид Петрович Котенко
Original assignee: Военная академия им.Ф.Э.Дзержинского
Priority date: 1988-05-10
Filing date: 1988-05-10
Publication date: 1990-03-23

Abstract

Изобретение относитс к радиотехнике. Цель изобретени - повышение точности демодул ции. Устройство содержит регистры 3 и 4 сдвига, блок 8 умножени на два, сумматор 9, блок делени 16 и декодирующий блок 17. Цель достигаетс введением управл емого ключа 1, АЦП 2, регистров 5 и 6 сдвига, генератор 7 импульсов, сумматора 10, блока 11 умножени на два, блоков запрета 12 и 13, блока 14 определени модул числа и цифрового компаратора 15, с помощью которых исключаютс из дальнейшей обработки аномальные результаты демодул ции, возникающие при малых значени х суммы кодов, наход щихс в регистрах 4 и 5. 1 ил.

Description

1

(21)4422057/24-09

(22)10.05.88

(46) 23.03.90. Бюл. № 11

(72) С.В.Васильев, С.А.Доронин,

J1.H.Дубовик иЛ.П.Котенко

(53)621.396.6(088.8)

(56)Хохлов Б.И. Декодирующие устройства цветных телевизоров. - М.: Радио и св зь, 1987, с. 96, рис. 255.

(54)УСТРОЙСТВО ДЛЯ ДЕМОДУЛЯЦИИ ЦИФРОВЫХ СИГНАЛОВ С ЧАСТОТНОЙ МОДУЛЯЦИЕЙ

(57)Изобретение относитс к радиотехнике . Цель изобретени - повышение

точности демодул ции. Устр-во содержит регистры 3 и 4 сдвига, блок 8 умножени на два, сумматор 9, блок 16 делени и декодирующий блок 17. Цель достигаетс введением управл емого ключа 1, АЦП 2, регистров 5 и 6 сдвига , генератора 7 импульсов,сумматора 10, блока 11 умножени на два, блоков 12 и 13 запрета, блока 14 определени модул числа и цифрового компаратора 15, с помощью которых исключаютс из дальнейшей обработки аномальные результаты демодул ции, возникающие при малых значени х суммы кодов, наход щихс в регистрах 4 и 5. 1 ил.

ел ел to

со со 1

Изобретение относитс к радиотехнике и может быть использовано в приемниках дискретной информации.

Цель изобретени -повышение точное ти демодул ции.

На чертеже изображена структурна электрическа схема предлагаемого устройства.

Устройство дл демодул ции цифро- вых сигналов с частотной модул цией содержит управл емый ключ 1, аналого- цифровой преобразователь 2 (АЦП), первый, второй, третий и четвертый регистры 3-6 сдвига, генератор 7 им- пульсов, первый блок 8 умножени на два, первый и второй сумматоры 9 и 10, второй блок 11 умножени на два, первый и второй блоки 12 и 13 запрета , блок 14 определени модул числа, цифровой компаратор 15, блок 16 делени и декодирующий блок 17.

Устройство работает следуюпим образом .

Частота опроса устанавливаетс рав ной AfM. При наличии на управл ющем входе управл емого ключа 1 разрешающего потенциала, выдаваемого устройством синхронизации, входной сигнал U(t) через открытый управл емый ключ 1 поступает на вход АЦП 2, который производит с периодом Т0 преобразование мгновенных значений напр жени входного сигнала U(t;) v; в параллельный цифровой код. Таким образом, в установившемс режиме в регистре 6 сдвига находитс код v , в регистре 4 сдвига - код v, в регистре 3 сдвига - код V.J , в регистре 5 сдвига код v4 и на выходе АЦП 2 - код v5,

где v , v4, v}, v4 и vs - коды, соответствующие мгновенным значени м входного напр жени U(t) в моменты времени t, ta, t}, t и ts соответственно . Содержимое четвертого регистра 6 сдвига, содержимое регистра 3 сдвига после умножени на два в блоке 8 умножени и код v5 с выхода АЦП 2 cyi-мируютс в сумматоре 10 и результирующий код через блок 12 запрета поступает на первый вход блока 16 делени . Содержимое регистра 5 сдвига и содержимое регистра 4 сдвига суммируютс в сумматоре 9 и результат после умножени на два в блоке 11

умножени через блок 13 запрета поступает на второй вход блока 16 делени . Одновременно с этим код, соответствующий vг + v4 , с выхода сумматора 9 поступает в блок 14 определени модул числа и после него и цифровой компаратор 15, где код () сравниваетс с заранее установленным кодом, соответствующим порогу h. Порог h выбираетс из услови обеспечени заданной точности демодул ции. Кслн | vz + уц | h, то цифровой компаратор 15 выдает высокий потенциал на блоки 12 и 13 запрета, которые в этом случае пропускают коды, соответствующие v,, + 2v + v9 и 2(va + v) на входы блока 16 делени . Код, соответствующий результату делени , поступает в декодирующий блок 17, на выходе которого по вл етс код значени частоты демодулируемого сигнала , определ емой в соответствии с алгоритмом

г1Vt +2V-J+V5

f --п;-arc cos--7---т. i и Г0Av/2 +v4 )

Если же условие (v + v4 ) h не выполн етс , то цифровой компаратор 15 выдает на управл ющие вторые входы блоков 12 и 13 запрета низкий потенциал . В этом случае результаты суммировани , соответствующие данному такту опроса, через блоки 12 и 13 запрета не проход т, а на их выходах сохран етс предыдущий код. Следовательно, и на выходе устройства код частоты f не изменитс . Такой эффект позвол ет исключить из дальнейшей обработки аномальные результаты демодул ции, возникающие при малых значени х (). Поскольку данное устройство вл етс линейной цифровой схемой с суммарной задержкой, определ емой быстродействием элементной базы, то объем информации с выхода устройства необходимо осуществл ть в моменты времени , сдвинутые относительно тактовых импульсов на врем , не меньшее суммарной задержки.

Процесс съема выходной информации в алгоритм фунционировани предлагаемого устройства не входит.

Claims

Формула изобретени

Устройство дл демодул ции цифровых сигналов с частотной модул цией, содержащее первый регистр сдвига, выход которого соединен с входом первого блока умножеаги на два и с сигнальным входом второго регистра сдвига , выход которого соединен с первым входом первого сумматора, второй вход которого подключен к первому входу первого регистра сдвига, блок делени , выход которого подключен к входу декодирующего блока, отличающеес тем, что, с целью повышени точности демодул ции, введены два блока запрета, цифровой компаратор , блок определени модул числа, второй блок умножени на два, второй сумматор, третий и четвертый регистры

сдвига, аналоге-цифровой преобраэова- 15 первый вход которого соединен с выхотель ,генератор импульсов и управл емый ключ, выход которого соединен с первым входом аналого-цифрового преобразовател , выход которого соединен с первым входом третьего регистра сдвига и с первым входом второго сумматора , второй вход которого подключен к выходу первого блока умножени на два, выход третьего регистра сдвига соединен с первым входом первого регистра сдвига, второй вход которого соединен с выходом генератора импуль сов, с вторым входом аналого-цифрового преобразовател , с вторым входом третьего регистра сдвига, с вторым вхо-

дом четвертого регистра сдвига и с вторым входом второго регистра сдвига , выход которого подключен к первому входу четвертого регистра сдвига , выход которого подключен к первому входу четвертого регистра сдвига , выход которого подключен к третьему входу второго сумматора, выход которого соединен с первым входом первого блока запрета, выход которого подключен к первому входу блока делени , второй вход которого подключен к выходу второго блока запрета,

дом второго блока умножени на два вход которого подключен к выходу первого сумматора и к входу блока определени модул числа, выход которого соединен с входом цифрового компаратора , выход которого соединен с вторыми входами первого и второго блоков запрета, при этом первый вход управл емого ключа вл етс информа- ционным входом устройства, синхронизирующим входом которого вл етс второй вход управл емого ключа, а выход декодирующего блока вл етс выходом устройства.