SU1614120A1 - Устройство тактовой синхронизации - Google Patents

Устройство тактовой синхронизации Download PDF

Info

Publication number
SU1614120A1
SU1614120A1 SU884619753A SU4619753A SU1614120A1 SU 1614120 A1 SU1614120 A1 SU 1614120A1 SU 884619753 A SU884619753 A SU 884619753A SU 4619753 A SU4619753 A SU 4619753A SU 1614120 A1 SU1614120 A1 SU 1614120A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
channels
adder
additional
clock
Prior art date
Application number
SU884619753A
Other languages
English (en)
Inventor
Вячеслав Валентинович Шишкин
Анатолий Михайлович Мельник
Петр Васильевич Иващенко
Original Assignee
Одесский Электротехнический Институт Связи Им.А.С.Попова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Одесский Электротехнический Институт Связи Им.А.С.Попова filed Critical Одесский Электротехнический Институт Связи Им.А.С.Попова
Priority to SU884619753A priority Critical patent/SU1614120A1/ru
Application granted granted Critical
Publication of SU1614120A1 publication Critical patent/SU1614120A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Изобретение относитс  к электросв зи и может быть использовано в демодул торах систем передачи данных с фазовой и амплитудно-фазовой модул цией. Целью изобретени   вл етс  увеличение помехоустойчивости синхронизации при повышении кратности входных сигналов с фазовой и амплитудно-фазовой модул цией. Устройство содержит каналы 1 и 2 формировани  синхронизирующего сигнала, накопительный сумматор 3, управл емый генератор 4 и формирователь 5 последовательностей управл ющих импульсов. Каналы 1 и 2 содержат аналого-цифровые преобразователи (АЦП) 6, цифровые фильтры 7, регистры 8 и 9 сдвига, инверторы 10, сумматоры 11, умножители 12 и 14, сумматоры 13 и 17, компараторы 15 и 16. Синфазна  и квадратурна  компоненты входного сигнала поступают соответственно на АЦП 6 каналов 1 и 2, которые синхронизируютс  формирователем 5. В цифровых фильтрах 7 подавл ютс  внеполосные шумы и помехи от соседних каналов. Ошибка тактового колебани  вычисл етс  на основе отсчетов сигналов, прошедших через цифровые фильтры 7. Определение абсолютной величины и знака ошибки производитс  в компараторах 15 и 16, инверторах 10 и сумматорах 11 каналов 1 и 2. С умножителей 12 сигналы поступают на накопительный сумматор 3, в котором производитс  усреднение действи  шума. В зависимости от значени  сигнала сумматора 3 подстраиваетс  генератор 4. 2 ил.

Description

Изобретение относитс  к электросв зи и может быть использовано в демодул торах систем передачи данных с фазовой и амплитудно-фазовой модул цией.
Целью изобретени   вл етс  увеличение помехоустойчивости синхронизации при повышении кратности входных сигналов с фазовой и амплитудно-фазовой модул цией .
На фиг.1 представлена структурна  электрическа  схема устройства тактовой синхронизации,- на фиг.2 - временные диаграммы сигналов, по сн ющие работу устройства тактовой синхронизации.
Устройство тактовой синхронизации содержит первый 1 и второй 2 каналы формировани  синхронизирующего сигнала, накопительной сумматор 3, управл емый генератор 4 и формирователь 5 последовательностей управл ющих импульсов.
Первый 1 и второй 2 каналы формировани  синхронизирующего сигнала содержат аналого-цифровые преобразователи (АЦП) 6, цифровые фильтры 7, регистры 8 сдвига, дополнительные регистры 9 сдвига, инверторы 10, сумматоры 11, умножитель 12, первый дополнительный сумматор 13, дополнительный умножитель 14, первый 15 и второй 16 компараторы, второй дополнительный сумматор 17.
Устройство тактовой синхронизации работает следующим образом.
Принимаемый дискретный сигнал с фазовой или амплитудно-фазовой модул цией произвольной кратности с выходов демодул тора в виде синфазной и квадратурной компонент поступает на первый и второй входы устройства тактовой синхронизации. Синфазна  и квадратурна  компоненты входного сигнала поступают соответственно на информационные входы АЦП 6 первого и второго каналов (фиг.1), которые синхронизируютс  колебанием, вырабатываемым в формирователе 5 из тактового ко- лебани , поступающего с выхода
Т
управл емого генератора 4. С выхода АЦП 6 первого 1 и второго 2 каналов сигнал поступает (по п-разр дной шине) на цифровые фильтры 7, в которых подавл ютс  внепо5 лосные шумы и помехи от соседних каналов Число п выбираетс  из соображений необходимого числа уровней квантовани . С вы- хода цифрового фильтра 7 сигнал поступает по п-разр дной шине на регистр 8, дополни10 тельный регистр 9 (п-разр дные) и первый дополнительный суматор 13.
Ошибка тактового колебани  вычисл етс  на основе отсчетов сигналов, прошедших через цифровые фильтры 7 первого
15 канала 1 (синфазного) Uic, U2c, Узс и второго канала 2 (квадратурного) UIK, U2K, Озк. Отсчеты сигнала Uic, Uc(ti), U-IK UK(ti); U2c
Uc(ti + ); U2K UK (t1 + Ь ). U3
20 Uc(ti+Tc), где Те - длительность принимаемых посылок (фиг. 2а). Выделение ошибки фазы тактового колебани  основано на анализе отсчетов принимаемых сигналов в первом 1 и втором 2 каналах. При условии, что
25 устройство тактовой синхронизации находитс  в состо нии синхронизма, моменты времени ti и ti+Tc приход тс  на середины соседних посылок, а моменты времени ti +
30 Т границу посылок. Если отсчеты соседних посылок различны, то изменение сигнала при переходе от одной посылки к другой можно аппроксимировать пр мой. Однако величина расстройки по времени 5 тмежду вырабатываемым тактовым колебанием и требуемым дл  приема сигналов не будет пр мо пропорциональна абсолютной величине отсчета U2c а первом канале 1 или U2K во втором канале 2, поскольку при при- еме АФМ и ФМ сигналов произвольной кратности при условии г 0значение и2сможет быть равно нулю только в случае, когда Uic -изс, а U2K - в случае, когда Uu -изк. Дл  вычислени  сигналов ошибки фазы тактово О
го колебани  ЕС ( г ) и Ск ( г ) необходимо в случа х, когда и Uu -изк, отличие U2c от + изс ии2кот и1к + изк.
Дл  этого определ етс  среднее значение отсчетов и 1с и Узс в первом канале 1
+ ,
а также среднее значение отсчетов Uin и Узк во втором канале 2
5к и1к+изк - -.
Эти операции в первом 1 и во втором 2 каналах выполн ют первые дополнительные сумматоры 13 и дополнительные умножители 14, на вторые входы которых поступают сигналы, соответствующие константе -1 /2. Перечисленные отсчеты сигналов в первом 1 и втором 2 каналах определ  ютс  следующим образом:
Uic Uic-Sc;UiK UiK-SK;
U2c U2c - Sc; U2K U2K - SK,изс изс - So; изк изк - SK. Поскольку принимаемые сигналы и в первом 1 и втором 2 каналах вблизи границ посылок можно аппроксимировать пр мой, то абсолютна  величина расстройки по времени г между подстраиваемым тактовым колебанием и требуемым колебанием пр мо пропорциональна абсолютной величине видоизмененных отсчетов U2c в первом канале 1 и U2K во втором канале 2, При U2c U2K О г 0. Определение абсолютной величины и знака ошибки в первом канале 1 производитс  на основе Die, Узс следующим образом:
ec(r) U2 c- signuTc-sign изс,а бо втором канале 2 - на основе UIK. U2K. изк .
к(г) и2к- slgnUtK-sIgn USK.
Поскольку дл  вычислени  с (т) и (т) необходимы только знаки Uic, изс, Uu и изк , то операции вычитани  из отсчетов Uic, изс величины Sc, а из UIK, U2K величины SK свод тс  к операци м сравнени  величин Uic и So в первом компараторе 15, изс и Sc - во втором компараторе 16 первого канала 1, UiK и SK - в первом компараторе 15 и изк и SK во втором компараторе 16 второго канала 2. Операцию sign Uic - sign U2c выполн ют инвертор 10 и сумматор 11 пер- вог§ канала 1, а операцию sign Uu - sign изк выпoлн юf инвертор 10 и сумматор 11 второго 2. Операции Uac sign -slgn изк и U2K sign Uic - sign изк выполн ют умножители 12 соответственно первого 1 и второго 2 каналов.
С выходов умножителей 12 первого 1 и второго 2 каналов сигналы с(т)иек(г) поступают на первый и второй входы накопительного сумматора 3. где они суммируютс 
5 друг с другом и суммируютс  с сигналами ошибок, вычисл емыми на основе предыдущих посылок, в результате чего усредн етс  действие шумов, и, если абсолютна  величина , накопленна  в накопительном сумматоре
0 3, превысит определенный установленный порог, то управл емый генератор 4 подстраиваетс  на заданный временной шаг с целью увеличени  или уменьшени  фазы тактового коле.бани  в зависимости от знака величины,
5 накопленной в накопительном сумматоре 3, который после подстройки обнул етс . С выхода управл емого генератора 4 подстраиваемое тактовое колебание (фиг. 26) поступает на вход формировател  5, в котором выраба0 тываютс  импульсы дл  синхронизации работы устройства тактовой синхронизации.

Claims (1)

  1. Формула изобретени  Устройство тактовой синхронизации, 25 содержащее последовательно соединенные первый канал формировани  синхронизирующего сигнала, накопительный сумматор, управл емый генератор и формирователь последовательностей управл ющих им0 пульсов, а также второй канал формировани  синхронизирующего сигнала, выход которого подсоединен к второму входу накопительного сумматора, первый, второй и третий выходы формировател  последова5 тельностей управл ющих импульсов подсоединены соответственно к обьединенным первым тактовым входам и обьединенным вторым тактовым входам первого и второго каналов формировани  синхронизирующе0 го сигнала и тактовому входу накопительного сумматора, причем информационные входы первого и второго каналов формировани  синхронизирующего сигнала  вл ютс  соответственно первым и вторым
    5 входами устройства, а первый и второй каналы формировани  синхронизирующего сигнала содержат последовательно соединенные аналого-цифровой преобразователь , цифровой фильтр и регистр сдвига,
    0 последовательно соединенные сумматор и умножитель, при этом информационный вход аналого-цифрового преобразовател , тактовые входы аналого-цифрового преобразовател  и цифрового фильтра, тактовый
    5 вход регистра сдвига и выход умножител   вл ютс  соответственно информационным входом, первым и вторым тактовыми входами и выходом первого и второго каналов формировани  синхронизирующего сигнала , отличающеес  тем, что, с целью увеличени  помехоустойчивости синхронизации при повышении кратности входных сигналов с фазовой и амплитудно-фазовой модул цией, дополнительные тактовые входы первого и второго каналов формировани  синхронизирующего сигнала подключены к третьему выходу формировател  последовательностей управл ющих импульсов , а в первый и второй каналы форми- ровани  синхронизирующего сигнала введены последовательно соединенные дополнительный регистр сдвига, первый дополнительный сумматор, дополнительный умножитель и первый компаратор, выход которого подсоединен к первому входу сумматора , последовательно соединенные второй компаратор и инвертор, выход которого подсоединен к второму входу сумматора, а также второй дополнительный сумматор,
    при зтом выход цифрового фильтра подсоединен к информационному входу дополнительного регистра сдвига и вторым входам первого компаратора и первого дополнительного сумматора, выход регистра сдвига подсоединен к первому входу второго дополнительного сумматора, выход которого подсоединен к второму входу умножител , выход дополнительного регистра сдвига подсоединен к первому входу второго компаратора , второй вход которого объединен с -вторым входом второго дополнительного сумматора и подключен к выходу дополнительного умножител , причем тактовый вход дополнительного регистра сдвига и второй вход дополнительного умножител   вл ютс  соответственно дополнительным тактовым входом и входом сигнала константы первого и второго каналов формировани  синхронизирующего сигнала.
    Ur(t}
    Фиг. г
SU884619753A 1988-12-13 1988-12-13 Устройство тактовой синхронизации SU1614120A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884619753A SU1614120A1 (ru) 1988-12-13 1988-12-13 Устройство тактовой синхронизации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884619753A SU1614120A1 (ru) 1988-12-13 1988-12-13 Устройство тактовой синхронизации

Publications (1)

Publication Number Publication Date
SU1614120A1 true SU1614120A1 (ru) 1990-12-15

Family

ID=21414925

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884619753A SU1614120A1 (ru) 1988-12-13 1988-12-13 Устройство тактовой синхронизации

Country Status (1)

Country Link
SU (1) SU1614120A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент US Ns 4528512. кл. H04L7/02, 1978. Heegard С., Heller J.A., Viterbl A.J. А microprocessor - based PSK modem for packet transmission over satellite channels, IEEE Transaction on Communications System, COM-26, Ns 5, май, 1978, с. 552-564. *

Similar Documents

Publication Publication Date Title
US4954824A (en) Sample rate conversion system having interpolation function with phase locked clock
KR900008412B1 (ko) 주파수 검파기
US5241567A (en) Circuit for demodulating psk modulation signals
US5121070A (en) Phase demodulator for psk-modulated signals
JPS60170075A (ja) デイジタルビデオ信号処理装置
US5548244A (en) Method and apparatus for eliminating DC offset for digital I/Q demodulators
US5875218A (en) Variable rate clock for timing recovery and method therefor
US3777272A (en) Digital second-order phase-locked loop
JPH0577990B2 (ru)
RU2271071C2 (ru) Способ демодуляции сигналов с относительной фазовой модуляцией и устройство для его осуществления
SU1614120A1 (ru) Устройство тактовой синхронизации
US5373247A (en) Automatic frequency control method and circuit for correcting an error between a received carrier frequency and a local frequency
JP2841935B2 (ja) 位相復調器
US4535295A (en) Method and device for controlling the phase of timing signal
US3626306A (en) Automatic baud synchronizer
US3820051A (en) Adaptive threshold circuit employing nand gates interconnecting flip-flop circuit
JP2627320B2 (ja) スペクトラム拡散信号復調回路
EP0709992B1 (en) Costas loop
JP2004343166A (ja) Ask復調回路
SU1716616A1 (ru) Цифровой демодул тор сигналов фазоразностной модул ции второго пор дка
SU1277411A1 (ru) Устройство тактовой синхронизации приемника дискретной информации
RU545U1 (ru) Устройство синхронизации несущей частоты
SU1552397A1 (ru) Устройство дл демодул ции цифровых сигналов с частотной модул цией
JP2841873B2 (ja) 同期保持回路
SU1432798A2 (ru) Устройство дл приема сигналов с частотно-фазовой модул цией